KR0146380B1 - 반도체 장치의 시험방법 및 시험장치 - Google Patents
반도체 장치의 시험방법 및 시험장치 Download PDFInfo
- Publication number
- KR0146380B1 KR0146380B1 KR1019930009981A KR930009981A KR0146380B1 KR 0146380 B1 KR0146380 B1 KR 0146380B1 KR 1019930009981 A KR1019930009981 A KR 1019930009981A KR 930009981 A KR930009981 A KR 930009981A KR 0146380 B1 KR0146380 B1 KR 0146380B1
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- test
- semiconductor device
- gap
- capacitor
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 127
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 238000010998 test method Methods 0.000 claims abstract description 16
- 230000003068 static effect Effects 0.000 claims description 13
- 230000005611 electricity Effects 0.000 claims description 12
- 239000000523 sample Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 15
- 239000002184 metal Substances 0.000 abstract description 15
- 239000012212 insulator Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 9
- 238000007599 discharging Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/12—Measuring electrostatic fields or voltage-potential
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 정전기 현상을 될 수 있는한 재현하기 좋게 모의하고, 시장 고장과 상관을 얻을 수 있는 반도체 장치의 시험방법 및 시험장치를 제공하는 것으로,
IC 10 을 얹혀 고정하는 절연체(20)와, 정전기 방전전하를 발생시키기 위한 고전압원(22),콘덴서(24)및 저항(26)과, 금속조각(28)과 방전전극(30)으로 이루어져 있는 간격을 가변할 수 있는 방전갭(32)과, 간격이 고정된 방전갭(34)과, 방전회로에 삽입되는 방전저항(36)과 정전기 방전전하를 방전회로로 이끄는 스위치(38)를 포함하여 구성된다.
IC 10 의 피시험단자(50)에 고전압을 인가할때, 방전갭(32)에 코로나 방전 또는 스파크 방전이 발생하고, 상승이 빠른 급격한 통전이 행해진다.
이에따라 실제의 정전기 방전현상에 가까운 상태가 재현되는 것을 특징으로한다.
Description
제1도는 본 발명이 적응되는 한 실시 예의 시험장치의 개략구성을 도시한 도면.
제2도는 본 실시예의 시험장치와 종래의 시험장치를 이용한 경우의 방전 파형을 비교한 도면.
제3도는 방전용 고전압의 인가회수 의존성을 도시한 도면.
제4도는 어스선의 전기적 특성의 의존성을 도시한 도면.
제5도는 어스선의 전기적 특성의 구체적인 값을 도시한 설명도.
제6도는 패키지 재료의 종류에 의한 의존성을 도시한 도면.
제7도는 본 실시 예의 시험장치의 전체 구성을 도시한 도면.
제8도는 제7도의 시험장치의 전체구성을 도시한 도면.
제9도는 제1도의 방전 갭 주위의 다른 예를 도시한 도면.
제10도는 콘덴서 방전.
제11도는 CDM 시험의 시험회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : IC 20 : 절연체
22 : 고전압선 24 : 콘덴서
32,34 : 방전갭 38 : 스위치
50 : 피시험단자 64 : 스테핑모터
68 : XYZ 스테이지 78 : XYZ 스테핑모터 콘트롤러
본 발명은 메모리 소자등의 반도체 장치의 정전기 특성의 시험을 행하는 반도체 장치의 시험방법 및 시험장치에 관한 것이다.
종래의 반도체 장치(이하「IC」로 한다)의 가장 일반적인 정전기 시험방법으로서는 인체 모빌을 염두에 둔 콘텐서 방전시험법이 있다. 제10도는 콘덴서 방전시험법에 의한 시험을 행하기 위한 회로도이다. 동도에 도시한 바와같이, 고전압전원(81)에 의해 충전된 콘덴서(82)의 전하를 스위치(83)를 절환하여 피측정단자(85)에 인가한다. 이때 방전전하는 IC86 내의 정전기 보호 다이오드(87)등을 통해서 어스선(88)으로 돌아온다. 이 시험방법은 이미 공적규격으로 표준화되 어 있고, 예를들면 아메리카의 규격 MIL - STD -883 C , 방법 3015 에서는 콘덴서 용량으로서 C = 100PF, 방전저항(84)으로 R = 1.5 ㏀가 채용되어 있다. 또 일본국내에서는 EIAJ 규격에서 C = 200 PF·R =0Ω으로 결정되어있다. 또 충전용 보호저항(89)은 1 ∼ 10 Ω 이다.
종래의 정전기 시험의 또 하나의 방법으로서는 패키지 대전법(이하「CDM 시험」이라고 한다)로 불리는 방법이 있다. 제11도는 CDM 시험의 시험회로도이다. 동도에 도시한 이 시험방법은, 인체모빌과는 다르고 IC 의 패키지 표면에 접한 금속전극(92)과, 유전체 재료로 이루어진 패키지(91)내의 IC 칩(93)을 전극으로서 형성된 기생 콘덴서를 충전하고 그 전하를 스위치(94)를 통해서 어스선(88)에 방전시킴에 따라 IC 의 정전기 내량을 평가하는 것이다.
그런데 일반적으로 정전기의 발생은 환경에 크게 의존하기 때문에 정전기 시험은 특히 온도, 습도 시험장치등의 환경의 영향을 받지 않는것이 중요하다. 즉 균일한 방전파형과, 보다 좋은 재현성을 얻는것이 중요한 과제이다. 그때문에 종래의 시험방법은 콘덴서의 전하를 방전시키는 스위치(제10도에 있어서 스위치(83))로서 수은 릴레이를 이용하고, 방전파형의 채터링을 억 제하는 동시에, 배선 용량 및 인덕턴스 성분도 될 수 있는한 적게하고 방전파형의 상승 특성의 표준화를 꾀하고 있었다. 그러나 이러한 릴레이 에도 수 pF 에서 수 + pF 정도의 부유 용량을 갖기 때문에, 방전파형은 릴레이가 갖는 특성에 의존하고, 실제로 IC 상에서 발생하는 정전기 방전, 즉 콜로나 방전과 스파크 방전과는 다른 파형으로 되어있다. 그때문에 최근 IC 의 미세화에 따라 공적규격의 정전기 시험에는 층분한 내량을 갖고 있는데도 블구하고 실제의 시장에는 정전기 불량이 발생한다고 했듯이, 종래 시험 방법에 의한 평가결과와 시장고장과의 상관이 없어지는 문제가 발생하고 있다.
본 발명은 이와같은 점으로 미루어 창작된 것으로, 그 목적은 정전기 방전현상을 가능한한 재현하기 좋게 모의하고, 시장고장과의 관계를 얻을 수 있는 반도체 장치의 시험방법 및 시험장치를 제공하는데에 있다.
상술한 과제를 해결하기 위한 본 발명의 반도체 장치의 시험 방법은, 반도체 장치의 피시험단자를 접지하는 동시에, 코로나 방전 또는 스파크 방전을 발생시키는 방전부를 통해서 상기 피시험단자에 접촉시키고, 상기 접속선에 대해서 고전압을 인가함에 따라, 상기 반도체 장치의 내정 전기성을 평가하는 것을 특징으로한다.
또 본 발명외 반도체 장치의 시험장치는 어스선을 통해 접지되는 동시에, 반도체 장치의 피시험 단자에 접촉시키는 시험용단자와, 한쪽단이 상기 시험용 단자에 접속되어 있고, 코로나 방전 또는 스파크 방전을 발생시키는 소정길이의 간격을 갖는 방전부와, 상기 방전부의 다른쪽단에 접속되어 있고, 방전용의 고전압을 발생하는 전원을 구비하고 상기 방전부를 통해서 반도체장치 의 피시험단자에 고전압을 인가함에 따라 상기 반도체 장치의 내정전기성을 평가하는 것을 특징 으로한다.
또 본 발명의 반도체 장치의 시험장치는 반도체 장치의 피시험단자에 접속되고, 이 피 시험단자를 접지하는 어스용 단자와, 상기 피시험단자와의 사이에 소정의 간격으로 이루어진 방전부를 형성하는 방전전극과, 상기 방전전극에 접속되어 있고, 방전용의 고전압을 발생하는 전원을 구비하고, 상기 방전부를 통해서 반도체 장치의 피시험단자에 고전압을 인가하는것에 의해 상기 반도체장치의 내정전기성을 평가하는 것을 특징으로 한다.
본 발명의 반도체 장치의 시험방법 및 시험장치에 있어서는, 피시험단자를 접지하는 동시에 이 접지된 피시험단자에 대해서 방전부를 통해서 고전압을 인가하고 있다. 고전압의 인가에 의해 이 방전부에 코로나 방전 또는 스파크 방전이 발생하기 때문에, 피시험단자에 전하가 급격히 유입된다. 또 피시험단자는 접지되어 있기 때문에, 반도체 장치의 대전량등에는 관계하지 않는안정된 시험조건을 만들 수 있다.
이 때문에 실제의 시장에서 생기는 정전기 방전 현상에 가까운 상태가 되고, 이 정전기 방전현상을 재현하기 좋게 모의하여, 시장고장과의 상관을 얻을 수 있는 시험 방법을 실현할 수 있다.
이하 도면에 기초해 본 발명의 실시예에 대해서 상세히 설명한다. 제1도는 본 발명이 적용되는 한 실시예의 시험장치의 개략구성을 도시한 도면이고, 그 시험회로 및 이 회로와 시험대상이 되는 IC 10 과의 접속관계가 도시되어 있다.
본 실시예의 시험장치는 IC 10 을 놓고 고정하는 절연체(20)와, 정전기 방전 전하를 발생시키는 전원을 구성하는 고전압원(22), 콘덴서(24)및 충전보호용의 저항(26)과, 금속조각(28)과 방전전극(30)으로 이루어져 있는 방전부의 간격이 변경 가능한 방전갭(32)과, 간격이 고정된 방전갭(34)과, 방전 회로에 삽입된 방전 저항(36)과, 정전기 방전전하를 방전회로로 이끄는 스위치(38)를 포함해 구성되어 있다.
콘덴서(24)는 그 한쪽판이 고전압원(22)의 (-)전극에 접속되어 있는 동시에 접지되어 있고, 다른쪽단 스위치(38)및 저항(26)을 통해서 고전압원(22)의 (+) 전극에 접속되어 있다. 따라서 스위치(38)를 바꾸어 콘덴서(24)와 저항(26)을 접속함에 따라, 콘덴서(24)와 고전압원(22)을 포함하는 폐(閉)루프가 형성된다. 또 방전저항(36)및 2 개의 방전 갭(34)(32)으로 이루 어진 직렬회로의 한쪽단이 스위치(38)률 통해서 콘덴서(24)의 한쪽단에 접속되어 있고, 이 직렬회로의 다른쪽단이 콘덴서(24)의 다른쪽단에 접속되어 있는 동시에 접지되어 있다. 따라서 스위치(38)를 바꾸어 콘덴서(24)와 방전저항(36)을 접속함에 따라 콘덴서(24)와 방전갭(34)(32)을 포함하는 폐 루프가 형성된다. 또 상술한 방전저항(36)및 2 개의 방전갭(34)(32)으로 이루어진 직렬회로의 다른쪽단은 시험단자(40)에 의해 시험대상인 IC 10 의 피시험단자(50)에 접 속되어 있다.
다음에 이와같은 구성을 갖는 시험장치에서 IC 10의 정전기 시험을 하는 경우의 상세를 설명한다.
우선 고전압원(22)에서 공급되는 정전기 방전 전하를 콘덴서(24)에 충전한다. 스위치(38)를 바꾸는 것에 의해, 콘덴서(24)의 한쪽단을 저항(26)을 통해서, 고전압원(22)의 (+)전극측에 접속하고, 고전압원(22)에서 공급되는 정전기 방전전하를 콘덴서(24)에 충전한다. 이 콘덴서(24)는 예를들면 100 ~ 200 pF 의 용량을 갖고, 저항(26)은 보호저항으로서 충분한 수 ㏁ 정도이면 좋다.
다음에 콘덴서(24)를 충분히 충전한 후 스위치(38)를 절환한다. 이에따라 콘덴서(24)의 한쪽단이 방전저항(36)에 접속되고, 콘덴서(24)에 충전된 정전기 방전전하가 2 개의 방전 갭(34)(32)을 통해서 IC 10 의 피시험단자(50)에 방전된다. 방전 갭(32)을 형성하는 방전전극(30)과 금속조각(28)과의 사이에는 적당한 공간을 설치하고 있고 콘덴서(24)에서의 전하의 방전에 의해 스파크 방전 또는 코로나 방전이 발생하게 되어있다. 구체적으로는 방전전압이 2 KV 인 경우에는 방전전극(30)과 금속조각(28)과의 간격을 수백 ㎛ 정도로 할 필요가 있다.
또 IC 10 의 피시험단자(50)을 제외하고 다른단자(52)는 모두 개방되어 있고, 또 IC 10 은 절연체(20)위에 놓여 있다. 또 시험단자(40)를 접지하는 어스선(42)과 콘덴서(24)를 접속하는 리턴선(44)은 저인피던스이고 고주파 전류의 표피효과를 고려한 도체표면적이 큰 그물모양의 동선이 좋다.
콘덴서(24)의 방전을 마친후, IC 10 의 전기적 특성을 IC 테스터등으로 측정하고, 리크 전류 또는 IC 10 의 동작에 이상이 발생하는 직전의 방전 전압(예를들면 3000 불트)을 정전기 내량으로 정의한다.
또 본 실시예에 있어서는 제1도에 도시한 시험회로의 전하의 방전을 안정화 시키기 위해, 일종의 레귤레이터로서 동작하는 방전갭(34)을 방전갭(32)의 전단에 삽입하고있다. 이 방전갭(34)은 그 간격이 고정되어 있고, 방전시에 방전갭(32)과 같이 코로나 방전 또는 스파크 방전을 발생한다. 이처럼 방전갭(34)을 설치함에 따라 보다 균일하게 상승하는 좋은 전압파형을 얻을 수 있고, 어스선(42)의 길이와 금속조각(28)의 형상, 또는 환경조건등에 의존하지 않은 재현성 이 좋은 데이타를 얻는 것이 가능해진다. 방전갭(32)을 구성하는 방전전극(30)과 금속조각(28)과의 간격은 수백 ㎛ 에서 수㎜ 의 범위에서 가능하고, 인가된 전압과 공기의 절연 파괴 전압을 고려하여 선택된다.
제2도는 본 실시예의 시험장치와 종래의 시험장치를 이용한 경우의 방전파형을 비교한 도면이다. 동도에 도시한 방전파형은 어스선(42)에 100 mΩ의 저항을 삽입하여, 그 양단의 전압을 오시로스코프로 관찰한 것으로, 종축은 그 전압치를, 횡축은 경과시간을 도시하고있다.
동도(a)에 도시한 바와같이 본 실시예의 시험장치를 이용한 경우에는, 수백 피크 초과는 날카로운 상승특성을 도시하는것을 알 수 있다. 또 동도(a)에는 「브러시」또는 「파장」코로나로 불리는 방전파형이 중첩되어 있는 것을 알 수 있다. 한편 동도(b)는 비교를 위해 종래의 CDM 시험의 방전파형을 도시한 것이지만, 그 파형의 수직특성은 5 ∼ 10 나노초이고, 본 실시 예의 시험장치의 쪽이 종래에 비해 10 배 정도 상승 특성이 개선되어 있는것을 알 수 있다. 그결과 피시험단자(50)에 전기적으로 접속된 정전기 보호 다이오드의 단위시간당 전하의 변화량(전류)는, 본 실시예의 시험장치에 있어서는 종래의 시험장치에 비해 10배 이상 커지고 종래와 같은 인가전압이라도 보다 엄한 시험이 되어있다.
다음에 2 종류의 IC를 본 실시예의 시험장치 및 종래의 시험장치(MIL, EIAJ , CDM) 로 평가한 결과를 도시한다.
여기에서 A 품종 및 B 품종의 2 종류의 IC 는 종래의 정전기 시험방법에서는 모두 충분한 내량이 있는데도 블구하고, IC 의 조립공정에 있어서 정전기 불량은 B 품종에만 발생했었다. 이 2 종류의 IC 를 본 실시예의 시험장치에서 평가하면, B 품종은 A 품종에 비해서 매우 정전기 내량이 낮고, 그결과 IC 의 조립공정에 있어서 정전기 불량과 강한 상관을 나타내고 있다.
즉 본 실시예의 시험장치를 이용한 정전기 시험에서는 종래의 시험에서는 예측할 수 없었던 정전기에 의한 평가가 가능해지고있다.
제3도는 동일 IC 내의 정전기 특성이 다른 복수핀에 정전기를 인가한 경우에 있어서 방전용 고전압의 인가회수 의존성이 종합결과를 도시한 도면이다.
동도(a)는 1 회의 방전에 의해 파괴 전압을 조사한 것이고, 저 전압측에서 500V에 전압을 인가하고, 어떤 볼트를 인가했을때에 IC 10 이 파괴하는가를 조사한 것이다. 동도의 횡축은 n 수이고, 파괴에 다다른 IC 10 의 개수를 나타내고 있다.
동도(b)는 고전압의 인가 회수를 3 회로 한 경우의 시험결과이다. 즉 저전압측에서 500 V 전압치를 바꾸고, 또 각 전압마다에 3 회씩 전압을 인가하고, 어떤 볼트에서 IC 10 이 파괴되는가를 조사한 것이다. 또 동도(c)는 시험회수를 20 회한 경우의 것이고 저 전압측에서 500 V 에 각각 20 회 고전압을 인가하고, IC(10)이 파괴된 전압치를 조사한 것이다.
이들의 시험결과에 의해 IC 10 의 파괴 전압은 어떤 범위에서 분산하고, 특히 인가 회수 의존성은 볼 수 없는것을 알았다. 단 인가 회수를 늘림에 따라 파괴전압의 불균형이 적고 안정된 결과를 얻을 수 있는 경향에 있기 때문에, 각 스텝 전압당 20 회 정도의 전압인가 회수가 타당하다고 할 수 있다.
제4도는 제3도와 같이 동일 IC 내의 정전기 특성이 다른 복수핀에 정전기를 인가한 경우에 있어서, IC 10 의 파괴전압에 대응하는 어스선(42)의 정전기 특성 의존성을 도시한 도면이다. 동도(a) ∼ (i) 에는 어스선(42)의 저항치, 인덕턴스를 변화시킨 경우의 IC 10 의 파괴전압을 조사한 결과가 도시되어 있다. 동도(a) ∼(e)는 어스선의 길이 및 배선지름을 변화시킨 경우를 동도(f)~(i) 는 인덕턴스를 부가하기 위해 어스선을 적당한 길이 만큼 코일상으로 감은 경우를 동도(j)는 약 1 ㏀ 의 금속피막 저항을 어스선에 삽입한 경우를 각각 도시하고 있고, 그 조건은 제5도에 도시한 대로이다. 또 이 때의 전압 인가회수는 20 회이다.
동도에서 알 수 있듯이 어스선(42)의 저항치와 인덕턴스와, 파괴전압의 명확한 의존성은 볼 수 없다. 따라서 시험장치의 제작에 있어서는 통상 사용하는 전선에서 보통으로 어스선(42)을 작성하면, 이들의 파라미터에 대해서 그다지 고려할 필요는 없다.
제6도는 패키지 재료의 종류에 의한 의존성을 도시한 도면이다. 동도는 동일루트에 있어서 IC 10 의 패키지를 세라믹 및 플라스틱으로 형성하고, 각 제조루트에서 빼낸 IC 10 에 대해서 (+)극성 및 (-) 극성의 고전압을 피시험단자에 인가한 경우를 조사한 것이다. (-) 전극의 경우는 고전압원(22)의 극성을 반대로 하면 좋다. 동도의 횡축은 세라믹 패키지의 IC 10의 파괴전압이고, 종축은 플라스틱 패키지의 IC 10 의 파괴전압이다.
동도에 도시한 바처럼 IC 10 의 세라믹 패키지인 경우와 플라스틱 패키지인 경우의 상관은 매우 강하고, 어떤 패키지 재료를 이용하여 IC 10 을 제작한 경우라도 거의 같은 시험결과를 얻을 수 있는것을 나타내고있다. 또 상관계수를 계산하면 0.723 이었다.
일반적으로 행해지고 있는 CDM 시험에 있어서는 몰드품이 아니면 정확하게 재현성이 있는 시험은 할수 없지만, 본 실시예의 시험장치를 이용하면 패키지의 재료를 선택하지 않고 시험을 할 수 있기 때문에 동일회로의 반도체 장치에 관해서는 성형 재료마다에 시험하지 않으면 안되는 번잡함이 없어진다.
제7도는 본 실시예의 시험장치의 전체구성을 도시한 도면이고, 제1도에 도시한 시험회로외에 방전갭(32)의 구동기구등을 포함하는 상세한 구조가 도시되어 있다.
동도에 있어서 고전압 전원 유니트(60)는 고전압원(22)을 포함하고 있고, 이 고전압원(22)의 전압치를 가변적으로 설정할 수 있다.
스파크 방전유니트(62)는 제1도에 도시한 콘덴서(24), 저항(26)및(36), 스위치(38), 방전갭(34)을 포함하여 구성되어 있고, 그 선단에는 방전갭(32)의 한쪽단을 구성하는 방전전극(30)이 설치 고정되어있다. 또 이 스파크 방전유니트(62)는 스테핑모터(64)에 의해 수평방향으로 이동가능하고, 방전갭(32)의 간격을 임의로 설정할 수 있도록 되어있다.
시험단자 유니트(70)는 제1도에 도시한 시험 단자(40)및 금속조각(28)을 포함하여 구성되어 있고. 그 선단에서 IC 10 의 피시험단자(50)에 접촉하는 프로브(72)가 이 시험단자(40)에 해당한다. 이 시험단자 유니트(70)의 상세한 설명에 대해서는 후술한다. 위치검출용 TV 카메라(74)는 시험단자 유니트(70) 선단의 프로브(72)가 확실히 IC 10 의 피시험단자(50)에 접촉하고있는지 어떤지를 확인하기 위한 것으로, 그 접촉상태를 촬영하고있다.
그 촬영 결과는 디스프레이(76)에 표시된다.
절연대(66)는 절연체(20)에 상당하는 것으로, 피시험단자(50)및 그외의 단자(52)가 상부가 되도록 패키지 부분을 아래로 하여 IC 10 를 올려 고정한다. XYZ 스테이지(68)는 이 절연대(66)를 XYZ 의 어떤 방향에도 이동할 수 있는 것으로, 그 내부에는 각 방향에 대응하는 3 개의 스테핑모터(도시하지 않음)를 구비하고있다.
XYZ 의 스테핑 모터 콘트롤러(78)는 XYZ 스테이지(68)에 구비된 3 개의 스테핑 모터를 개별로 구동하는 것이다. 이 콘트롤러(78)의 제어에 의해 절연대 (66)에 놓인 IC 10 의 위치를 임의로 설정할 수 있고, 모든 단자를 프로브(72)에 접촉시켜 시험을 할 수 있다.
제8도는 시험단자 유니트(70)의 상세한 구성을 도시한 도면이다. 동도에 도시한 바와같이 시험단자 유니트(70)는 그 선단에 설치된 프로브(72)를 아래쪽에 압출용수철(73)과, 이 프로브(72)에 전기적으로 접속된 금속조각(28)을 포함하여 구성되어 있고, 또 이 금속조각(28)에는 어스선(42)이 접속되어있다. 이 금속조각(28)은 스파크 방전 유니트(62)의 선단에 설치된 방전전극(30)과 대향하는 위치에 있고, 이들 금속조각(28)및 방전전극(38)에 의해 임의의 간극 길이의 방전갭(32)이 형성된다.
이처럼 본 실시예의 시험장치는 IC 10 의 피시험단자(50)를 접지하는 동시에 이 피시험단자(50)에 대해서 방전갭(32)을 통해서 고전압을 인가하고 있다. 이 방전갭(32)에서는 코로나 방전 또는 스파크 방전이 일어나고, IC 10 이 실제의 정전기에 마추어지는 때에 발생하는 이들의 방전현상을 모의할 수 있기 때문에, 종래의 공적규격(MIL 규격등)에서 측정된 콘덴서 방전식 시험등에서는 평가할 수 없었던 매우 상승이 빠른 정전기 전류 파형에 의한 IC 의 고장현상을, 재현좋게 평가하는 것이 가능하다. 또 피 측정단자를 접지시키고, 이 피측정단자와 같은 전위 에 있는 금속단자와의 사이에서 방전을 발생시키는 평가방법이기 때문에, 패키지 대전법과 같이 패키지의 종류와 습도파괴에 의존하지 않고, 정전기 내량을 정확히 측정하는 것이 가능하다.
또 IC 10 의 종류에 따라서는 방전갭(32)의 간격을 바꿀 필요가 있지만, 스테핑모터(64)에 의해 스파크 방전 유니트(62)를 수평방향으로 임의로 이동하여, 이 방전갭(32)의 간격을 간단히 바꿀 수 있기 때문에, IC 10 의 종류에 따르지 않고, 적용범위가 넓은 정전기시험이 가능해진다. 또 IC 10 자체는 이 IC 10 을 놓은 절연대(66)를 XYZ 스테이지(68)에 의해 임의의 위치로 이동할 수 있기 때문에, 어떤 단자도 자유롭게 피측정단자로 할 수 있고, 소켓트 등에 설치 하는 경우에 비해 자유도가 큰 정전기 시험을 할 수 있다.
또 본 발명은 상기 실시예에 한정되는 것은 아니고, 본 발명의 요지의 범위이내에서 여러가지 변형실시가 가능하다.
예를들면 상술한 실시예에 있어서는 방전갭(32)외에 다른 방전갭(34)을 구비하고, 이들 2 개의 방전갭에 있어서 코로나 방전 또는 스파크 방전을 발생시키도록 했지만, 이 방전갭의 유무 및 구조에 대해서는 이들에 한정되는 것은 아니다.
제9도는 방전갭(32)의 주위의 다른예를 도시한 도면이다. 동도(a)는 제1도에 도시한 방전갭(32)의 주변부분을 빼내어 도시한 것이고, 동도(b)는 동도(a)의 구성에서 방전갭(34)을 제외한 경우를 도시하고있다. 이와같이 방전갭(34)을 제외하고 방전갭(32)만으로 코로나 방전 또는 스파크 방전을 발생시키도록 해도 본 실시예와 같이 예리한 상승 특성을 얻을 수 있다.
또 동도(c)는 동도(b)의 구성에 대해 금속 조각(28)을 제외하고, 방전전극(30)을 직접 피시험단자(50)에 가깝게 설치한 것이다. 이 경우 어스선(42)은 피시험단자(50)에 직접 접속하고, 방전전극(30)은 피시험단자(50)와 소정의 간격을 갖도록 갭을 조정한다. 동도(c)의 구성은 실질적으로는 동도(b)의 구성과 같고, 방전전극(30)과 피시험단자(50)와의 사이에 코로나 방전 또는 스파크 방전을 발생시키는 것이 가능하면, 예리한 상승특성을 얻을 수 있다.
또 상술한 실시예에 있어서는 방전전극(30)및 IC 10 을 이동시키기 위해 스테핑 모터를 이용했지만, 이동량을 제어할 수 있는 것이면, 그 이상의 구동장치를 이용해도 좋다.
상술한 바와같이 본 발명에 의하면 피시험단자를 접지하는 동시에 이 접지된 피시험단자에 대해 방전부를 통해서 고전압을 인가하고 있고, 이 방전부에 코로나 방전 또는 스파크 방전이 일어나기 때문에, 피시험단자에 방전에 의한 전하가 급속히 유입하고, 실제의 시장에서 발생하는 정전기 방전 현상에 가까운 상태를 재현좋게 모의하고, 시장 고장과의 상관을 얻을 수 있는 시험방법 및 시험장치를 실현할 수 있다.
Claims (15)
- 반도체 장치의 피시험단자를 접지하고, 방전 갭을 갖는 방전부에 생기는 방전을 통하여 상기 피시험단자에 고전압을 인가하여 상기 반도체 장치의 내정전기 특성을 평가하는 것을 특징으로 하는 반도체 장치의 시험방법.
- 제1항에 있어서, 상기 방전은 스파크 방전 또는 코로나 방전인 것을 특징으로 하는 반도체 장치의 시험방법.
- 어스선을 통해서 접지되는 동시에, 반도체 장치의 피시범 단자에 접촉시키는 시험용 단자; 한쪽 단이 상기 시험용 단자에 접속되어 있고, 방전을 발생시키는 소정 간격의 방전 갭을 갖는 방전부; 상기 방전부의 다른쪽 단에 접속되어 있고, 상기 방전 갭에 방전을 생기게 하여 상기 반도체 장치의 상기 피시험단자에 고전압을 인가하는 전원: 및 상기 반도체 장치의 내정전기 특성을 평가하는 수단을 포함하는 것을 특징으로 하는 반도체 장치의 시험장치.
- 반도체 장치의 피시험단자에 접속되어 이 피시험 단자를 접지하는 어스용 단자; 상기 피시험단자에 소정 길이의 간격으로 이루어진 방전 갭을 포함한 방전부를 형성하는 방전 전극; 상기 방전 전극에 접속되어 있고, 상기 방전 갭에 방전을 생기게 하여 상기 반도체 장치의 상기 피시험 단자에 고전압을 인가하는 전원; 및 상기 반도체 장치의 내정전기특성을 평가하는 수단을 포함하는 것을 특징으로 하는 반도체 장치의 시험장치.
- 제3항에 있어서, 상기 방전은 스파크 방전 또는 코로나 방전인 것을 특징으로 하는 반도체 장치의 시험장치.
- 제3항에 있어서, 상기 방전 갭의 간격이 변경 가능한 것을 특징으로 하는 반도체 장치의 시험장치.
- 제6항에 있어서, 상기 방전 갭의 간격을 변경시키는 스태핑 모터를 갖는 것을 특징으로 하는 반도체 장치의 시험장치.
- 제3항에 있어서, 상기 방전부 외에 일정한 간격의 별도의 방전 갭을 갖는 다른 방전부를 가지는 것을 특징으로 하는 반도체 장치의 시험장치.
- 제3항에 있어서, 콘덴서와 상기 콘덴서를 상기 전원 또는 상기 방전부 중 어느 한 쪽에 접속하도록 전환하는 스위치를 갖고 있으며, 상기 콘덴서는 상기 전원에 접속되면 충전되고, 상기 방전부에 접속되면 방전되는 것을 특징으로 하는 반도체 장치의 시험장치.
- 제3항에 있어서, 상기 시험용 단자는 프로브에 의해 형성되는 것을 특징으로 하는 반도체 장치의 시험장치.
- 제4항에 있어서, 상기 방전은 스파크 방전 또는 코로나 방전인 것을 특징으로 하는 반도체 장치의 시험장치.
- 제4항에 있어서, 상기 방전 갭의 간격이 변경 가능한 것을 특징으로 하는 반도체 장치의 시험장치.
- 제12항에 있어서, 상기 방전 갭의 간격을 변경시키는 스태핑 모터를 갖는 것을 특징으로 하는 반도체 장치의 시험장치.
- 제4항에 있어서, 상기 방전부 외에 일정한 간격의 별도의 방전 갭을 갖는 다른 방전부를 가지는 것을 특징으로 하는 반도체 장치의 시험장치.
- 제4항에 있어서, 콘덴서와 상기 콘덴서를 상기 전원 또는 상기 방전부 중 어느 한 쪽에 접속하도록 전환하는 스위치를 갖고 있으며, 상기 콘덴서는 상기 전원에 접속되면 충전되고, 상기 방전부에 접속되면 방전되는 것을 특징으로 하는 반도체 장치의 시험장치.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14237892 | 1992-06-03 | ||
| JP92-142378 | 1992-06-03 | ||
| JP5096962A JPH0651018A (ja) | 1992-06-03 | 1993-03-31 | 半導体装置の試験方法および試験装置 |
| JP93-96962 | 1993-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940006233A KR940006233A (ko) | 1994-03-23 |
| KR0146380B1 true KR0146380B1 (ko) | 1998-12-01 |
Family
ID=26438104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930009981A KR0146380B1 (ko) | 1992-06-03 | 1993-06-01 | 반도체 장치의 시험방법 및 시험장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5523699A (ko) |
| JP (1) | JPH0651018A (ko) |
| KR (1) | KR0146380B1 (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2836676B2 (ja) * | 1996-02-09 | 1998-12-14 | 日本電気株式会社 | 半導体要素の試験方法及び装置 |
| US5740007A (en) * | 1996-06-10 | 1998-04-14 | Hanwa Electronic Ind. Co., Ltd. | CDM simulator |
| KR100231649B1 (ko) * | 1996-08-03 | 1999-11-15 | 윤종용 | 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법 |
| US5978197A (en) * | 1997-11-18 | 1999-11-02 | Lsi Corporation | Testing ESD protection schemes in semiconductor integrated circuits |
| US6541981B2 (en) | 2001-04-10 | 2003-04-01 | International Business Machines Corporation | Automation of transmission line pulse testing of electrostatic discharge devices |
| US6777970B2 (en) * | 2001-04-19 | 2004-08-17 | Intel Corporation | AC testing of leakage current in integrated circuits using RC time constant |
| US6791430B2 (en) * | 2001-12-31 | 2004-09-14 | Conductus, Inc. | Resonator tuning assembly and method |
| DE10337090A1 (de) * | 2003-08-12 | 2005-03-17 | Siemens Ag | Elektrische Prufspitze sowie Verfahren und Vorrichtung zum Durchführen von Entladungstests mit einer solchen Prüfspitze |
| US7610072B2 (en) * | 2003-09-18 | 2009-10-27 | Superconductor Technologies, Inc. | Superconductive stripline filter utilizing one or more inter-resonator coupling members |
| US7119597B1 (en) * | 2004-01-07 | 2006-10-10 | Thermo Electron Corporation | Methods and apparatus to produce a voltage pulse |
| US7560948B2 (en) * | 2006-01-11 | 2009-07-14 | Thermo Keytek LLC | Circuit for minimizing or eliminating pulse anomalies in human body model electrostatic discharge tests |
| CN101064415B (zh) * | 2006-04-28 | 2010-05-12 | 王健斌 | 可调式电极点火间隙 |
| US7863920B2 (en) * | 2007-09-12 | 2011-01-04 | Infineon Technologies Ag | Electrostatic discharge test system and electrostatic discharge test method |
| JP5464806B2 (ja) * | 2008-01-17 | 2014-04-09 | 株式会社ニューフレアテクノロジー | 波形測定機器の校正方法 |
| US20100117674A1 (en) * | 2008-11-11 | 2010-05-13 | Thermo Fisher Scientific Inc. | Systems and methods for charged device model electrostatic discharge testing |
| US9897644B2 (en) * | 2012-10-10 | 2018-02-20 | Nxp Usa, Inc. | Method and system for testing a semiconductor device against electrostatic discharge |
| CN105242126B (zh) * | 2014-07-07 | 2018-08-07 | 中国科学院空间科学与应用研究中心 | 一种高轨道卫星静电放电监测装置 |
| CN105182112A (zh) * | 2015-08-19 | 2015-12-23 | 湖南中普防雷股份有限公司 | 一种连续放电电弧避雷针实验装置电路 |
| CN105182113A (zh) * | 2015-08-19 | 2015-12-23 | 湖南中普防雷股份有限公司 | 一种避雷针实验方法及装置 |
| CN107515334A (zh) * | 2016-06-15 | 2017-12-26 | 上海索莘电子有限公司 | 一种静电放电高频磁场干扰发生器 |
| TWI724721B (zh) * | 2019-12-31 | 2021-04-11 | 致茂電子股份有限公司 | 電子元件測試裝置與探針 |
| CN113125815B (zh) * | 2019-12-31 | 2023-07-18 | 致茂电子(苏州)有限公司 | 电子组件测试装置与探针 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073375A (ja) * | 1983-09-30 | 1985-04-25 | Oki Electric Ind Co Ltd | 半導体装置の試験方法 |
| US4677375A (en) * | 1985-06-14 | 1987-06-30 | Hanwa Electronic Co., Ltd. | Apparatus for testing integrated circuit |
| JPH0769385B2 (ja) * | 1986-05-09 | 1995-07-31 | 沖電気工業株式会社 | 半導体装置の試験方法及びその装置 |
-
1993
- 1993-03-31 JP JP5096962A patent/JPH0651018A/ja active Pending
- 1993-05-26 US US08/067,031 patent/US5523699A/en not_active Expired - Lifetime
- 1993-06-01 KR KR1019930009981A patent/KR0146380B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5523699A (en) | 1996-06-04 |
| KR940006233A (ko) | 1994-03-23 |
| JPH0651018A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146380B1 (ko) | 반도체 장치의 시험방법 및 시험장치 | |
| US5804977A (en) | Transmission line pulser discharge circuit | |
| KR850002326A (ko) | 반도체 장치의 정전기 파괴 시험방법 및 장치 | |
| JPS62261974A (ja) | 半導体装置の試験方法及びその装置 | |
| Verhaege et al. | Influence of tester, test method, and device type on CDM ESD testing | |
| US7119597B1 (en) | Methods and apparatus to produce a voltage pulse | |
| US20180067156A1 (en) | Electrostatic discharge testing system and methods | |
| Kumar et al. | Capacitive sensor for the measurement of VFTO in GIS | |
| PL201126B1 (pl) | Sposób i zestaw urządzeń testujących do przeprowadzania oceny parametrów elektrycznych instalacji odgromowych | |
| US6512362B1 (en) | Method and device for charging integrated circuits and structures with a pulsed heavy current | |
| Lin | Electron multiplication and electrostatic discharge wave forms | |
| JP2836676B2 (ja) | 半導体要素の試験方法及び装置 | |
| Jon et al. | An experimental investigation of the electrostatic discharge (ESD) mechanism in packaged semiconductor devices | |
| Tazzoli et al. | A comprehensive study of MEMS behavior under EOS/ESD events: Breakdown characterization, dielectric charging, and realistic cures | |
| JPH0798355A (ja) | 静電破壊試験方法及びその実施装置 | |
| US20230213567A1 (en) | Electrostatic Withstand Voltage Test Device and Electrostatic Withstand Voltage Test Method | |
| Kimura et al. | Discharge condition and surface charge distribution under repetitive bipolar impulses | |
| zur Nieden et al. | Impact of setup and pulse generator on automotive component ESD testing results | |
| JP3371817B2 (ja) | ペンシル型プローブユニット | |
| JP2807268B2 (ja) | サージ電圧・電流発生器 | |
| US5923130A (en) | Repetitive and constant energy impulse current generator | |
| JP4329087B2 (ja) | 半導体デバイスの静電破壊試験方法と装置 | |
| US11782083B2 (en) | Relay pogo charged device model tester using electrostatic discharge method and structure for repeatable charged device model testing | |
| JPH0480349B2 (ko) | ||
| US20230236238A1 (en) | Field Collapse Pulser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100427 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |