CN105593158A - 内部生成的用于静电mems的dft阶梯式迟滞扫描 - Google Patents

内部生成的用于静电mems的dft阶梯式迟滞扫描 Download PDF

Info

Publication number
CN105593158A
CN105593158A CN201580001969.3A CN201580001969A CN105593158A CN 105593158 A CN105593158 A CN 105593158A CN 201580001969 A CN201580001969 A CN 201580001969A CN 105593158 A CN105593158 A CN 105593158A
Authority
CN
China
Prior art keywords
electrode
memsdvc
electric capacity
coupled
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580001969.3A
Other languages
English (en)
Other versions
CN105593158B (zh
Inventor
詹姆斯·道格拉斯·霍夫曼
乔公国
罗伯托·彼得勒斯·范－卡普恩
卡尔·F·斯麦林
维克拉姆·乔希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Cavendish Kinetics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2014/054213 external-priority patent/WO2015035120A1/en
Application filed by Cavendish Kinetics Ltd filed Critical Cavendish Kinetics Ltd
Publication of CN105593158A publication Critical patent/CN105593158A/zh
Application granted granted Critical
Publication of CN105593158B publication Critical patent/CN105593158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/003—Characterising MEMS devices, e.g. measuring and identifying electrical or mechanical constants
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B81B2201/012—Switches characterised by the shape
    • B81B2201/016—Switches characterised by the shape having a bridge fixed on two ends and connected to one or more dimples
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明总体涉及用于测试MEMS迟滞的机构。电源管理电路可以耦合到使布置在电极之间的可移动板在MEMS器件中移动的电极。电源管理电路可以利用电荷泵、比较器以及梯形电阻。

Description

内部生成的用于静电MEMS的DFT阶梯式迟滞扫描
本公开内容的发明背景
技术领域
本公开内容的实施例总体涉及用于测试微机电系统(MEMS)的迟滞的机构。
背景技术
在操作MEMS数字可变电容器(DVC)时，一板片在第一位置和第二位置之间移动。通过向激励电极施加电压来使该板片移动。一旦电极电压达到通常称为咬接电压(snap-involtage)的特定电压，该板片就朝向该电极移动。一旦电压下降到释放电压，该板片就移动回原始位置。由于当板片接近激励电极时较高的静电力并且由于在板片和一旦移动到更接近电极时板片与之接触的表面之间的静摩擦力，释放电压通常低于咬接电压。
由于板片在与咬接电压相同的电压下不会释放，因此MEMSDVC具有迟滞曲线。众所周知，当咬接电压和释放电压不同时，MEMSDVC才能有效地工作。
因此，本领域中需要一种有效地测量MEMSDVC的迟滞曲线的方法和装置。
发明内容
本发明的实施例公开内容总体涉及用于测试MEMS的迟滞的机构。电源管理电路可以耦合到使电极之间的可移动板在MEMS器件中移动的电极。电源管理电路可以利用电荷泵、比较器和梯形电阻电路。
在一个实施例中，一种器件包括：第一MEMS器件，所述MEMS器件具有第一电极、第二电极和能够在与第一电极间隔第一距离的第一位置和与第一电极间隔第二距离的第二位置之间移动的板；耦合到第一电极和第二电极两者的电源；耦合到第一电极的安培表；耦合到第一电极和第二电极两者的伏特表；耦合到所述板并且耦合到地的第一开关；以及耦合到所述板和电源管理电路的第二开关。
在另一实施例中，一种MEMSDVC包括至少一个MEMS器件，所述MEMS器件包括可移动板、RF电极、一个或更多个下拉电极以及一个或更多个上拉电极；第一开关，其耦合到一个或更多个下拉电极或者一个或更多个上拉电极，其中，所述第一开关另外地耦合到地；第二开关，其耦合到一个或更多个下拉电极或者一个或更多个上拉电极；以及耦合到第二开关的电源管理系统，其中，所述至少一个MEMS器件、第一开关、第二开关和电源管理系统都布置在半导体芯片上。
在另一实施例中公开了一种测试MEMSDVC的方法，所述MEMSDVC包括至少一个MEMS器件，所述MEMS器件包括可移动板、RF电极以及一个或更多个下拉电极。该方法包括：向一个或更多个下拉电极施加第一电压，以使可移动板从独立状态的电容移动到增大的电容；测量MEMS器件的电容；向一个或更多个下拉电极施加第二电压；测量MEMS器件的电容；检测MEMS器件的电容等于MEMS器件的最大电容；从一个或更多个下拉电极移除第二电压；测量MEMS器件的电容；从一个或更多个下拉电极移除第一电压；测量MEMS器件的电容；以及检测MEMS器件的电容等于独立状态的电容。
在另一实施例中公开了一种测试MEMSDVC的方法，所述MEMSDVC包括至少一个MEMS器件，所述MEMS器件包括可移动板、RF电极以及一个或更多个上拉电极。该方法包括：向一个或更多个上拉电极施加第一电压，以使可移动板从独立状态的电容移动到减小的电容；测量MEMS器件的电容；向一个或更多个上拉电极施加第二电压；测量MEMS器件的电容；检测MEMS器件的电容等于MEMS器件的最小电容；从一个或更多个上拉电极移除第二电压；测量MEMS器件的电容；从一个或更多个上拉电极移除第一电压；测量MEMS器件的电容；以及检测MEMS器件的电容等于独立状态的电容。
附图说明
因此以使得能够详细理解本公开内容的上述特征的方式，可以参照实施例来获得以上概述的本公开内容的更详细描述，在附图中示出了所述实施例中的一些在附图中被图示。然而，应注意的是，附图仅图示了本公开内容的典型实施例，因此不应被认为限制本公开内容的范围，对于本公开内容而言，可以允许其他等效的实施例。
图1是处于独立状态的MEMSDVC器件的示意性横截面图。
图2是处于C最大状态的MEMSDVC器件的示意性横截面图。
图3是处于C最小状态的MEMSDVC器件的示意性横截面图。
图4是驱动MEMSDVC器件的波形控制器的示意图。
图5A是示出了当利用施加到下拉(pull-down)电极的电压拉向RF电极时，针对静电工作的MEMS器件的迟滞曲线的图。
图5B是示出了当利用施加到上拉(pull-up)电极的电压拉离RF电极时，针对静电工作的MEMS器件的迟滞曲线的图。
图6是两个端子的MEMS器件CV配置的示意图。
图7是三个端子的MEMS器件CV配置的示意图。
图8A和8B是根据一个实施例的、用于测试MEMS迟滞的DFT实施的示意图。
图9是根据一个实施例的、用于MEMS迟滞测试的电源管理实施的示意图。
图10是根据一个实施例的、用于使用内部DFT进行离散电容迟滞测试的测试方法的示意图。
图11A到11C是根据另外的实施例的、用于测试MEMS迟滞的DFT实施的示意图。
图12A和12B是示出根据一个实施例的、测试MEMSDVC的方法的流程图。
图13A是处于独立状态的、具有MIM电容器的MEMSDVC器件的示意性横截面图。
图13B是处于C最大状态的、图13A的MEMSDVC器件的示意性横截面图。
图13C是处于C最小状态的、图13A的MEMSDVC器件的示意性横截面图。
图13D是图13A所示的MEMSDVC的示意性横截面近距图。
图13E是图13B所示的MEMSDVC的示意性横截面近距图。
图14是根据另一个实施例的MEMSDVC器件的示意性横截面图。
为了便于理解，在可行的情况下，使用相同的附图标记表示附图所共有的相同的元素。应预期的是，在没有特别声明的情况下，在一个实施例中公开的元素可以有益地用于其他实施例。
具体实施方式
本公开内容的实施例总体涉及用于测试MEMS的迟滞的机构。电源管理电路可以耦合到使布置在电极之间的可移动板在MEMS器件中移动的电极。电源管理电路可以利用电荷泵、比较器和梯形电阻。
MEMSDVC器件可以利用静电力工作。如本文所述，当在可移动MEMS元件(例如可移动板)和控制电极之间施加电压V时，机构通过作用于可移动MEMS元件的力来工作。该静电力与(V/gap)2成比例。机械反平衡力来自于弹簧悬挂系统，并且通常线性地与位移成比例。其结果是，随着电压V的增大，MEMS器件朝控制电极移动一定距离δ。该移动减小了可移动MEMS元件(通常称为可移动板)和电极之间的间隙，这继而进一步增大静电力。对于较小的电压，找得到初始位置和电极之间的平衡位置。然而，当电压超过某一阈值水平(吸合电压)时，器件的移位使得静电力比机械反平衡力增加得更快并且器件朝控制电极迅速咬接直到器件与其接触。
如图1中示意地示出的，MEMSDVC器件可以具有在可移动MEMS元件之上的控制电极(PU电极)和之下的控制电极(PD电极)。另外，可移动MEMS元件之下存在RF电极。如图1-3所示，PU电极、PD电极和RF电极都被电介质材料覆盖。在工作期间，MEMS元件被上拉或下拉至与电介质材料接触，以向RF电极提供稳定的最小或最大电容。这样，从可移动元件到RF电极(位于可移动元件之下的)RF电极的电容能够从当被拉至底部(见图2)时的高电容C最大变化到当被拉至顶部时的低电容C最小(见图3)。施加到PD电极的电压(V底部)和施加到顶部电极的电压(V顶 部)通常由波形控制器控制(见图4)，以确保DVC器件的长寿命的稳定性能。可移动元件通常是DC接地的。
如图1-3所示，MEMSDVC器件可以包括布置在空腔中的可移动板。可移动板耦合到地并且在图如1所示的独立状态到图2所示的C最大状态和图3所示的C最小状态之间移动。可以向一个或更多个吸合或下拉电极施加电压，以将板吸合至接近RF电极附近。电极被电介质材料覆盖。可以在吸合电极对面布置上拉或拉离(pulloff)电极。
图5A示出了MEMSDVC器件对施加到PD电极的控制电压的典型响应。起初，该器件处于如图1的独立(free-standing)状态，并且具有电容C独立。随着底部控制电极上的电压斜升，电容随着可移动板缓慢移动至更接近RF电极而缓慢增大，直至在电压Vpi(吸合电压)下到达咬接点p1。在该点处，该器件(即可移动板)快速咬接，并且电容达到其最大值C最大。由于MEMS元件和PD电极之间的间隙现在小得多，因此静电力已经增大并且电压不得不减小到Vrl(释放电压)，以便使MEMS器件在点p2处从底部释放。当MEMS元件与布置在RF电极上的电介质材料接触时，MEMS器件的电容处于最大值。
图5B示出了MEMSDVC器件对施加到PU电极的控制电压的典型响应。起初，该器件处于如图1的独立状态，并且具有电容C独立。随着顶部控制电极上的电压斜升，电容随着可移动板缓慢移动远离RF电极而缓慢减小，直至在电压Vpu(上拉电压)下到达咬接点p3。在该点处，该器件(即可移动板)快速咬接，并且电容达到其最小值C最小。由于MEMS元件和PU电极之间的间隙现在小得多，因此静电力已经增大并且电压不得不减小到Vrlu(释放电压)，以便使MEMS器件在点p4处从顶部释放。当MEMS元件与布置在PU电极上的电介质材料接触时，MEMS器件的电容处于最小值。
Vpi、Vpu、Vrl和Vrlu是MEMSDVC器件的重要参数。如果吸合电压Vpi或Vpu太高，则波形控制器可能无法将MEMS器件紧密地拉至接触，这能够影响可获得的C最小(向上激励)或C最大(向下激励)。如果释放电压Vrl或Vrlu太低，则这可能表示妨碍器件正确工作的静摩擦力。而且，如果来自底部的释放电压Vrl太低，则这会在存在RF信号时妨碍器件从RF电极释放。
Vpi、Vpu、Vrl和Vrlu都取决于材料参数(杨氏模数)以及几何尺寸参数，例如各个层的层厚度和CD控制。因此，在制造时，MEMS器件会在这些电压中呈现一定分布。为了筛选出满足所有所需产品规格的功能器件，关键的是在每个器件上测试Vpi、Vpu、Vrl和Vrlu。如本文中讨论的，能够使用机内测试方法来促进测试。
机内测试方法被称为“迟滞测试”。迟滞，是因为吸合和释放电压是不同的，或者如图5A和5B所示，吸合和释放曲线不重叠。对于可靠的部件(MEMSDVC)，Vpi、Vpu、Vrl和Vrlu被设计为在一定范围内。否则，它们能够导致如以上段落所论述的不良性能。不同于C最大和C最小，Vpi、Vpu、Vrl和Vrlu不是产品规格，即它们不列在产品规格表上，但是它们是用于评估部件的可靠性或鲁棒性的最好标准。由于工艺变化，晶圆上的一些部件或者整批中的一些部件可能落在所述范围之外，如果逃脱了筛选，能够导致现场故障。因此，迟滞测试允许从良好部件中筛选出不好的部件。
用于在静电MEMS器件上进行迟滞测试的常规方法是进行CV(电容-电压)扫描(sweep)。常规的CV扫描能够使用CV计来进行，所述CV计使用DC源和AC源的组合以提供DC偏压和AC信号。由AC伏特表和AC安培表的组合来进行该测量。图6示出了在两个端子的静电MEMS器件上进行测试的基本测试配置。
由下列公式给出MEMS器件电容，其中f是AC电压源的频率：
CMEMS＝iac/2πf*vac
如图1所示的三个或更多个端子的静电MEMS器件不允许使用相同的直接CV测试。MEMS器件上的偏压电极提供激励偏压并且与电容器电极不同。通过使用如图1所示的相同配置，在该配置上进行CV扫描，但是如图7所示，还包括DC源V偏压。以与图6中的DC源相同的方式使用DC源。
半导体芯片能够包括一个或更多个MEMS换能器和单片集成CMOS控制和电源管理电路。这允许图7中的V偏压电源产生于半导体芯片内部而不是外部电源中。这在图8A和8B中被示出为多个MEMS换能器，其每个具有用于电源管理的单独开关。图8A中，电源管理和MEMS元件都被布置在共同的半导体芯片上。图8B中，MEMS元件被布置在半导体芯片1上，而电源管理被布置在半导体芯片2上。V偏压电压在集成的电源管理电路中产生，并且通过开关S2传递到MEMS换能器。如图8A和8B所示，通过电源管理来控制针对MEMS换能器的激励电压通过电源管理来控制，其中输出电压的水平由数字控制位C<0:n>控制。能够通过将电源管理电路中的数字控制位改变到期望的激励电压来进行迟滞扫描。图7中的外部电源版本和图8A和8B中的内部DFT模式之间的主要差异在于：数字控制位将值保持在离散数量的固定水平(n)处，而不是能够由外部版本进行的连续扫描。
能够允许离散水平的输出电压的电源管理电路的一个代表为具有调节器的电荷泵。在图9中的简单情况下，由比较器的输出来选通(gated)电荷泵时钟。电荷泵的输出电压由梯形电阻进行划分，并且与带隙参考电压进行比较。如果在梯形电阻处的参考电压低于带隙参考电压的值，那么电荷泵的时钟开启。该条件会允许拨动(toggle)电荷泵时钟，并且如果电荷的生成大于输出负载电流，那么电荷泵电压会增大。如果在梯形电阻处的参考电压高于带隙参考电压的值，那么电荷泵的时钟关闭。如图9所示，通过切换梯形电阻中的离散电阻器来产生对电压水平的编程，从而有效地改变比较节点上的电压以产生较高或较低的输出电压设定点。如此，通过地址位C<0:n>对输出电压值进行编程。
如图9所示，如由以下公式示出的，对于c<0>的编程，V激励的值会被编程为与V带隙电压相比的电阻器比：
V激励＝((Rs+R0)/R0)*V带隙
使用c<1>编程的V激励的值为：
V激励＝((Rs+R0+R1)/(R0+R1))*V带隙
使用c<n>编程的V激励的值为：
V激励＝((Rs+R0+R1+R2…+Rn)/(R0+R1+R2…+Rn))*V带隙
对于使用该DFT方法的离散迟滞曲线，测试方法在于使用C地址位的电压编程、针对稳定的等待时间和电容的测量选通。
测试在图10所示的硬件配置中实施。使用针对调节器的地址位将被测试器件(或者DUT)预设为向MEMS输出低于Vpi的电压水平。在DUT加电之后，在测试顺序上在由CV计在时间Ts时测量电容水平之前，实施针对电压和MEMS稳定的等待时间(或者Tw)。在测量了电容之后，将地址位增加到下一电压水平，并且使用相同的时序进行测量。一旦检测到Vpi，则将地址位递减，并且进行测量直到电容表检测到Vrl为止。通过利用这种测试顺序和内部DFT，能够通过如图10所示的使电压水平的离散化来表示连续的迟滞曲线。
图11A和11B是根据另外的实施例的、用于测试MEMS迟滞的DFT实施的示意图。图11A示出了对施加到下拉电极1102的电压进行测试的实施例，而图11B示出了对施加到上拉电极1104的电压进行测试的实施例。可以设想的是，该测试可以在下拉电极1102和上拉电极1104两者上进行。
MEMS器件1100包括下拉电极1102、上拉电极1104、RF电极1106和接地电极1108。接地电极1108连接到地并且连接到可移动板1110。电介质层1112布置在下拉电极1102和RF电极1106之上。另一电介质层1114布置在上拉电极1104和在其中布置有可移动板1110的空腔1116之间。
如图11A所示，下拉电极1102耦合到多个开关1118、1120。当闭合时，第一开关1118使下拉电极1102连接到地。在图11B中，当第一开关1118闭合时，上拉电极1104连接到地。在图11A中，第二开关1120连接到电源管理装置1122。类似地，在图11B中，第二开关1120连接到电源管理装置1122。因此，当第二开关1120闭合时，下拉电极1102(图11A)或者上拉电极1104(图11B)连接到电源管理装置1122。电源管理装置1122和MEMS器件1100都布置在由盒体1124表示的单个封装中。应理解的是，电源管理装置1122和MEMS器件1100布置在单个封装中。在一个实施例中，该单个封装可以包括在其上布置有电源管理装置1122和MEMS器件1100两者的单个芯片。在另一实施例中，该单个封装可以包括作为单个整体协同工作的单独的芯片，其中，MEMS器件1100在第一芯片上，而电源管理装置1122布置在第二芯片上。
电源管理装置1122包括电荷泵1128，电荷泵1128耦合到门电路1130。门电路1130耦合到V时钟节点和来自比较器1132的输出两者。该比较器具有来自V带隙节点和梯形电阻的输入。该梯形电阻划分电荷泵1128的输出。该梯形电阻包括串联地耦合在一起的多个电阻器R0…Rn。地址位c<0>、c<1>、c<n>被编程为逐步“激励”或工作，使得达到下一电压水平，并且测量MEMS器件1100的电容。因此，通过操作地址位c<0>、c<1>、c<n>来施加渐增的电压。基于逐步的电压增大，确定施加到吸合电极的激励电压Vpi(对于图11A)或者施加到上拉电极的激励电压(对于图11B)。类似地，通过逐步减小电压(即，操作地址位c<0>、c<1>、c<n>)，再次测量电容并且检测来自底部电极的释放电压Vrl(对于图11A)或来自顶部电极的释放电压(对于图11B)。如此确定对于具体MEMS器件1100的迟滞曲线。应理解的是，多个MEMS器件可以耦合到电源管理装置1122。多个MEMS器件可以共同地作为DVC工作。
图11C示出了具有四个开关1118A、1118B、1120A、1120B的实施例，其中凭借这四个开关，上拉电极1104和下拉电极1102两者都耦合到电源管理装置1122并且耦合到地。上拉电极1104通过开关1118A耦合到地，并且通过开关1120A耦合到电源管理装置1122。下拉电极1102通过开关1118B耦合到地，并且通过开关1120B耦合到电源管理装置1122。在工作期间，当可移动板1110被下拉电极1102向下拉时，开关1120B连接到电源管理装置1122，并且开关1118B与地断开。同时，上拉电极1104接地，其中凭此，开关1118A连接到地，并且开关1120A与电源管理装置1122断开。当可移动板1110被向上拉时，上拉电极1104通过与电源管理装置1122接合的开关1120A耦合到电源管理装置1122，而开关1118A与地解耦合。同时，下拉电极1102通过开关1118B耦合到地，而开关1120B与电源管理装置1122断开。
图12A是图示了根据一个实施例的、测试MEMSDVC的方法的流程图1200。起初，在步骤1202中向下拉电极施加低电压。施加到下拉电极的电压将可移动板拉动更接近RF电极，并且会导致MEMSRF-电容的增大。在已经施加电压之后，在步骤1204中测量MEMS器件的电容。如果电容等于MEMS器件的最大电容，则在步骤1208中已确定吸合电压Vpi。如果所测量的电容不等于最大电容，则在步骤1202中逐步增大电压，在步骤1204中在每个逐步增大的电压下测量电容直到达到最大电容为止，并且在步骤1208中已确定吸合电压。
一旦吸合电压Vpi已确定，则确定释放电压。通过在步骤1210中减小施加到下拉电极的电压来确定释放电压。随后在步骤1212中测量电容。如果电容等于独立电容，则已确定释放电压。然而，如果所测量的电容仍很较大，则在步骤1210中逐步减小电压。电容是在每个逐步减小的电压下测量的电容。如果在步骤1214中，所测量的电容等于独立态的电容，则在步骤1216中已确定释放电压。
图12B是图示了根据一个实施例的、测试MEMSDVC的方法的类似流程图1250。起初，在步骤1252中向上拉电极施加低电压。施加到上拉电极的电压将可移动板拉动远离RF电极，并且会导致MEMSRF-电容的减小。在已经施加电压之后，在步骤1254中测量MEMS器件的电容。如果电容等于MEMS器件的最小电容，则在步骤1258中已确定上拉电压Vpu。如果所测量的电容不等于最小电容，则在步骤1252中电压逐步增大电压，在步骤1254中在每个逐步增大的电压下测量电容直到达到最小电容为止，并且在步骤1258中已确定上拉电压。
一旦上拉电压Vpu已确定，则确定释放电压。通过在步骤1260中减小施加到上拉电极的电压来确定释放电压。随后在步骤1262中测量电容。如果电容等于独立电容，则已确定释放电压。然而，如果所测量的电容仍较大，则在步骤1260中逐步减小电压。在每个逐步减小的电压下测量电容。如果在步骤1264中，所测量的电容等于独立电容，则在步骤1266中已确定释放电压。
应理解的是，本文中公开的实施例不限于使用如图1-3所示的MEMS的MEMSDVC。本文中公开的实施例可应用于在MEMS器件中使用MIM电容器的MEMSDVC。图13A-13C示出了使用可应用于本文中所论述的实施例的MIM电容器的MEMS器件。
图13A是处于独立状态的、具有MIM电容器的MEMSDVC器件1300的示意性横截面图。图13B是处于C最大状态的、图13A的MEMSDVC器件1300的示意性横截面图。图13C是处于C最小状态的、图13A的MEMSDVC器件1300的示意性横截面图。MEMSDVC器件1300包括吸合电极1302、1304和RF线1306。RF线1306在整个MEMSDVC空腔中延伸，并且对空腔内的一个或更多个MEMS器件来说是共有的。MEMS桥接件包括落在凸部1310上的层1308，所述凸部1310覆盖在吸合电极1302、1304上面。MEMS桥接件的顶部层1312通过一个或更多个柱1314连接到底部层1308。层1308、1312和柱1314包括导电材料。顶部层1312可以不一直延伸到结构的末端，使得层1312在长度上比层1308更短。接地的MEMS桥接件通过通孔1316连接到下层的金属化部。绝缘层1318覆盖有金属电极1320，金属电极1320被用于针对C最小状态而将MEMS桥接件拉到顶部。这有助于在C最小状态中减小开关的电容。填充刻蚀孔的顶部绝缘层1322被用于移除牺牲层。顶部绝缘层1322进入这些孔中，并且帮助支承悬臂的末端，同时还密封空腔使得空腔中存在低压环境。
为了形成MIM，存在落地柱(landingpost)1324，落地柱1324是导电的并且与MEMS桥接件的导电底面接触。诸如金属特征1326之类的表面材料布置在导电柱1324上，该所述表面材料提供良好的导电性、与周围材料的低反应性、以及针对长寿命的高熔点温度和硬度。MEMS桥接件的底面可以涂覆有绝缘体，但是在MEMS桥接件的底面上开启窗口以对导电柱1324提供导电区域1328，以在MEMS桥接件被拉下时与导电柱1324进行电接触。电介质层1330形成在吸合电极1302、1304之上，但是不形成在RF线1306之上。
图13B示出了利用施加到吸合电极1302、1304的电压来吸合而使得层1308落在绝缘凸部1310上的MEMS桥接件。MEMS桥接件的导电区域1328落在两根导电柱1324上(仅示出一根，这是因为另一根在其后面)，这提供了低电阻状态。图13C示出了在使用电极1320已将MEMS桥接件拉到顶部的MEMS桥接件。MEMS桥接件与绝缘层1318接触。这阻止上拉电极1320和MEMS桥接件之间的任何电接触。在图13D和13E中示出了虚线框中的区域。
虽然在这些附图中没有示出，但是在MEMS桥接件的顶部和底面的大部分上可以存在绝缘层。在悬臂底面上的绝缘体中制成孔，以允许其与导电柱1324接触。在该状态下，MEMS桥接件到RF线的电阻非常大并且耦合到该线的电容较小。
本文中论述的实施例还适用于混合欧姆-MIM器件。图14是根据另一实施例的MEMSDVC器件1400的示意性横截面图。在图14所示的实施例中，诸如金属特征1402之类的表面材料布置在导电柱1324上，该表面材料提供良好的导电性、与周围材料的低反应性、以及针对长寿命的高熔点温度和硬度。仅覆盖吸合电极1302、1304的电介质层1330被沉积在吸合电极1302、1304的顶上和RF线1306顶上的电介质层1404替代。金属特征1326、电介质层1404和RF线1306实施MIM电容器。当MEMS桥接件处于UP位置时，该MIM的顶部电极进行电浮动，或者在MEMS桥接件处于DOWN位置时，该MIM的顶部电极通过表面材料1402和导电区域1328之间的欧姆接触接地。
在替代实施例中，金属特征1402、1326(其为MIM顶部电极)通过可变电阻器电连接到参考DC电位。参考DC电位能够是器件的公共接地或单独的端子。作为示例性实施，可变电阻器能够由晶体管或者不同的更高电阻的MEMS欧姆开关实施。
虽然前述内容针对本发明的实施例，但是在不脱离本发明的基本范围的情况下可以设想本发明的其他和另外的实施例，并且本发明的范围由所附权利要求确定。

Claims (22)

1.一种MEMSDVC，包括：
至少一个MEMS器件，所述MEMS器件包括可移动板、RF电极、一个或更多个下拉电极、以及一个或更多个上拉电极；
第一开关，其耦合到所述一个或更多个下拉电极或者所述一个或更多个上拉电极，其中，所述第一开关另外地耦合到地；
第二开关，其耦合到所述一个或更多个下拉电极或者所述一个或更多个上拉电极；和
耦合到所述第二开关的电源管理系统，其中，所述至少一个MEMS器件、所述第一开关、所述第二开关和所述电源管理系统都布置在单个封装中。
2.如权利要求1所述的MEMSDVC，其中，所述单个封装包括在其上布置有所述电源管理系统的第一半导体芯片和在其上布置有所述MEMS器件的第二半导体芯片。
3.如权利要求1所述的MEMSDVC，其中，所述电源管理系统包括：
电荷泵；和
耦合在所述电荷泵和所述第二开关之间的梯形电阻。
4.如权利要求3所述的MEMSDVC，其中，所述电源管理系统还包括：耦合在所述电荷泵和所述梯形电阻之间的比较器。
5.如权利要求4所述的MEMSDVC，其中，所述电源管理系统还包括：耦合在所述比较器和所述电荷泵之间的门电路。
6.如权利要求5所述的MEMSDVC，其中，所述比较器耦合到所述半导体芯片上的带隙电压节点。
7.如权利要求6所述的MEMSDVC，其中，所述门电路耦合到所述半导体芯片上的时钟电压节点。
8.如权利要求7所述的MEMSDVC，其中，所述梯形电阻包括多个电阻器。
9.如权利要求8所述的MEMSDVC，还包括：耦合到所述梯形电阻的多个地址位。
10.如权利要求9所述的MEMSDVC，其中，所述第二开关耦合到所述一个或更多个下拉电极。
11.如权利要求9所述的MEMSDVC，其中，所述第二开关耦合到所述一个或更多个上拉电极。
12.如权利要求1所述的MEMSDVC，其中，所述第二开关耦合到所述一个或更多个下拉电极。
13.如权利要求1所述的MEMSDVC，其中，所述第二开关耦合到所述一个或更多个上拉电极。
14.如权利要求1所述的MEMSDVC，其中，所述电源管理系统包括具有多个电阻器的梯形电阻。
15.如权利要求14所述的MEMSDVC，其中，所述梯形电阻耦合到一个或更多个地址位。
16.如权利要求15所述的MEMSDVC，其中，所述多个电阻器串联地耦合在一起。
17.如权利要求1所述的MEMSDVC，其中，所述第一开关耦合到所述一个或更多个下拉电极，并且所述第二开关耦合到所述一个或更多个下拉电极，所述MEMSDVC还包括：
第三开关，其耦合到所述一个或更多个上拉电极并且耦合到地；和
第四开关，其耦合到所述一个或更多个上拉电极和所述电源管理系统。
18.如权利要求17所述的MEMSDVC，其中，所述电源管理系统包括具有多个电阻器的梯形电阻。
19.如权利要求18所述的MEMSDVC，其中，所述梯形电阻耦合到一个或更多个地址位。
20.如权利要求1所述的MEMSDVC，其中，所述MEMSDVC包括MIM电容器。
21.一种测试MEMSDVC的方法，所述MEMSDVC包括至少一个MEMS器件，所述MEMS器件包括可移动板、RF电极、以及一个或更多个下拉电极，所述方法包括：
向所述一个或更多个下拉电极施加第一电压，以使所述可移动板从独立状态电容移动到电容增大的状态；
测量所述MEMS器件的电容；
向所述一个或更多个下拉电极施加第二电压；
测量所述MEMS器件的电容；
检测所述MEMS器件的电容等于所述MEMS器件的最大电容；
从所述一个或更多个下拉电极移除所述第二电压；
测量所述MEMS器件的电容；
从所述一个或更多个下拉电极移除所述第一电压；
测量所述MEMS器件的电容；和
检测所述MEMS器件的电容等于所述独立状态电容。
22.一种测试MEMSDVC的方法，所述MEMSDVC包括至少一个MEMS器件，所述MEMS器件包括可移动板、RF电极、以及一个或更多个上拉电极，所述方法包括：
向所述一个或更多个上拉电极施加第一电压，以使所述可移动板从独立状态电容移动到电容减小的状态；
测量所述MEMS器件的电容；
向所述一个或更多个上拉电极施加第二电压；
测量所述MEMS器件的电容；
检测所述MEMS器件的电容等于所述MEMS器件的最小电容；
从所述一个或更多个上拉电极移除所述第二电压；
测量所述MEMS器件的电容；
从所述一个或更多个上拉电极移除所述第一电压；
测量所述MEMS器件的电容；和
检测所述MEMS器件的电容等于所述独立状态电容。
CN201580001969.3A 2014-09-05 2015-04-23 内部生成的用于静电mems的dft阶梯式迟滞扫描 Active CN105593158B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
USPCT/US2014/054213 2014-09-05
PCT/US2014/054213 WO2015035120A1 (en) 2013-09-06 2014-09-05 Internally generated dft stepped hysteresis sweep for electrostatic mems
PCT/US2015/027201 WO2016036422A1 (en) 2014-09-05 2015-04-23 Internally generated dft stepped hysteresis sweep for electrostatic mems

Publications (2)

Publication Number Publication Date
CN105593158A true CN105593158A (zh) 2016-05-18
CN105593158B CN105593158B (zh) 2019-02-01

Family

ID=55440664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580001969.3A Active CN105593158B (zh) 2014-09-05 2015-04-23 内部生成的用于静电mems的dft阶梯式迟滞扫描

Country Status (4)

Country Link
US (1) US10029914B2 (zh)
EP (1) EP3189005A1 (zh)
CN (1) CN105593158B (zh)
WO (1) WO2016036422A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230064937A1 (en) * 2021-09-01 2023-03-02 Infineon Technologies Ag Detecting sensitivity faults in capacitive sensors by using pull-in functionality

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020524917A (ja) * 2017-06-19 2020-08-20 テクノロギアン トゥトキムスケスクス ヴェーテーテー オイ 容量性微細構造
US11705298B2 (en) * 2019-06-22 2023-07-18 Qorvo Us, Inc. Flexible MEMS device having hinged sections
US11746002B2 (en) 2019-06-22 2023-09-05 Qorvo Us, Inc. Stable landing above RF conductor in MEMS device
US11667516B2 (en) 2019-06-26 2023-06-06 Qorvo Us, Inc. MEMS device having uniform contacts
CN112038091B (zh) * 2020-08-04 2022-08-19 厚元技术（香港）有限公司 一种基于mems结构的可调电容
US11640891B2 (en) * 2020-10-29 2023-05-02 Qorvo Us, Inc. Mems switch with multiple pull-down electrodes between terminal electrodes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013637A (zh) * 2007-02-01 2007-08-08 上海交通大学 连体蛇形弹簧微型惯性电学开关
CN101055188A (zh) * 2007-06-01 2007-10-17 北京沃尔康科技有限责任公司 一种新型硅微机械陀螺
US20090320557A1 (en) * 2008-06-26 2009-12-31 Analog Devices, Inc. MEMS Stiction Testing Apparatus and Method
CN102522262A (zh) * 2011-12-15 2012-06-27 华东光电集成器件研究所 一种mems加速度开关
WO2013033613A2 (en) * 2011-09-02 2013-03-07 Cavendish Kinetics, Inc Rf mems isolation, series and shunt dvc, and small mems

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2021739B1 (en) * 2006-05-17 2017-10-11 III Holdings 6, LLC Capacitive mems sensor device
DE102006035204B4 (de) * 2006-07-29 2009-10-15 Atmel Duisburg Gmbh Monolithisch integrierbare Schaltungsanordnung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013637A (zh) * 2007-02-01 2007-08-08 上海交通大学 连体蛇形弹簧微型惯性电学开关
CN101055188A (zh) * 2007-06-01 2007-10-17 北京沃尔康科技有限责任公司 一种新型硅微机械陀螺
US20090320557A1 (en) * 2008-06-26 2009-12-31 Analog Devices, Inc. MEMS Stiction Testing Apparatus and Method
WO2013033613A2 (en) * 2011-09-02 2013-03-07 Cavendish Kinetics, Inc Rf mems isolation, series and shunt dvc, and small mems
CN102522262A (zh) * 2011-12-15 2012-06-27 华东光电集成器件研究所 一种mems加速度开关

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230064937A1 (en) * 2021-09-01 2023-03-02 Infineon Technologies Ag Detecting sensitivity faults in capacitive sensors by using pull-in functionality
CN115727887A (zh) * 2021-09-01 2023-03-03 英飞凌科技股份有限公司 通过使用吸合功能性检测电容传感器中的灵敏度故障
US11927645B2 (en) * 2021-09-01 2024-03-12 Infineon Technologies Ag Detecting sensitivity faults in capacitive sensors by using pull-in functionality

Also Published As

Publication number Publication date
US10029914B2 (en) 2018-07-24
WO2016036422A1 (en) 2016-03-10
CN105593158B (zh) 2019-02-01
EP3189005A1 (en) 2017-07-12
US20160297677A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
CN105593158A (zh) 内部生成的用于静电mems的dft阶梯式迟滞扫描
US20140300374A1 (en) Method and apparatus for measurement of a dc voltage
US6724214B2 (en) Test structures for on-chip real-time reliability testing
US20060267616A1 (en) Systems and methods for controlling of electro-migration
US7099808B2 (en) Capacitance and transmission line measurements for an integrated circuit
JP2015114195A (ja) 巻線試験装置
Zaghloul et al. Assessment of dielectric charging in electrostatically driven MEMS devices: A comparison of available characterization techniques
US5212454A (en) Method and apparatus for selecting and measuring a capacitance from a plurality of interconnected capacitances
CN106872739A (zh) 电表、控制电表的切断元件的断开和/或闭合的方法
US20140049284A1 (en) Test device, semiconductor device and testing method thereof
WO2016033601A1 (en) Capacitor combination stress testing
US20190346500A1 (en) Structure and method for testing semiconductor device
US20090302859A1 (en) Method for testing a passive infrared sensor
Gunawardana et al. A Matlab Simulink model for a partial discharge measuring system
US9261547B2 (en) Electrostatic capacitance detection device
US11467204B2 (en) Testing an integrated capacitor
CN103367330A (zh) 功率半导体器件的测试结构及其制造方法
Rehder et al. Low frequency test for RF MEMS switches
JP2000269290A (ja) テスト構造およびそれを用いた評価方法
Fuchs et al. Voltage dependence and characterization of ceramic capacitors under electrical stress
US6856143B2 (en) System and method for measuring a capacitance of a conductor
Zimouche et al. A bist method for tsvs pre-bond test
KR102690177B1 (ko) Ai를 이용한 기판 검사 장치
US20220166422A1 (en) Smart Electronic Switch
CN207149531U (zh) 一种晶圆管芯通态压降的测量电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220331

Address after: North Carolina

Patentee after: QORVO US, Inc.

Address before: California, USA

Patentee before: CAVENDISH KINETICS, Inc.

TR01 Transfer of patent right