CN103367330A - 功率半导体器件的测试结构及其制造方法 - Google Patents

功率半导体器件的测试结构及其制造方法 Download PDF

Info

Publication number
CN103367330A
CN103367330A CN2013103306315A CN201310330631A CN103367330A CN 103367330 A CN103367330 A CN 103367330A CN 2013103306315 A CN2013103306315 A CN 2013103306315A CN 201310330631 A CN201310330631 A CN 201310330631A CN 103367330 A CN103367330 A CN 103367330A
Authority
CN
China
Prior art keywords
injection region
source electrode
power semiconductor
test structure
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013103306315A
Other languages
English (en)
Inventor
楼颖颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2013103306315A priority Critical patent/CN103367330A/zh
Publication of CN103367330A publication Critical patent/CN103367330A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种功率半导体器件的测试结构，用于监测体注入和源极注入后的功率半导体器件的性能，包括：半导体衬底；形成于所述半导体衬底中的沟槽；形成于所述半导体衬底上的体注入区；形成于所述体注入区内的多个源极注入区和多个接触孔；形成于所述接触孔上的金属层；其中，所述源极注入区与所述接触孔间隔设置。在本发明提供的功率半导体器件的测试结构及其制造方法中，多个源极注入区和多个接触孔间隔设置，作为接触电极的金属层通过接触孔与所述体注入区导通，能够模拟出实际的功率半导体器件的寄生效应，同时，通过源极注入区两侧的接触电极可以准确测量夹层电阻（Rpinch)以监测体注入和源极注入后的功率半导体器件的性能。

Description

功率半导体器件的测试结构及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种功率半导体器件的测试结构及其制造方法。
背景技术
在功率器件半导体的制造工艺过程中，一般先在半导体衬底上形成沟槽阵列，接着在沟槽阵列区域进行体注入形成体注入层，然后体注入层内进行源极注入形成源极注入层。体注入和源极注入中注入的能量和注入浓度，包括其后的热工艺过程等都会对功率半导体器件的性能产生极大的影响，体注入和源极注入以及其后的热工艺过程是形成沟道的关键工艺，因此，在制造过程中需要对体注入和源极注入以及热工艺过程的综合状况进行监测。
为了实现监控，一般需要在制造过程中形成用于模拟体注入和源极注入状况的功率半导体器件的测试结构。所述功率半导体器件的测试结构目前有2种：条状测试结构和桥状测试结构。如图1所示，条状测试结构中包含体注入区1、体注入区1内形成有源极注入区2和2个接触孔3，源极注入区2呈条状，2个接触孔3分别位于条状的源极注入区2的两端，接触孔3内填充有金属，接触孔3的上面形成金属层，金属层是所述测试结构的接触电极。如图2所示，桥状测试结构中同样包含体注入区4，体注入区4内形成有源极注入区5和4个接触孔6，源极注入区5为正方形，4个接触孔6分别位于所述正方形的4个角的旁边。接触孔6内填充有金属，接触孔的上面形成金属层，金属层是所述测试结构的接触电极。
请参考图3，其为现有技术的功率半导体器件的测试结构的截面图。如图3所示，无论是条状测试结构还是桥状测试结构，从截面上看都有2个接触孔9，2个接触孔9分别位于源极注入区8的两端，接触电极10通过接触孔9与体注入区7导通。在所述功率半导体器件的测试结构中，可测试的参数是体注入层和源极注入层之间的夹层电阻（Rpinch），夹层电阻（Rpinch）能够反映体注入和源极注入后的功率半导体器件的性能。测量夹层电阻（Rpinch）的过程如下：在接触电极10上注入电流（I），测量两个接触电极10上的电压（V1和V2），之后通过以下公式计算夹层电阻（Rpinch)：
Rpinch=(V2-V1)/(I*sqr.)；
其中，sqr.为夹层电阻的方块数。为了方便测量，通常通过接地的方式将其中一个接触电极10的电压调整为0。如图3所示，其中一个接触电极10接地，V1=0，只需要测量V2就可以得到夹层电阻（Rpinch)。
随着半导体制造技术的发展，半导体器件的集成度不断提高，单位面积中的半导体器件的数量不断增加。相对于功率半导体器件而言，其表征为沟槽阵列数的增加，沟槽的间距的不断缩小。当沟槽的间距从32微米较小到2.4微米并进一步收缩至1.2微米甚至更小时，相邻单元之间的寄生效应造成的影响是无法忽视的。然而，上述两种测试结构都没有考虑相邻单元之间的寄生效应，都无法模拟出真实的器件性能。
因此，如何解决现有的功率半导体器件的测试结构无法准确模拟体注入和源极注入后的功率半导体器件的性能成为当前亟需解决的技术问题。
发明内容
本发明的目的在于提供一种功率半导体器件的测试结构及其制造方法，以解决现有的功率半导体器件的测试结构不能准确模拟功率半导体器件体注入和源极注入后的性能的问题。
为解决上述技术问题，本发明提供一种功率半导体器件的测试结构，用于监测体注入和源极注入后的功率半导体器件的性能，所述功率半导体器件的测试结构包括：半导体衬底；形成于所述半导体衬底中的沟槽；形成于所述半导体衬底上的体注入区；形成于所述体注入区内的多个源极注入区和多个接触孔；形成于所述接触孔上的金属层；其中，所述源极注入区与所述接触孔间隔设置。
优选的，在所述的功率半导体器件的测试结构中，所述源极注入区与所述接触孔呈阵列排列。
优选的，在所述的功率半导体器件的测试结构中，所述沟槽的形状为回字形。
优选的，在所述的功率半导体器件的测试结构中，所述源极注入区与所述沟槽接触；
或所述源极注入区延伸出所述体注入区且延伸的宽度不超过沟槽宽度的一半。
优选的，在所述的功率半导体器件的测试结构中，还包括形成于所述沟槽内的栅氧化层和多晶硅层；
及形成于所述体注入区上面的介质层，所述介质层覆盖所述源极注入区。
本发明还提供了一种功率半导体器件的测试结构的制造方法，所述功率半导体器件的测试结构的制造方法包括：
提供一半导体衬底；
在所述半导体衬底中形成沟槽；
在所述半导体衬底上形成体注入区；
在所述体注入区上形成多个源极注入区和多个接触孔；
在所述接触孔内填充金属；
在填充金属后的接触孔的上面形成金属层；
其中，所述源极注入区与所述接触孔间隔设置。
优选的，在所述的功率半导体器件的测试结构的制造方法中，所述源极注入区与所述接触孔呈阵列排列。
优选的，在所述的功率半导体器件的测试结构的制造方法中，所述沟槽的形状为回字形。
优选的，在所述的功率半导体器件的测试结构的制造方法中，所述源极注入区与所述沟槽接触；
或所述源极注入区延伸出所述体注入区且延伸的宽度不超过沟槽宽度的一半。
优选的，在所述的功率半导体器件的测试结构的制造方法中，在形成体注入区之前，形成沟槽之后，还包括：在所述沟槽内依次形成栅氧化层和多晶硅层；
及在形成金属层之前，接触孔内填充金属之后，还包括：在所述体注入区上形成介质层，所述介质层覆盖所述源极注入区。
在本发明提供的功率半导体器件的测试结构及其制造方法中，多个源极注入区和多个接触孔间隔设置，作为接触电极的金属层通过接触孔与所述体注入区导通，相邻的源极注入区之间存在寄生效应，能够模拟出实际的功率半导体器件的寄生效应，同时，通过源极注入区两侧的接触电极可以准确测量夹层电阻（Rpinch)，可见，采用所述功率半导体器件的测试结构能够准确监测体注入和源极注入后的功率半导体器件的性能。
附图说明
图1是现有技术的功率半导体器件的测试结构中条状测试结构的结构示意图；
图2是现有技术的功率半导体器件的测试结构中桥状测试结构的结构示意图；
图3是现有技术的功率半导体器件的测试结构的截面图；
图4是本发明实施例的功率半导体器件的测试结构的结构示意图；
图5是本发明实施例的功率半导体器件的测试结构的截面图。
具体实施方式
以下结合附图和具体实施例对本发明提出的功率半导体器件的测试结构及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图4和图5，其为本发明实施例的功率半导体器件的测试结构的结构示意图。如图4和图5所示，所述功率半导体器件的测试结构，用于监测体注入和源极注入后的功率半导体器件的性能，所述功率半导体器件的测试结构包括：半导体衬底20；形成于所述半导体衬底20中的沟槽11；形成于所述半导体衬底20上的体注入区13；形成于所述体注入区13内的多个源极注入区14和多个接触孔15；形成于所述接触孔15上的金属层16；其中，所述源极注入区14与所述接触孔15间隔设置。
具体的，半导体衬底20通过刻蚀形成有回字形的沟槽11，沟槽11的内壁与外壁的间距为沟槽宽度。在沟槽11的内壁与外壁之间即在沟槽11内依次形成有栅氧化层和多晶硅层12，所述栅氧化层和多晶硅层12填满沟槽11。在回字形沟槽11的内壁包围的半导体衬底20上形成有体注入区13，体注入区13上形成有多个源极注入区14和多个接触孔15，多个源极注入区14与多个接触孔15间隔设置。接触孔15内填充有金属，所述金属采用的材料是钨、铝或铝铜。在接触孔15的上面形成有金属层16，在所述功率半导体器件的测试结构中金属层16作为接触电极，用于测量夹层电阻（Rpinch)。
请继续参考图5，如图5所示，所述功率半导体器件的测试结构还包括：形成于所述体注入区13上的介质层17，所述介质层17覆盖在所述源极注入区14的上面，所述介质层17采用非导电材料。
优选的，源极注入区14与沟槽11的内壁接触或延伸至沟槽11中，其延伸的宽度一般不超过沟槽11宽度的一半。如图4所示，源极注入区14延伸出体注入区13并与沟槽11接触，源极注入区14与沟槽11连接能够防止体注入区13表面的短路问题。
优选的，多个源极注入区14与多个接触孔15间隔设置并呈阵列排列。本实施例中，源极注入区14和接触孔15呈线形阵列。其中，源极注入区14与接触孔15间隔的距离以及相邻两个源极注入区14之间的距离，即阵列单元的间距根据功率半导体器件的实际结构进行设置，可以按照功率半导体器件中的沟槽阵列的结构和间距进行调整。如图4或图5所示，金属层16同样的与源极注入区14间隔设置并呈阵列排列，金属层16与源极注入区14间隔的距离与源极注入区14与接触孔15间隔的距离相同。
所述功率半导体器件的测试结构中源极注入区14呈阵列排列，相邻的阵列单元之间存在寄生效应。所述测试结构能够模拟实际的功率半导体器件的结构，因此，采用所述测试结构能够得到准确的夹层电阻（Rpinch)。
测量夹层电阻（Rpinch)时，先通过一个接触电极向体注入层和源极注入层注入电流，然后测量两个相邻的接触电极上的电压。如图5所示，在一个接触电极上注入电流（I），接着测量两个相邻的接触电极上的电压（V1和V2），之后通过以下公式计算夹层电阻（Rpinch)：
Rpinch=(V2-V1)/(I*sqr.)；
其中，sqr.为夹层电阻的方块数。为了方便测量，可以将所述两个相邻的接触电极中的其中一个接触电极接地，只需要测量另一个接触电极的电压。如图5所示，其中一个接触电极接地，与其相邻的接触电极上的电压是V2，只需要测量V2就可以得到夹层电阻（Rpinch)。
相应的，本实施例还提供了一种功率半导体器件的测试结构的制造方法。请继续参考图5，所述功率半导体器件的测试结构的制造方法包括：
提供一半导体衬底20；在所述半导体衬底20中形成沟槽11；在所述半导体衬底20上的形成体注入13区；在所述体注入区13上形成多个源极注入区14和多个接触孔15；在所述接触孔15内填充金属；在填充金属后的接触孔15的上面形成金属层16；其中，所述源极注入区14与所述接触孔15间隔设置。
具体的，首先，在半导体衬底20中刻蚀形成沟槽11，沟槽的形状为回字形，沟槽11的内壁与外壁的间距为沟槽宽度。接着，沟槽11的内壁与外壁之间即在沟槽11内依次形成栅氧化层和多晶硅层12，所述栅氧化层和多晶硅层12填满沟槽11。然后，在沟槽11的内壁包围的半导体衬底20上进行体注入工艺，形成有体注入区13。形成体注入区13之后，在对体注入区13进行源极注入形成多个源极注入区14。之后，在体注入区13的上面形成介质层17，刻蚀介质层17和体注入区13形成接触孔15。对接触孔进行金属填充，接触孔15内填充的金属材料可以是钨、铝或者铝铜。由此，在体注入区13上形成了有多个源极注入区14和多个接触孔15，多个源极注入区14与多个接触孔15间隔设置。最后，在接触孔的上面形成金属层16。如图5所示，介质层17覆盖在源极注入区14的上面，金属层16通过接触孔15与体注入区13导通。
优选的，多个源极注入区14与多个接触孔15间隔设置并呈阵列排列。本实施例中，源极注入区14和接触孔15呈线形阵列。如图4和图5所示，金属层16同样与源极注入区14间隔设置并呈阵列排列。
优选的，源极注入区14与沟槽11的内壁接触或延伸至沟槽11中，其延伸的宽度一般不超过沟槽宽度的一半。
综上，在本发明实施例提供的功率半导体器件的测试结构及其制造方法中，源极注入区和接触电极呈阵列排列，相邻的源极注入区之间的寄生效应能够模拟出实际的功率半导体器件的寄生效应，通过源极注入区两侧的接触电极可以准确测量夹层电阻（Rpinch)，因此，采用所述测试结构能够准确监测体注入和源极注入后的功率半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种功率半导体器件的测试结构，用于监测体注入和源极注入后的功率半导体器件的性能，其特征在于，包括：半导体衬底；形成于所述半导体衬底中的沟槽；形成于所述半导体衬底上的体注入区；形成于所述体注入区内的多个源极注入区和多个接触孔；形成于所述接触孔上的金属层；其中，所述源极注入区与所述接触孔间隔设置。
2.如权利要求1所述的功率半导体器件的测试结构，其特征在于，所述源极注入区与所述接触孔呈阵列排列。
3.如权利要求1所述的功率半导体器件的测试结构，其特征在于，所述沟槽的形状为回字形。
4.如权利要求1所述的功率半导体器件的测试结构，其特征在于，所述源极注入区与所述沟槽接触；
或所述源极注入区延伸出所述体注入区且延伸的宽度不超过沟槽宽度的一半。
5.如权利要求1所述的功率半导体器件的测试结构，其特征在于，还包括形成于所述沟槽内的栅氧化层和多晶硅层；
及形成于所述体注入区上的介质层，所述介质层覆盖所述源极注入区。
6.一种功率半导体器件的测试结构的制造方法，其特征在于，包括以下步骤：
提供一半导体衬底；
在所述半导体衬底中形成沟槽；
在所述半导体衬底上形成体注入区；
在所述体注入区上形成多个源极注入区和多个接触孔；
在所述接触孔内填充金属；
在填充金属后的接触孔的上面形成金属层；
其中，所述源极注入区与所述接触孔间隔设置。
7.如权利要求6所述的功率半导体器件的测试结构的制造方法，其特征在于，所述源极注入区与所述接触孔呈阵列排列。
8.如权利要求6所述的功率半导体器件的测试结构的制造方法，其特征在于，所述沟槽的形状为回字形。
9.如权利要求6所述的功率半导体器件的测试结构的制造方法，其特征在于，所述源极注入区与所述沟槽接触；
或所述源极注入区延伸出所述体注入区且延伸的宽度不超过沟槽宽度的一半。
10.如权利要求6所述的功率半导体器件的测试结构的制造方法，其特征在于，在形成体注入区之前，形成沟槽之后，还包括：在所述沟槽内依次形成栅氧化层和多晶硅层；
及在形成金属层之前，接触孔内填充金属之后，还包括：在所述体注入区上形成介质层，所述介质层覆盖所述源极注入区。
CN2013103306315A 2013-07-31 2013-07-31 功率半导体器件的测试结构及其制造方法 Pending CN103367330A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013103306315A CN103367330A (zh) 2013-07-31 2013-07-31 功率半导体器件的测试结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013103306315A CN103367330A (zh) 2013-07-31 2013-07-31 功率半导体器件的测试结构及其制造方法

Publications (1)

Publication Number Publication Date
CN103367330A true CN103367330A (zh) 2013-10-23

Family

ID=49368357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013103306315A Pending CN103367330A (zh) 2013-07-31 2013-07-31 功率半导体器件的测试结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103367330A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835803A (zh) * 2014-02-11 2015-08-12 北大方正集团有限公司 集成电路板、集成电路金属层的测试装置及方法
CN106098674A (zh) * 2016-08-16 2016-11-09 上海华虹宏力半导体制造有限公司 Rfldmos的钨下沉层的电阻测试结构和方法
CN109300799A (zh) * 2018-11-19 2019-02-01 北京燕东微电子科技有限公司 半导体结构、测试系统、测试方法及半导体结构的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080085569A1 (en) * 2006-09-12 2008-04-10 Qingfeng Wang Method of using electrical test structure for semiconductor trench depth monitor
CN101211981A (zh) * 2007-12-22 2008-07-02 苏州硅能半导体科技股份有限公司 一种深沟槽大功率mos器件及其制造方法
CN101261992A (zh) * 2008-04-11 2008-09-10 苏州硅能半导体科技股份有限公司 一种功率沟槽式mos场效应管及其制造方法
CN101556955A (zh) * 2008-04-10 2009-10-14 万国半导体股份有限公司 测量高密度沟槽mosfet阵列的体区夹紧电阻的结构
CN102945841A (zh) * 2012-11-22 2013-02-27 上海集成电路研发中心有限公司 Mos晶体管有效沟道长度测试结构及测试方法
CN102945843A (zh) * 2012-11-30 2013-02-27 上海宏力半导体制造有限公司 检测结构和电阻测量方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080085569A1 (en) * 2006-09-12 2008-04-10 Qingfeng Wang Method of using electrical test structure for semiconductor trench depth monitor
CN101211981A (zh) * 2007-12-22 2008-07-02 苏州硅能半导体科技股份有限公司 一种深沟槽大功率mos器件及其制造方法
CN101556955A (zh) * 2008-04-10 2009-10-14 万国半导体股份有限公司 测量高密度沟槽mosfet阵列的体区夹紧电阻的结构
CN101261992A (zh) * 2008-04-11 2008-09-10 苏州硅能半导体科技股份有限公司 一种功率沟槽式mos场效应管及其制造方法
CN102945841A (zh) * 2012-11-22 2013-02-27 上海集成电路研发中心有限公司 Mos晶体管有效沟道长度测试结构及测试方法
CN102945843A (zh) * 2012-11-30 2013-02-27 上海宏力半导体制造有限公司 检测结构和电阻测量方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835803A (zh) * 2014-02-11 2015-08-12 北大方正集团有限公司 集成电路板、集成电路金属层的测试装置及方法
CN104835803B (zh) * 2014-02-11 2017-07-14 北大方正集团有限公司 集成电路板、集成电路金属层的测试装置及方法
CN106098674A (zh) * 2016-08-16 2016-11-09 上海华虹宏力半导体制造有限公司 Rfldmos的钨下沉层的电阻测试结构和方法
CN106098674B (zh) * 2016-08-16 2018-06-19 上海华虹宏力半导体制造有限公司 Rfldmos的钨下沉层的电阻测试结构和方法
CN109300799A (zh) * 2018-11-19 2019-02-01 北京燕东微电子科技有限公司 半导体结构、测试系统、测试方法及半导体结构的制作方法
CN109300799B (zh) * 2018-11-19 2024-02-02 北京燕东微电子科技有限公司 半导体结构、测试系统、测试方法及半导体结构的制作方法

Similar Documents

Publication Publication Date Title
CN105336728B (zh) 测试结构、测试结构的制作方法及测试方法
CN103941172B (zh) 半导体测试装置及测试方法
CN102473724B (zh) 晶体管功率开关器件及测量其特性的方法
CN105223420B (zh) 用于测量接触电阻的tft及接触电阻的测量方法
CN102522386B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
US8866507B2 (en) Method for testing trap density of gate dielectric layer in semiconductor device having no substrate contact
CN102157411B (zh) Mosfet器件电学特性变化测量方法
CN103367330A (zh) 功率半导体器件的测试结构及其制造方法
CN103852702A (zh) 确定半导体鳍中的载流子浓度的方法
CN103367193A (zh) 栅氧化层陷阱密度及位置的测试方法及装置
CN104658940A (zh) 一种鳍式场效晶体管电学特性的测量结构
US10816589B2 (en) Structure and method for testing semiconductor device
CN102820241A (zh) 氧化物介质层经时绝缘击穿可靠性测试方法
CN102543957B (zh) Soi体接触mos晶体管的测试结构及测试方法
CN109309079A (zh) 半导体测试结构、制造方法及方块电阻测量方法
CN103887283A (zh) 多晶硅残留监测结构
CN101770965A (zh) 接触孔与栅极之间电容的测试结构与测试方法
CN102645586B (zh) 玻璃基板、过孔电阻测量方法和金属线电阻的测量方法
CN104280443B (zh) 一种高灵敏度的OTFT pH传感器的制作及pH检测
CN101197300A (zh) 集成电路生产过程中ppid的监控方法
CN102386182B (zh) 在分立的功率mos场效应管集成传感场效应管的器件及方法
CN103258813A (zh) 部分耗尽soi mosfet的测试结构及其形成方法
CN103426866B (zh) 围栏间隔的设计规则测试电路
WO2022142372A1 (zh) 一种浮置源极接触刻蚀工艺的测试结构以及监控方法
CN109300878A (zh) 界面缺陷表征结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140509

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140509

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131023