CN105336728B - 测试结构、测试结构的制作方法及测试方法 - Google Patents
测试结构、测试结构的制作方法及测试方法 Download PDFInfo
- Publication number
- CN105336728B CN105336728B CN201410328202.9A CN201410328202A CN105336728B CN 105336728 B CN105336728 B CN 105336728B CN 201410328202 A CN201410328202 A CN 201410328202A CN 105336728 B CN105336728 B CN 105336728B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- contact hole
- gate structure
- test
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种测试结构、测试结构的制作方法及测试方法。该测试结构包括栅极结构,还包括:至少两组接触孔结构单元,设置于栅极结构的一侧的有源区上,每组接触孔结构单元包括至少一个接触孔结构;以及至少量组金属层,与接触孔结构单元一一对应地设置于每组接触孔结构单元的表面上。在该测试结构中,通过将任意两组接触孔结构单元上的金属层作为电阻测试时的探针接触点以获得测试结构中源漏电阻,从而减小了因测试结构中没有形成栅极结构引起的测试结构和真实器件之间的结构差异,进而减少测试结构中源漏电阻和真实器件中源漏电阻之间的差异,提高了测试结构中源漏电阻的测量值的准确性。
Description
技术领域
本申请涉及半导体集成电路的技术领域,具体而言,涉及一种测试结构、测试结构的制作方法及测试方法。
背景技术
在半导体器件的制作过程中,需要精确控制器件区中晶体管(真实晶体管)的源漏电阻(源极区电阻Rs或漏极区电阻Rd),以使得真实晶体管的性能(例如饱和电流)达到设计要求。目前,通过精确控制源漏注入以及形成金属硅化物(例如NiSi)的工艺条件,可以准确地控制所形成真实晶体管中源漏电阻。在完成上述半导体器件的制作之后,需要测量真实晶体管中的源漏电阻,并将源漏电阻的测量值与源漏电阻的设计值进行对比,以通过调控源漏注入以及形成金属硅化物的工艺条件,使得后续制作得到的真实晶体管中源漏电阻值更接近源漏电阻的设计值。
目前,最常用的测量真实晶体管中源漏电阻的方法为:在上述半导体器件的制作过程中,在上述器件区以外的位置形成包括有源区且不包含栅极的测试结构,并将采用测试结构所获得电阻测量值作为真实晶体管中源漏电阻。图1示出了现有测试晶体管的结构示意图。如图1所示,现有测试晶体管包括有源区10′、设置于有源区10′上的两组接触孔结构30′以及设置于各组接触孔结构30′的金属层40′,其中每组接触孔结构30′至少包括一个接触孔结构,有源区10′包括源漏注入区以及设置于源漏注入区上的金属硅化物(图1中未示出)。测试上述测试晶体管中源漏电阻的过程为:将测试机的两个探针分别单独置于两组接触孔结构上的金属层,然后输出测量值以获得测试晶体管中源漏电阻。
上述测量晶体管中没有形成栅极结构(包括栅极以及侧壁层等),使得所形成测量晶体管的结构会与真实晶体管的结构有很大差异,进而使得测试晶体管中源漏电阻和真实晶体管中源漏电阻产生较大差异。再例如,在通过源漏注入形成源漏注入区的过程中,由于没有栅极结构的阻挡,所形成测量晶体管中注入离子浓度大于真实晶体管中注入离子浓度,进而使得所形成测量晶体管中源漏注入区的电阻小于真实晶体管中源漏注入区的电阻。再例如,在形成金属硅化物的过程中,由于没有栅极结构的阻挡,所形成测量晶体管中金属硅化物的厚度大于真实晶体管中金属硅化物的厚度,进而使得所形成测量晶体管中金属硅化物的电阻大于真实晶体管中金属硅化物的电阻。
随着半导体器件的特征尺寸越来越小,栅极结构之间的距离也越来越小,导致测量晶体管与真实晶体管的结构差异越来越大,测试晶体管中源漏电阻和真实晶体管中源漏电阻的差异也越来越大。特别是对于制程在45nm以下的半导体器件,测试晶体管和真实晶体管的结构差异已经严重影响采用测试晶体管所获得源漏电阻值的可靠性。本领域的技术人员还尝试通过计算获得真实晶体管中源漏电阻,即从真实器件的电学性能参数(如传输特性曲线、开启电压及饱和电流等)中获得电阻值,该电阻值包括源漏电阻、导电沟道电阻以及接触电阻,因此需要将源漏电阻从计算获得的电阻值分离出来。然而,通常情况下很难将沟道电阻和源漏电阻准确地分离开来,使得计算获得的源漏电阻与真实晶体管中源漏电阻有较大差异。尤其在45nm等以下节点的先进技术中,这种沟道电阻和源漏电阻的分离更加困难和不准确,使得计算获得的源漏电阻与真实晶体管中源漏电阻之间的差异更大。因此,目前迫切需要寻找一种既简单又能准确地测量出真实晶体管中源漏电阻的方法。
发明内容
本申请旨在提供一种测试结构、测试结构的制作方法及测试方法,以提高源漏电阻的测量值的准确性。
为了实现上述目的,本申请提供了一种测试结构,包括有源区以及设置于有源区上的栅极结构,该测试结构还包括:至少两组接触孔结构单元,设置于栅极结构的一侧的有源区上,每组接触孔结构单元包括至少一个接触孔结构;以及至少两组金属层,与接触孔结构单元一一对应地设置于每组接触孔结构单元的表面上。
进一步地,上述测试结构中,各金属层沿栅极结构的延伸方向,和/或沿远离栅极结构的方向依次设置。
进一步地,上述测试结构中,金属层为长方体,且金属层的高度方向垂直于有源区的表面,金属层的宽度方向和长度方向所形成的平面平行于有源区的表面。
进一步地,上述测试结构中,各金属层的长度方向垂直于或平行于栅极结构。
进一步地,上述测试结构中,每组接触孔结构单元中接触孔结构设置于相应的金属层的两侧或中间。
进一步地,上述测试结构中,每组接触孔结构单元包括多个接触孔结构,且各接触孔结构沿金属层依次等距离设置。
进一步地,上述测试结构中,各金属层沿栅极结构的延伸方向依次设置,且各金属层的长度方向垂直于栅极结构时,各组接触孔结构单元中接触孔结构,设置于相应的金属层远离栅极结构的一侧;或设置于相应的金属层靠近栅极结构的一侧;或交替设置于相应的金属层远离栅极结构的一侧和金属层靠近栅极结构的一侧。
进一步地,上述测试结构中,各金属层的长度等于设置有金属层一侧的有源区在垂直于栅极结构方向的长度。
进一步地,上述测试结构中,各金属层沿远离栅极结构的方向上依次设置,且各金属层的长度方向平行于栅极结构时,各组接触孔结构单元中接触孔结构,设置于相应的金属层沿栅极结构的延伸方向的第一侧或第二侧;或交替设置于相应的金属层沿栅极结构的延伸方向的第一侧与金属层沿栅极结构的延伸方向的第二侧。
进一步地,上述测试结构中,各金属层的长度等于设置有金属层一侧的有源区在沿栅极结构的延伸方向上的宽度。
进一步地,上述测试结构中,各上述金属层沿栅极结构的延伸方向和沿远离栅极结构的方向依次设置,各金属层的宽度和长度相等,且每组接触孔结构单元中接触孔结构设置于相应的金属层的中间。
本申请还提供了一种测试结构的制作方法,该制作方法包括:在有源区上制作栅极结构;在栅极结构的两侧的有源区中形成源漏极;在栅极结构的一侧的有源区上形成至少两组接触孔结构单元,每组接触孔结构单元包括至少一个接触孔结构;在每组接触孔结构单元的表面上形成金属层。
进一步地,上述制作方法中,形成接触孔结构单元的步骤包括:在栅极结构的一侧的有源区上形成介质材料层;刻蚀介质材料层至暴露出有源区的表面,以在介质材料层中形成接触孔;在接触孔中填充金属材料,形成接触孔结构单元。
进一步地,上述制作方法中,形成金属层的步骤包括:形成覆盖介质材料层和接触孔结构单元的金属预备层;刻蚀金属预备层,形成金属层。
进一步地,上述制作方法中,形成栅极结构和源漏极的步骤包括:在有源区上形成栅极;在栅极的两侧侧壁上形成侧壁层,以形成栅极结构;对位于栅极的两侧的有源区进行离子注入以形成源极注入区和漏极注入区;在源极注入区和漏极注入区的表面上形成金属硅化物层以形成源漏极。
本申请还提供了一种测试方法,采用测试机测试本申请上述测试结构的源漏电阻,该测试方法包括:步骤S1、将测试机的两个探针分别单独置于任意两组接触孔结构单元上的金属层上;步骤S2、输出测量值。
进一步地,上述测试方法中,重复步骤S1和S2,并将测量值的平均值或者仿真模拟计算值作为测试结构的源漏电阻。
进一步地,上述测试方法中,重复步骤S1和S22~10次。
应用本申请的技术方案,通过形成具有设置于栅极结构的一侧的有源区上的至少两组接触孔结构单元,以及设置于每组接触孔结构单元的表面上金属层的测试结构,并将任意两组接触孔结构单元上的金属层作为电阻测试时的探针接触点以获得测试结构中源漏电阻,从而减小了因测试结构中没有形成栅极结构引起的测试结构和真实器件之间的结构差异,进而减少测试结构中源漏电阻和真实器件中源漏电阻之间的差异,提高了测试结构中源漏电阻的测量值的准确性。同时,该方法不需要通过计算获得真实器件中包括源漏电阻、导电沟道电阻以及接触电阻的电阻值,进而不需要将源漏电阻从计算获得的电阻值分离出来,避免了将源漏电阻与导电沟道电阻、接触电阻的分离产生的误差,进而进一步提高了测试结构中源漏电阻的测量值的准确性。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有测试晶体管的剖面结构示意图;
图2示出了本申请实施方式所提供的测试结构中,各金属层沿栅极结构的延伸方向依次设置,各金属层的长度方向垂直于栅极结构,且各组接触孔结构单元中接触孔结构设置于相应的金属层远离栅极结构的一侧时基体的剖面结构示意图;
图3示出了本申请实施方式所提供的测试结构中,各金属层沿栅极结构的延伸方向依次设置,各金属层的长度方向垂直于栅极结构,且各组接触孔结构单元中接触孔结构设置于金属层靠近栅极结构的一侧时基体的剖面结构示意图;
图4示出了本申请实施方式所提供的测试结构中,各金属层沿栅极结构的延伸方向依次设置,各金属层的长度方向垂直于栅极结构,且各组接触孔结构单元中接触孔结构交替设置于金属层远离栅极结构的一侧和金属层靠近栅极结构的一侧时基体的剖面结构示意图;
图5示出了本申请实施方式所提供的测试结构中,各金属层沿栅极结构的延伸方向依次设置,各金属层的长度方向平行于栅极结构,且接触孔结构单元中接触孔结构设置于相应的金属层的中间时基体的剖面结构示意图;
图6示出了本申请实施方式所提供的测试结构中,各金属层沿远离栅极结构的方向上依次设置,各金属层的长度方向平行于栅极结构,且每组接触孔结构单元中接触孔结构设置于金属层沿栅极结构的延伸方向的第一侧时基体的剖面结构示意图;
图7示出了本申请实施方式所提供的测试结构中,各金属层沿远离栅极结构的方向上依次设置,各金属层的长度方向平行于栅极结构,且每组接触孔结构单元中接触孔结构交替设置于金属层沿栅极结构的延伸方向的第一侧与金属层沿栅极结构的延伸方向的第二侧时基体的剖面结构示意图;
图8示出了本申请实施方式所提供的测试结构中,各金属层沿栅极结构的延伸方向和沿远离栅极结构的方向依次设置,各金属层的宽度和长度相等,且每组接触孔结构单元中接触孔结构设置于相应的金属层的中间时基体的剖面结构示意图;
图9示出了本申请实施方式所提供的测试结构的制作方法的流程示意图;
图10示出了本申请实施方式所提供的测试结构的制作方法中,在有源区上形成栅极,并在栅极的两侧侧壁上形成侧壁层以形成栅极结构后的基体的剖面结构示意图;
图11示出了对位于图10所示的栅极的两侧的有源区进行离子注入以形成源极注入区和漏极注入区后的基体的剖面结构示意图;
图12示出了在图11所示的源极注入区和漏极注入区的表面上形成金属硅化物层以形成源漏极后的基体的剖面结构示意图;以及
图13示出了本申请实施方式所提供的测试方法的流程示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,现有测试结构中源漏电阻和真实器件中源漏电阻之间具有较大差异。本申请的发明人针对上述问题进行研究,提出了一种测试结构。如图2至7所示,该测试结构包括有源区10、栅极结构20、至少两组接触孔结构单元30和至少金属层40。其中,栅极结构20设置于有源区10上,接触孔结构单元30设置于栅极结构20的一侧的有源区10上,且每组接触孔结构单元30包括至少一个接触孔结构,金属层40与接触孔结构单元一一对应地设置于每组接触孔结构单元30的表面上。需要注意的是,上述测试结构中,既可以不在栅极结构20的另一侧的有源区10设置任何接触孔结构单元30和金属层40,也可以在栅极结构20的另一侧的有源区10设置一组或多组接触孔结构单元30以及相应的金属层40。
上述测试结构中,通过形成具有设置于栅极结构20的一侧的有源区10上的至少两组接触孔结构单元30,以及设置于每组接触孔结构单元30的表面上金属层40的测试结构,并将任意两组接触孔结构单元30上的金属层40作为电阻测试时的探针接触点以获得测试结构中源漏电阻,从而减小了因测试结构中没有形成栅极结构20引起的测试结构和真实器件之间的结构差异,进而减少测试结构中源漏电阻和真实器件中源漏电阻之间的差异,提高了测试结构中源漏电阻的测量值的准确性。同时,该方法不需要通过计算获得真实器件中包括源漏电阻、导电沟道电阻以及接触电阻的电阻值,进而不需要将源漏电阻从计算获得的电阻值分离出来,避免了将源漏电阻与导电沟道电阻、接触电阻的分离产生的误差,进而进一步提高了测试结构中源漏电阻的测量值的准确性。
上述金属层40可以设置在栅极结构20的一侧的有源区10的任意位置上,且大小形状任意。为了优化所形成测试结构的结构以及便于制作上述测试结构,在一种优选的实施方式中,各上述金属层40沿栅极结构20的延伸方向,和/或沿远离栅极结构20的方向依次设置。其中,上述有源区10是指衬底上形成测试结构的区域。
上述金属层40的形状可以根据实际工艺需求设定,一种优选的实施方式中,上述金属层40为长方体,且金属层40的高度方向垂直于有源区10的表面,金属层40的宽度方向和长度方向所形成的平面平行于有源区10的表面。此时,上述金属层40的宽度方向和长度方向可以在金属层40的宽度方向和长度方向所形成的平面上任意设置。为了优化所形成测试结构的结构以及便于制作上述测试结构,优选地,各金属层40的长度方向垂直于或平行于栅极结构20。
每组上述接触孔结构单元30中的接触孔结构可以设置在栅极结构20的一侧的有源区10的任意位置上。为了优化所形成测试结构的结构以及便于制作上述测试结构,在一种优选的实施方式中,每组接触孔结构单元30中接触孔结构设置于相应的金属层40的两侧或中间。在另一种优选的实施方式中,每组接触孔结构单元30包括多个接触孔结构,且各接触孔结构沿金属层40依次等距离设置。
下面将更详细地描述本申请提供的上述测试结构的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
在一种优选的实施方式中,各上述金属层40沿栅极结构20的延伸方向依次设置,且各金属层40的长度方向垂直于栅极结构20。此时,各组接触孔结构单元30中接触孔结构设置于相应的金属层40远离栅极结构20的一侧,其结构如图2所示;或设置于金属层40靠近栅极结构20的一侧,其结构如图3所示;或交替设置于金属层40远离栅极结构20的一侧和金属层40靠近栅极结构20的一侧,其结构如图4所示。各上述金属层40的长度可以根据实际工艺需求进行设定,优选地,各金属层40的长度等于设置有金属层40一侧的有源区10在垂直于栅极结构20方向的长度。需要注意的是,图2至图3仅示出了每组接触孔结构单元30中包括一个接触孔结构的情况,但此优选实施方式中每组接触孔结构单元30中并不仅限于包括一个接触孔结构的情况。
在另一种优选的实施方式中,各金属层40沿栅极结构20的延伸方向依次设置,各金属层40的长度方向平行于栅极结构20时,且各述接触孔结构单元30中接触孔结构设置于相应的金属层40的两侧或中间,其结构如图5所示。需要注意的是,图5仅示出了每组接触孔结构单元30中包括一个接触孔结构的情况,但此优选实施方式中每组接触孔结构单元30中并不仅限于包括一个接触孔结构的情况。
在另一种优选的实施方式中,各金属层40沿远离栅极结构20的方向上依次设置,且各金属层40的长度方向平行于栅极结构20。此时,每组接触孔结构单元30中接触孔结构设置于金属层40沿栅极结构20的延伸方向的第一侧或第二侧,其结构如图6所示;或交替设置于金属层40沿栅极结构20的延伸方向的第一侧与金属层40沿栅极结构20的延伸方向的第二侧,其结构如图7所示。各上述金属层40的长度可以根据实际工艺需求进行设定,优选地,各金属层40的长度等于设置有金属层40一侧的有源区10在沿栅极结构20的延伸方向上的宽度。需要注意的是,图6和图7仅示出了每组接触孔结构单元30中包括一个接触孔结构的情况,但此优选实施方式中每组接触孔结构单元30中并不仅限于包括一个接触孔结构的情况。
在又一种优选的实施方式中,各上述金属层40沿栅极结构20的延伸方向和沿远离栅极结构20的方向依次设置,各金属层40的宽度和长度相等,且每组接触孔结构单元30中接触孔结构设置于相应的金属层40的中间,其结构如图8所示。需要注意的是,图8仅示出了每组接触孔结构单元30中包括一个接触孔结构的情况,但此优选实施方式中每组接触孔结构单元30中并不仅限于包括一个接触孔结构的情况。
上述测试结构的制作方法有很多种,作为一种优选实施方式,本申请还提供了一种测试结构的制作方法。如图9所示,该制作方法包括:在有源区上制作栅极结构;在栅极结构的两侧的有源区中形成源漏极;在栅极结构的一侧的有源区上形成至少两组接触孔结构单元,每组接触孔结构单元包括至少一个接触孔结构;在每组接触孔结构单元的表面上形成金属层。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图10至图12示出了本申请提供的半导体器件的制作方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图10至图12,进一步说明本申请所提供的半导体器件的制作方法。
首先,在有源区上制作栅极结构20,并在栅极结构20的两侧的有源区中形成源漏极,进而形成如图10所示的基体结构。在一种优选的实施方式中,形成上述栅极结构20和源漏极的步骤包括:在有源区上形成栅极;在栅极的两侧侧壁上形成侧壁层,以形成栅极结构20;对位于栅极的两侧的有源区进行离子注入以形成源漏注入区;在源漏注入区的表面上形成金属硅化物层以形成源漏极(图10未示出)。
上述栅极的材料可以为多晶硅、铜或铝等,形成上述栅极的工艺可以为化学气相沉积或溅射等。上述侧壁层可以为本领域中常见的介质材料,例如二氧化硅或氮化硅等,形成上述栅极的工艺可以为化学气相沉积或溅射等。上述金属硅化物层可以为硅化钨、硅化钴或硅化镍等,形成上述金属硅化物的步骤包括:通过化学气相沉积、溅射或电镀等在源漏注入区的表面沉积金属,以及对上述金属和源漏注入区进行加热以使其反应形成金属硅化物。上述工艺为本领域现有技术,在此不再赘述。
在形成上述源漏注入区的步骤中,离子注入的工艺参数可以根据现有技术进行设定。可选地,在形成上述源漏注入区之前,还可以对位于栅极的两侧的有源区进行轻掺杂离子注入,以在栅极的两侧的有源区中形成轻掺杂区。
完成在有源区上制作栅极结构20,并在栅极结构20的两侧的有源区中形成源漏极的步骤之后,在栅极结构20的一侧的有源区上形成至少两组接触孔结构单元30,每组接触孔结构单元30包括至少一个接触孔结构,进而形成如图11所示的基体结构。。在一种优选的实施方式中,形成上述接触孔结构单元30的步骤包括:在栅极结构20的一侧的有源区上形成介质层;刻蚀介质层至暴露出有源区的表面,以在介质层中形成接触孔;在接触孔中填充金属材料,形成接触孔结构单元30。
需要注意的是,在形成上述接触孔结构单元30的步骤中,既可以不在栅极结构20的另一侧的有源区形成任何接触孔结构单元30和金属层40,也可以在栅极结构20的另一侧的有源区形成一组或多组接触孔结构单元30以及相应的金属层40。
上述介质层可以为本领域中常见的介质材料,例如二氧化硅或氮化硅等,形成上述介质层的工艺可以为化学气相沉积或溅射等。刻蚀上述介质层的工艺可以为干法刻蚀,更优选为等离子刻蚀。上述金属材料可以为铜或铝等,形成上述金属材料的工艺可以为化学气相沉积、溅射或电镀等。上述工艺为本领域现有技术,在此不再赘述。
完成在栅极结构20的一侧的有源区上形成至少两组接触孔结构单元30,每组接触孔结构单元30包括至少一个接触孔结构,在源极注入区和漏极注入区的表面上形成金属硅化物层以形成源漏极,进而形成如图12所示的基体结构。在一种优选的实施方式中,形成上述金属层40的步骤包括:形成覆盖介质层和接触孔结构单元30的金属预备层;刻蚀金属预备层,形成金属层40。
金属预备层可以为铜或铝等,形成上述金属预备层的工艺可以为化学气相沉积、溅射或电镀等。刻蚀上述金属预备层的工艺可以为干法刻蚀,更优选为等离子刻蚀。上述工艺为本领域现有技术,在此不再赘述。
本申请还提供了一种测试方法,采用测试机测试本申请提供的测试结构的源漏电阻。如图13所示,该测试方法包括:步骤S1、将测试机的两个探针分别单独置于任意两组接触孔结构单元上的金属层上;步骤S2、输出测量值。该测试方法通过将测试机的两个探针分别单独置于任意两组接触孔结构单元上的金属层上以获得测试结构中源漏电阻,从而减少测试结构中源漏电阻和真实器件中源漏电阻之间的差异,提高了测试结构中源漏电阻的测量值的准确性。
为了提高源漏电阻的测量值的准确性,在一种优选的实施方式中,重复步骤S1和S2,并将测量值的平均值作为测试结构的源漏电阻。更优选地,重复步骤S1和S22~10次。需要注意的是,在每次步骤S1和S2中,可以测量不同的两组接触孔结构单元,以进一步提高源漏电阻的测量值的准确性。
需要注意的是,在上述测试方法中,当栅极结构的另一侧的有源区设置有两组或两组以上接触孔结构单元以及相应的金属层时,也可以将测试机的两个探针分别单独置于栅极结构的另一侧的有源区中任意两组接触孔结构单元上的金属层上。同时,本领域的技术人员还可以对本申请提供的测试结构进行仿真模拟计算,以计算获得该测试结构中源漏电阻。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
(1)通过形成具有设置于栅极结构的一侧的有源区上的至少两组接触孔结构单元,以及设置于每组接触孔结构单元的表面上金属层的测试结构,并将任意两组接触孔结构单元上的金属层作为电阻测试时的探针接触点以获得测试结构中源漏电阻,从而减小了因测试结构中没有形成栅极结构引起的测试结构和真实器件之间的结构差异,进而减少测试结构中源漏电阻和真实器件中源漏电阻之间的差异,提高了测试结构中源漏电阻的测量值的准确性。
(2)该方法不需要通过计算获得真实器件中包括源漏电阻、导电沟道电阻以及接触电阻的电阻值,进而不需要将源漏电阻从计算获得的电阻值分离出来,避免了将源漏电阻与导电沟道电阻、接触电阻的分离产生的误差,进而进一步提高了测试结构中源漏电阻的测量值的准确性。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (11)
1.一种测试结构,包括有源区以及设置于所述有源区上的栅极结构,其特征在于,所述测试结构还包括:
至少两组接触孔结构单元,设置于所述栅极结构的第一侧的有源区上,每组所述接触孔结构单元包括至少一个接触孔结构;以及
至少两层金属层,与所述接触孔结构单元一一对应地设置于每组所述接触孔结构单元的表面上;
各所述金属层沿所述栅极结构的延伸方向依次设置,且各所述金属层的长度方向垂直于所述栅极结构时,各组所述接触孔结构单元中接触孔结构,
设置于相应的所述金属层远离所述栅极结构的一侧;或
设置于相应的所述金属层靠近所述栅极结构的一侧;或
交替设置于相应的所述金属层远离所述栅极结构的一侧和所述金属层靠近所述栅极结构的一侧;
或者
各所述金属层沿所述栅极结构的延伸方向依次设置,且各所述金属层的长度方向平行于所述栅极结构时,各组所述接触孔结构单元中接触孔结构设置于相应的所述金属层的两侧或中间;
或者
各所述金属层沿远离所述栅极结构的方向上依次设置,且各所述金属层的长度方向平行于所述栅极结构时,各组所述接触孔结构单元中接触孔结构,
设置于相应的所述金属层沿所述栅极结构的延伸方向的第一侧或第二侧;或
交替设置于相应的所述金属层沿所述栅极结构的延伸方向的第一侧和所述金属层沿栅极结构的延伸方向的第二侧;
或者
各上述金属层沿栅极结构的延伸方向和沿远离栅极结构的方向依次设置,各金属层的宽度和长度相等,且每组接触孔结构单元中接触孔结构设置于相应的金属层的中间。
2.根据权利要求1中所述的测试结构,其特征在于,每组所述接触孔结构单元包括多个接触孔结构,且各接触孔结构沿所述金属层依次等距离设置。
3.根据权利要求1所述的测试结构,其特征在于,当各所述金属层沿所述栅极结构的延伸方向依次设置,且各所述金属层的长度方向垂直于所述栅极结构时,各组所述接触孔结构单元中接触孔结构,设置于相应的所述金属层远离所述栅极结构的一侧;或设置于相应的所述金属层靠近所述栅极结构的一侧;或交替设置于相应的所述金属层远离所述栅极结构的一侧和所述金属层靠近所述栅极结构的一侧;且各所述金属层的长度等于设置有金属层一侧的有源区在垂直于栅极结构方向的长度。
4.根据权利要求1所述的测试结构,其特征在于,当各所述金属层沿远离所述栅极结构的方向上依次设置,且各所述金属层的长度方向平行于所述栅极结构时,各组所述接触孔结构单元中接触孔结构,设置于相应的所述金属层沿所述栅极结构的延伸方向的第一侧或第二侧;或交替设置于相应的所述金属层沿所述栅极结构的延伸方向的第一侧和所述金属层沿栅极结构的延伸方向的第二侧;且各所述金属层的长度等于设置有金属层一侧的有源区在沿栅极结构的延伸方向上的宽度。
5.一种权利要求1至4中任一项所述的测试结构的制作方法,其特征在于,所述制作方法包括:
在有源区上制作栅极结构;
在所述栅极结构的两侧的有源区中形成源漏极;
在所述栅极结构的一侧的有源区上形成至少两组接触孔结构单元,每组所述接触孔结构单元包括至少一个接触孔结构;
在每组所述接触孔结构单元的表面上形成金属层。
6.根据权利要求5所述的制作方法,其特征在于,形成所述接触孔结构单元的步骤包括:
在所述栅极结构的一侧的有源区上形成介质层;
刻蚀所述介质层至暴露出所述有源区的表面,以在所述介质层中形成接触孔;
在所述接触孔中填充金属材料,形成所述接触孔结构单元。
7.根据权利要求6所述的制作方法,其特征在于,形成所述金属层的步骤包括:
形成覆盖所述介质层和所述接触孔结构单元的金属预备层;
刻蚀所述金属预备层,形成所述金属层。
8.根据权利要求5至7中任一项所述的制作方法,其特征在于,形成所述栅极结构和所述源漏极的步骤包括:
在有源区上形成栅极;
在所述栅极的两侧侧壁上形成侧壁层,以形成所述栅极结构;
对位于所述栅极的两侧的有源区进行离子注入以形成源漏注入区;
在所述源漏注入区的表面上形成金属硅化物层以形成所述源漏极。
9.一种测试方法,采用测试机测试权利要求1至4中任一项所述的测试结构的源漏电阻,其特征在于,所述测试方法包括:
步骤S1、将测试机的两个探针分别单独置于任意两组所述接触孔结构单元上的金属层上;
步骤S2、输出测量值。
10.根据权利要求9所述的测试方法,其特征在于,重复所述步骤S1和S2,并将所述测量值的平均值作为所述测试结构的源漏电阻。
11.根据权利要求10所述的测试方法,其特征在于,重复所述步骤S1和S2 2~10次。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410328202.9A CN105336728B (zh) | 2014-07-10 | 2014-07-10 | 测试结构、测试结构的制作方法及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410328202.9A CN105336728B (zh) | 2014-07-10 | 2014-07-10 | 测试结构、测试结构的制作方法及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105336728A CN105336728A (zh) | 2016-02-17 |
CN105336728B true CN105336728B (zh) | 2018-10-23 |
Family
ID=55287158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410328202.9A Active CN105336728B (zh) | 2014-07-10 | 2014-07-10 | 测试结构、测试结构的制作方法及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336728B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108122798B (zh) * | 2016-11-30 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其形成方法、测试方法 |
CN106952840A (zh) * | 2017-03-21 | 2017-07-14 | 上海华力微电子有限公司 | 通孔缺陷的检测方法 |
CN109119350B (zh) * | 2017-06-23 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、测量电阻的方法 |
CN107833844B (zh) * | 2017-11-21 | 2019-03-12 | 长江存储科技有限责任公司 | 一种区分pmos栅极与源漏极或n阱之间漏电的方法 |
CN108831842B (zh) * | 2018-06-08 | 2020-06-16 | 上海华虹宏力半导体制造有限公司 | 检测对准偏移的方法 |
CN109637944B (zh) * | 2018-10-31 | 2020-10-30 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管结构及沟道电阻和接触电阻的测量方法 |
CN112599578B (zh) * | 2020-12-11 | 2023-10-17 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
CN113777405B (zh) * | 2021-09-17 | 2024-03-29 | 长鑫存储技术有限公司 | 测试方法 |
CN113740697B (zh) * | 2021-09-26 | 2024-04-19 | 长鑫存储技术有限公司 | 半导体器件的测试方法、设备及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274501B1 (en) * | 2000-02-02 | 2001-08-14 | Advanced Micro Devices, Inc. | Formation of structure to accurately measure source/drain resistance |
CN103779326A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | Goi测试电路结构 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100301794B1 (ko) * | 1999-07-14 | 2001-11-01 | 황인길 | 트랜지스터의 소스/드레인간 저항 측정용 테스트 패턴 |
US6812730B2 (en) * | 2003-03-13 | 2004-11-02 | Advanced Micro Devices, Inc. | Method for independent measurement of mosfet source and drain resistances |
US7595649B2 (en) * | 2007-09-25 | 2009-09-29 | Texas Instruments Incorporated | Method to accurately estimate the source and drain resistance of a MOSFET |
-
2014
- 2014-07-10 CN CN201410328202.9A patent/CN105336728B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274501B1 (en) * | 2000-02-02 | 2001-08-14 | Advanced Micro Devices, Inc. | Formation of structure to accurately measure source/drain resistance |
CN103779326A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | Goi测试电路结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105336728A (zh) | 2016-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105336728B (zh) | 测试结构、测试结构的制作方法及测试方法 | |
CN105223420B (zh) | 用于测量接触电阻的tft及接触电阻的测量方法 | |
CN103941172B (zh) | 半导体测试装置及测试方法 | |
US9372226B2 (en) | Wafer test structures and methods of providing wafer test structures | |
CN105580141B (zh) | 在三维结构中产生经掺杂的垂直通道的制程 | |
CN104808126B (zh) | Mos晶体管的测试结构及测试方法 | |
CN104658940B (zh) | 一种鳍式场效晶体管电学特性的测量结构 | |
US20120187976A1 (en) | Method for testing trap density of gate dielectric layer in semiconductor device having no substrate contact | |
CN208722876U (zh) | 功率mos器件 | |
CN103941171B (zh) | 半导体测试结构及测试方法 | |
KR101711477B1 (ko) | 반도체 소자의 티디디비 테스트 구조 및 이를 이용한 티디디비 테스트 방법 | |
CN104051427B (zh) | 一种接触孔电阻测试结构及方法 | |
CN102820241A (zh) | 氧化物介质层经时绝缘击穿可靠性测试方法 | |
WO2018121521A1 (zh) | 半导体器件的测试结构和测试方法 | |
CN103367330A (zh) | 功率半导体器件的测试结构及其制造方法 | |
Vedula et al. | Role of atomic variability in dielectric charging: A first-principles-based multiscale modeling study | |
US20150168138A1 (en) | Method of testing blocking ability of photoresist blocking layer for ion implantation | |
DE102008022201A1 (de) | Vorrichtung und Verfahren zum Messen einer lokalen Oberflächentemperatur eines Halbleiterbauelements | |
CN104716065B (zh) | 金属氧化物半导体场效应晶体管电容‑电压特性修正方法 | |
CN112466770B (zh) | 基于异质结器件热电子效应测试结构及表征方法 | |
US9581620B2 (en) | Integrated semiconductor device comprising a hall effect current sensor | |
CN109119350A (zh) | 半导体结构及其形成方法、测量电阻的方法 | |
CN108122798A (zh) | 测试结构及其形成方法、测试方法 | |
CN104345253B (zh) | 一种tddb的测试结构及测试方法 | |
CN108022834B (zh) | 监控3d栅极氧化层工艺的方法及结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |