CN113740697B - 半导体器件的测试方法、设备及系统 - Google Patents

半导体器件的测试方法、设备及系统 Download PDF

Info

Publication number
CN113740697B
CN113740697B CN202111131260.9A CN202111131260A CN113740697B CN 113740697 B CN113740697 B CN 113740697B CN 202111131260 A CN202111131260 A CN 202111131260A CN 113740697 B CN113740697 B CN 113740697B
Authority
CN
China
Prior art keywords
probe
semiconductor device
metal layer
tested
electrode contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111131260.9A
Other languages
English (en)
Other versions
CN113740697A (zh
Inventor
宋王琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111131260.9A priority Critical patent/CN113740697B/zh
Publication of CN113740697A publication Critical patent/CN113740697A/zh
Application granted granted Critical
Publication of CN113740697B publication Critical patent/CN113740697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2644Adaptations of individual semiconductor devices to facilitate the testing thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请提供一种半导体器件的测试方法、设备及系统。其中,待测半导体器件设置有一个源极接触和一个漏极接触,在源极接触上形成有第一金属层,在漏极接触上形成有第二金属层,第一金属层的面积大于源极接触的表面,第二金属层的面积大于漏极接触的表面;该方法包括:控制探针台的第一探针和第二探针分别与第一金属层的两个不同位置连接、第三探针和第四探针分别与第二金属层的两个不同位置连接;根据检测到的第一探针和第四探针之间的电压,以及第二探针和第三探针之间的电流,确定待测半导体器件的饱和电流。该方法提高了半导体器件饱和电流的测试结果的准确性。

Description

半导体器件的测试方法、设备及系统
技术领域
本申请涉及半导体技术,尤其涉及一种半导体器件的测试方法、设备及系统。
背景技术
在失效分析或者竞品分析中,芯片内半导体器件的饱和电流是一个重要的参数,表征着半导体器件的电流驱动能力,因此,如何精准的测量出半导体器件的饱和电流十分重要。
对于漏极和源极都仅有一个点状接触(Contact,CT)且点状CT上无法同时扎两根探针的半导体器件,目前的测试方法中只能通过同一探针来施加电压并检测电流,探针的阻值及探针与半导体器件的接触阻值会导致饱和电流的测试结果存在误差。
发明内容
本申请提供一种半导体器件的测试方法、设备及系统,提高了半导体器件饱和电流的测试结果的准确性。
第一方面,本申请提供一种半导体器件的测试方法,待测半导体器件设置有一个源极接触和一个漏极接触,在所述源极接触上形成有第一金属层,在所述漏极接触上形成有第二金属层,所述第一金属层的面积大于所述源极接触的表面,所述第二金属层的面积大于所述漏极接触的表面;所述方法包括:
控制探针台的第一探针和第二探针分别与所述第一金属层的两个不同位置连接、第三探针和第四探针分别与所述第二金属层的两个不同位置连接;
根据检测到的所述第一探针和所述第四探针之间的电压,以及所述第二探针和所述第三探针之间的电流,确定所述待测半导体器件的饱和电流。
在一种实施方式中,所述方法还包括:
采用聚焦离子束在所述待测半导体器件的所述源极接触上形成所述第一金属层,并在所述待测半导体器件的所述漏极接触上形成所述第二金属层。
在一种实施方式中,所述采用聚焦离子束在所述待测半导体器件的所述源极接触上形成所述第一金属层之前,所述方法还包括:
将所述待测半导体器件磨样到接触层。
在一种实施方式中,所述方法还包括:
通过所述第一探针和所述第四探针向所述待测半导体器件施加电压,并调整所述电压的大小。
在一种实施方式中,所述第一探针和所述第四探针之间连接有电压表,所述第二探针和所述第三探针之间连接有电流表。
在一种实施方式中,所述根据检测到的所述第一探针和所述第四探针之间的电压,以及所述第二探针和所述第三探针之间的电流,确定所述待测半导体器件的饱和电流,包括:
根据所述电压表和所述电流表的测量值,确定所述待测半导体器件的饱和电流。
在一种实施方式中,所述根据所述电压表和所述电流表的测量值,确定所述待测半导体器件的饱和电流,包括:
若所述电压表的测量值增大时,所述电流表的测量值不发生变化,则将不发生变化的电流表的测量值确定为所述待测半导体器件的饱和电流。
在一种实施方式中,所述方法还包括:
控制所述探针台的第五探针与所述待测半导体器件的栅极接触,控制所述探针台的第六探针与所述待测半导体器件的衬底接触。
在一种实施方式中,所述第一金属层和所述第二金属层的材质为钨。
在一种实施方式中,所述第一金属层和所述第二金属层的长度或宽度为1-10微米。
第二方面,本申请提供一种半导体器件的测试设备,待测半导体器件设置有一个源极接触和一个漏极接触,在所述源极接触上形成有第一金属层,在所述漏极接触上形成有第二金属层,所述第一金属层的面积大于所述源极接触的表面,所述第二金属层的面积大于所述漏极接触的表面;
所述测试设备包括探针台和控制器;
所述控制器用于控制所述探针台的第一探针和第二探针分别与所述第一金属层的两个不同位置连接、第三探针和第四探针分别与所述第二金属层的两个不同位置连接;根据检测到的所述第一探针和所述第四探针之间的电压,以及所述第二探针和所述第三探针之间的电流,确定所述待测半导体器件的饱和电流。
在一种实施方式中,所述测试设备还包括:聚焦离子束机台;
所述控制器用于控制所述聚焦离子束机台在所述待测半导体器件的所述源极接触上形成第一金属层,并在所述待测半导体器件的所述漏极接触上形成第二金属层。
在一种实施方式中,所述控制器,用于控制通过所述第一探针和所述第四探针向所述待测半导体器件施加电压,并调整施加的电压的大小。
在一种实施方式中,所述控制器,用于在增大施加的电压时,若确定所述第二探针和所述第三探针之间的电流不发生变化,则将不发生变化的电流值确定为所述待测半导体器件的饱和电流。
在一种实施方式中,所述测试设备还包括:磨样设备;
所述磨样设备,用于将所述待测半导体器件磨样到接触层。
在一种实施方式中,所述控制器用于:
通过所述第一探针和所述第四探针向所述待测半导体器件施加电压,并调整所述电压的大小。
在一种实施方式中,所述第一探针和所述第四探针之间连接有电压表,所述第二探针和所述第三探针之间连接有电流表。
在一种实施方式中,所述控制器用于:
根据所述电压表和所述电流表的测量值,确定所述待测半导体器件的饱和电流。
在一种实施方式中,所述控制器用于:
若所述电压表的测量值增大时,所述电流表的测量值不发生变化,则将不发生变化的电流表的测量值确定为所述待测半导体器件的饱和电流。
在一种实施方式中,所述控制器用于:
控制所述探针台的第五探针与所述待测半导体器件的栅极接触,控制所述探针台的第六探针与所述待测半导体器件的衬底接触。
在一种实施方式中,所述第一金属层和所述第二金属层的材质为钨。
在一种实施方式中,所述第一金属层和所述第二金属层的长度或宽度为1-10微米。
第三方面,本申请提供一种半导体器件的测试系统,所述测试系统包括待测半导体器件和如第二方面所述的测试设备。
本申请提供一种半导体器件的测试方法、设备及系统,针对源极和漏极均仅有一个点状CT且点状CT上仅能扎一根探针的待测半导体器件,通过在源极和漏极的点状CT上形成一层金属层,使得可以在源极的金属层和漏极的金属层分别扎两根探针,从而可以避免测试过程中共用一根探针来施加电压和检测电流,使得电压施加回路和电流检测回路分离,避免探针的阻值和接触电阻影响半导体器件的电流-电压特性测试,从而提高了半导体器件饱和电流的测试结果的准确性。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图做一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为一种半导体器件的点状CT示意图;
图2为现有技术中的一种探针设置示意图;
图3为现有技术中的一种测试电路示意图;
图4为本申请实施例提供的一种待测半导体器件示意图;
图5为本申请实施例提供的一种半导体器件的测试方法的流程示意图;
图6为本申请实施例提供的一种探针设置示意图;
图7为本申请实施例提供的一种测试电路示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
目前,半导体器件(例如晶体管等)的电流-电压特性均是将半导体器件磨样至CT层进行测试的,CT层中包括了源极CT以及漏极CT,源极和漏极可分别通过各自对应的CT与其它层的金属线连接,在进行测试时,纳米探针台的探针同样可以通过源极CT实现与源极的连接,并通过漏极CT实现与漏极的连接。图1为一种半导体器件的点状CT示意图,如图1中所示,半导体器件的栅极11、源极12和漏极13各有一个点状CT(图中以圆点示意CT),半导体器件的衬底14有三个点状CT,为了获取半导体器件的源极12和漏极13之间的电流-电压(Id-Vd)特性,需要将纳米探针台的探针分别扎在源极和漏极的点状CT上,从而通过探针来施加电压进行电流-电压特性测试。
由于点状CT的尺寸通常较小,受到点状CT的尺寸大小限制,部分半导体器件的源极CT和漏极CT上均只能扎一根探针,在这种情况下,在设置测试电路时,只能参照图2和图3所示的方式来设置探针并形成电路以进行半导体器件的饱和电流测试。
如图2中所示的探针设置方式中,在半导体器件的衬底CT、栅极CT、源极CT和漏极CT上分别扎一根探针,其中,衬底CT的探针24接地,栅极CT的探针21用于施加一个栅极电压,源极CT的探针22既用于施加电压又用于检测电流,漏极CT的探针23同样即用于施加电压又用于检测电流,源极CT的探针22和漏极CT的探针23之间连接电压表和电流表,形成如图3中所示的电路示意图,通过源极CT探针22和漏极CT的探针23向源极S和漏极D之间施加电压,改变施加在源极和漏极之间的电压,利用电流表检测源极和漏极之间的电流的变化,得到半导体器件的电流-电压特性,从而确定半导体器件的饱和电流。其中,电压表检测到的源极和漏极之间的电压检测值为V,电流表检测到的源极和漏极之间的电流检测值为I。
由于纳米探针台的每根探针具有阻值Rp、探针与其接触的点状CT之间也存在接触电阻Rc1,因此,源极CT和漏极CT的两根探针的阻值和相应的接触电阻会引起压降2I(Rp+Rc1),这就导致实际施加在半导体器件的源极和漏极的电压Vmos应该为V-2I(Rp+Rc1),也就是实际施加在半导体器件的源极和漏极的电压小于电压表所检测到的电压检测值V,这样也就使得这种方式得到的半导体器件的电流-电压特性不准确,饱和电流的测试结果不准确。
为了解决上述问题,本申请实施例中提出,对于源极和漏极均仅有一个点状CT且每个点状CT上仅能扎一根探针的半导体器件,通过在源极和漏极的点状CT上各形成一层金属层,从而可以在源极的金属层和漏极的金属层分别扎两根探针,这样在设置测试电路时,能够通过源极的一根探针和漏极的一根探针施加电压,通过源极的另一根探针和漏极的另一根探针检测电流,使得电压施加回路和电流检测回路分离,避免探针的阻值和接触电阻影响半导体器件的电流-电压特性测试,从而得到准确的饱和电流测试结果。
以下结合具体实施例对本申请提供的半导体器件的测试方法进行详细说明。可以理解的是,下面这几个具体实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。
首先对本申请实施例的测试方法中的待测半导体器件进行说明,如图4中所示,待测半导体器件设置有一个源极CT41和一个漏极CT42(例如前述的仅能扎一根探针的点状CT),在源极CT41上形成有第一金属层43,在漏极CT42上形成有第二金属层44,其中,第一金属层的面积大于源极CT的表面,第二金属层的面积大于漏极CT的表面,从而能够满足在第一金属层可以扎两根探针,在第二金属层也可以扎两根探针。以下先对如何在待测半导体器件上形成上述的第一金属层和第二金属层的结构进行说明。
通常,由于半导体器件的电流-电压特性需要在CT层进行测试,因此在进行测试时首先将一个待测半导体器件磨样到CT层,从而使得衬底、栅极、源极和漏极的CT露出,以便于在CT上布置探针进行测试。然而,在前述已经说明,对于点状CT上只能扎一根探针的半导体器件,只能采用如图2和图3的方式进行饱和电流的测试,但这种方式会导致饱和电流的测试结果不准确。因此,为了使得源极CT和漏极CT上均可以扎两根探针,以便于改变探针设置方式,改进测试方法,本申请实施例中,在将待测半导体器件磨样到CT层后,采用聚焦离子束(Focused Ion beam,FIB)在待测半导体器件的源极CT上形成第一金属层,并在待测半导体器件的漏极CT上形成第二金属层,以实现对源极CT和漏极CT的扩展。
其中,聚焦离子束常用于进行电路修补,可利用聚焦离子束机台实现,聚焦离子束机台可以将离子源产生的离子束经过离子枪加速并聚焦后作用于样品表面,在本申请实施例中,也就是将离子束聚焦于源极CT表面和漏极CT表面以形成前述的第一金属层和第二金属层。离子源可以根据需要形成的第一金属层或第二金属层的材质确定,例如为了保证导电性、兼容性及性能良好,第一金属层和第二金属层的材质可以选择与半导体器件的其它层金属连线一致的材质。
可选的,若半导体器件的其它层金属连线均为钨,则第一金属层和第二金属层的材质均可以为钨,由于钨的导电性较好、电阻小,可以尽可能避免形成的第一金属层和第二金属层对测试结果的影响。此外,第一金属层的面积大于源极CT的表面,可以保证在第一金属层上扎两根探针,由于第一金属层的导电性,从而也就相当于在源极CT扎两根探针;第二金属层的面积大于漏极CT的表面,以保证可以在第二金属层上扎两根探针,由于第二金属层的导电性,从而也就相当于在漏极CT扎两根探针。
可选的,第一金属层和第二金属层的形状可以为细长型,第一金属层和第二金属层的长度或宽度可以为1-10微米,第一金属层和第二金属层的尺寸和形状具体可以根据设置探针所需要的实际情况进行设置,本申请实施例中对此不作限定,只需要保证第一金属层和第二金属层分别都可扎两根探针即可。
在上述形成了第一金属层和第二金属层的待测半导体器件的基础上,对本申请实施例提供的半导体器件的测试方法进行说明。图5为本申请实施例提供的一种半导体器件的测试方法的流程示意图。该方法的执行主体为半导体器件饱和电流的测试装置,该装置可以通过软件和/或硬件的方式实现。如图5所示,半导体器件的测试方法包括:
S501、控制探针台的第一探针和第二探针分别与第一金属层的两个不同位置连接、第三探针和第四探针分别与第二金属层的两个不同位置连接。
参照图6的示意,第一探针d和第二探针f分别扎在第一金属层43的两个不同位置,第三探针c和第四探针e分别扎在第二金属层44的两个不同位置,在这种方式下,由于源极和漏极各有两根探针,因此可通过第一探针d和第四探针e形成回路来施加电压,通过第二探针f和第三探针c形成回路来检测电流,从而实现施加电压的回路和检测电流的回路的分离。
除了在源极和漏极处设置的探针之外,还可控制探针台的第五探针a与待测半导体器件的栅极接触,以便于通过第五探针a提供栅极电压,控制探针台的第六探针b与待测半导体器件的衬底接触,第六探针b接地。
采用上述方式设置探针,得到如图7所示的以开尔文连接法进行连接的电路示意图,其中,第一探针d和第四探针e之间连接有电压表,用于检测第一探针d和第四探针e之间的电压,即待测半导体器件的源极和漏极之间的电压,第二探针f和第三探针c之间连接有电流表,用于检测第二探针f和第三探针c之间的电流,即待测半导体器件的源极S和漏极D之间的电流。
通过第一探针d和第四探针e向待测半导体器件施加电压,由于电压表自身具有极大的内阻,因此电压表和第一探针d、第四探针e所在的回路中的电流是可以忽略的,这种情况下,第一探针d的电阻的分压、第四探针e的电阻的分压、第一探针d与第一金属层43的接触电阻的分压、以及第四探针e与第二金属层44的接触电阻的分压均可以忽略,从而可以保证电压表检测到的电压检测值即为实际施加在待测半导体器件的源极和漏极之间的电压。同时,电流表检测到的电流检测值也是待测半导体器件的源极和漏极之间的实际电流。
S502、根据检测到的第一探针和第四探针之间的电压,以及第二探针和第三探针之间的电流,确定待测半导体器件的饱和电流。
通过上述步骤布置探针,再通过第一探针d和第四探针e向待测半导体器件施加电压,即可检测到的第一探针d和第四探针e之间的电压,以及第二探针f和第三探针c之间的电流,而为了得到待测半导体器件的源极和漏极的电流-电压特性,需要通过第一探针d和第四探针e向待测半导体器件施加电压,并调整施加的电压的大小,例如从小电压开始逐步增大电压,以便于得到待测半导体器件的源极和漏极在不同电压下的电流值,从而确定待测半导体器件的饱和电流。
本申请实施例的方法针对源极和漏极均仅有一个CT且每个CT上仅能扎一根探针的待测半导体器件,通过在源极CT和漏极CT上各形成一层金属层,实现对源极CT和漏极CT的扩展,使得可以在源极的金属层和漏极的金属层分别扎两根探针,从而可以避免在测试过程中共用一根探针来既施加电压又检测电流,使得电压施加回路和电流检测回路分离,避免探针的阻值和接触电阻影响半导体器件的电流-电压特性测试,从而提高了半导体器件饱和电流的测试结果的准确性。
在上述实施例的基础上,对如何确定待测半导体器件的饱和电流进行说明。根据待测半导体器件的特性可知,在待测半导体器件的源极和漏极之间施加电压时,随着电压增大,待测半导体器件的源极和漏极之间的电流也会增大,直至达到饱和电流后,待测半导体器件的源极和漏极之间的电流不再随着电压的增大而增大。因此,通过第一探针和第四探针向待测半导体器件的源极和漏极之间施加电压时,逐步增大施加的电压,以便得到不同电压下的电流,也就是,能够根据电压表和电流表的测量值,确定待测半导体器件的饱和电流。
在通过第一探针和第四探针向待测半导体器件的源极和漏极之间施加电压时,在初始阶段,随着源极和漏极之间电压的增大,电压表的测量值增大,电流表的测量值也会增大,例如电流表的测试值从10uA逐渐增大,也就是初始阶段待测半导体器件的源极和漏极之间的电流随着源极和漏极之间的电压的增大而增大,而随着电压进一步增大,待测半导体器件的源极和漏极之间的电流达到饱和电流,此时会出现,在电压表的测量值增大时,电流表的测量值不发生变化,例如电流表的测试值达到180uA后不再发生变化,此时可以将该不发生变化的电流表的测量值确定为待测半导体器件的饱和电流。由于源极CT上的第一金属层和漏极CT上的第二金属层可分别设置两根探针,从而可以形成电压回路和电流回路分离的测试电路,且电压回路中的电流可以忽略,因此通过电压表检测到的测量值为实际施加在待测半导体器件的源极和漏极之间的电压,电流表检测到的测量值也是实际通过待测半导体器件的源极和漏极之间的电流,因此通过该方法得到的待测半导体器件的电流-电压特性是准确的,从而提高了半导体器件饱和电流的测试结果的准确性。
在前述实施例中已经说明,采用这种探针设置方式,电压表测量得到的电压检测值是实际施加在待测半导体器件的源极和漏极之间的准确的电压值,这也就可以保证测试得到的待测半导体器件的源极和漏极的电流-电压特性的准确性,保证了饱和电流的测试结果的准确性。
本申请实施例还提供一种半导体器件的测试设备,用于对待测半导体器件进行饱和电流测试,其中待测半导体器件设置有一个源极CT和一个漏极CT,在源极CT上形成有第一金属层,在漏极CT上形成有第二金属层,第一金属层的面积大于源极接触的表面,第二金属层的面积大于漏极接触的表面。
半导体器件的测试设备包括探针台和控制器。
可选的,探针台为纳米探针台,控制器用于控制探针台的第一探针和第二探针分别与第一金属层的两个不同位置连接、第三探针和第四探针分别与第二金属层的两个不同位置连接,并根据检测到的第一探针和第四探针之间的电压,以及第二探针和第三探针之间的电流,确定待测半导体器件的饱和电流。
可选的,控制器还用于控制探针台的第五探针与待测半导体器件的栅极接触,控制探针台的第六探针与待测半导体器件的衬底接触。
由于待测半导体器件自身为源极和漏极均仅有一个点状CT且点状CT上仅能扎一根探针的半导体器件,为了形成上述的具有金属层结构的半导体器件以便于实施本申请实施例中的饱和电流测试方法,半导体器件的测试设备还可以包括:聚焦离子束机台。
控制器用于控制聚焦离子束机台在待测半导体器件的源极CT上形成第一金属层,并在待测半导体器件的漏极CT上形成第二金属层。
此外,半导体器件的测试设备还可以包括:磨样设备,磨样设备用于将待测半导体器件磨样到CT层,以便于在源极CT和漏极CT上通过聚焦离子束形成金属层。
在一种实施方式中,第一金属层和第二金属层的材质为钨。
在一种实施方式中,第一金属层和第二金属层为细长型。
在一种实施方式中,第一金属层和第二金属层的长度或宽度为1-10微米。
在一种实施方式中,控制器用于控制通过第一探针和第四探针向待测半导体器件施加电压,并调整施加的电压的大小。
在一种实施方式中,控制器用于在增大施加的电压时,若确定第二探针和第三探针之间的电流不发生变化,则将不发生变化的电流值确定为待测半导体器件的饱和电流。
在一种实施方式中,第一探针和第四探针之间连接有电压表,第二探针和第三探针之间连接有电流表。
控制器用于根据电压表和电流表的测量值,确定待测半导体器件的饱和电流。可选的,控制器用于在电压表的测量值增大,电流表的测量值不发生变时,将不发生变化的电流表的测量值确定为待测半导体器件的饱和电流。
本申请实施例还提供一种半导体器件的测试系统,该测试系统包括待测半导体器件和如前述实施例中的半导体器件的测试设备。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
本申请实施例是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理单元以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理单元执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (12)

1.一种半导体器件的测试方法,其特征在于,
待测半导体器件设置有一个源极接触和一个漏极接触,在所述源极接触上形成有第一金属层,在所述漏极接触上形成有第二金属层,所述第一金属层的面积大于所述源极接触的表面,所述第二金属层的面积大于所述漏极接触的表面;所述方法包括:
控制探针台的第一探针和第二探针分别与所述第一金属层的两个不同位置连接、第三探针和第四探针分别与所述第二金属层的两个不同位置连接;
根据检测到的所述第一探针和所述第四探针之间的电压,以及所述第二探针和所述第三探针之间的电流,确定所述待测半导体器件的饱和电流;
所述方法还包括:
将所述待测半导体器件磨样到接触层;
采用聚焦离子束在所述待测半导体器件的所述源极接触上形成所述第一金属层,并在所述待测半导体器件的所述漏极接触上形成所述第二金属层;
所述第一金属层和所述第二金属层的长度或宽度为1-10微米。
2.根据权利要求1所述的方法,其特征在于,
所述方法还包括:
通过所述第一探针和所述第四探针向所述待测半导体器件施加电压,并调整所述电压的大小。
3.根据权利要求1所述的方法,其特征在于,
所述第一探针和所述第四探针之间连接有电压表,所述第二探针和所述第三探针之间连接有电流表。
4.根据权利要求3所述的方法,其特征在于,
所述根据检测到的所述第一探针和所述第四探针之间的电压,以及所述第二探针和所述第三探针之间的电流,确定所述待测半导体器件的饱和电流,包括:
根据所述电压表和所述电流表的测量值,确定所述待测半导体器件的饱和电流。
5.根据权利要求4所述的方法,其特征在于,
所述根据所述电压表和所述电流表的测量值,确定所述待测半导体器件的饱和电流,包括:
若所述电压表的测量值增大时,所述电流表的测量值不发生变化,则将不发生变化的电流表的测量值确定为所述待测半导体器件的饱和电流。
6.根据权利要求1所述的方法,其特征在于,
所述方法还包括:
控制所述探针台的第五探针与所述待测半导体器件的栅极接触,控制所述探针台的第六探针与所述待测半导体器件的衬底接触。
7.根据权利要求1所述的方法,其特征在于,
所述第一金属层和所述第二金属层的材质为钨。
8.一种采用如权利要求1-7任意一项所述的测试方法的半导体器件的测试设备,其特征在于,
待测半导体器件设置有一个源极接触和一个漏极接触,在所述源极接触上形成有第一金属层,在所述漏极接触上形成有第二金属层,所述第一金属层的面积大于所述源极接触的表面,所述第二金属层的面积大于所述漏极接触的表面;
所述测试设备包括探针台和控制器;
所述控制器用于控制所述探针台的第一探针和第二探针分别与所述第一金属层的两个不同位置连接、第三探针和第四探针分别与所述第二金属层的两个不同位置连接;根据检测到的所述第一探针和所述第四探针之间的电压,以及所述第二探针和所述第三探针之间的电流,确定所述待测半导体器件的饱和电流。
9.根据权利要求8所述的测试设备,其特征在于,
所述测试设备还包括:聚焦离子束机台;
所述控制器用于控制所述聚焦离子束机台在所述待测半导体器件的所述源极接触上形成第一金属层,并在所述待测半导体器件的所述漏极接触上形成第二金属层。
10.根据权利要求8所述的测试设备,其特征在于,
所述控制器,用于控制通过所述第一探针和所述第四探针向所述待测半导体器件施加电压,并调整施加的电压的大小。
11.根据权利要求10所述的测试设备,其特征在于,
所述控制器,用于在增大施加的电压时,若确定所述第二探针和所述第三探针之间的电流不发生变化,则将不发生变化的电流值确定为所述待测半导体器件的饱和电流。
12.一种半导体器件的测试系统,其特征在于,
所述测试系统包括待测半导体器件和如权利要求8-11任一项所述的测试设备。
CN202111131260.9A 2021-09-26 2021-09-26 半导体器件的测试方法、设备及系统 Active CN113740697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111131260.9A CN113740697B (zh) 2021-09-26 2021-09-26 半导体器件的测试方法、设备及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111131260.9A CN113740697B (zh) 2021-09-26 2021-09-26 半导体器件的测试方法、设备及系统

Publications (2)

Publication Number Publication Date
CN113740697A CN113740697A (zh) 2021-12-03
CN113740697B true CN113740697B (zh) 2024-04-19

Family

ID=78741161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111131260.9A Active CN113740697B (zh) 2021-09-26 2021-09-26 半导体器件的测试方法、设备及系统

Country Status (1)

Country Link
CN (1) CN113740697B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115561527A (zh) * 2022-11-17 2023-01-03 之江实验室 一种多路小尺寸小电阻通电老化与电阻监测系统及方法
CN115849299B (zh) * 2023-03-03 2023-05-12 长鑫存储技术有限公司 纳米探针的修复方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352165A (ja) * 2006-09-21 2006-12-28 Hitachi Ltd 不良検査方法および装置
CN105336728A (zh) * 2014-07-10 2016-02-17 中芯国际集成电路制造(上海)有限公司 测试结构、测试结构的制作方法及测试方法
CN106124832A (zh) * 2016-08-08 2016-11-16 武汉新芯集成电路制造有限公司 一种元器件饱和电流的量测方法和量测系统
CN106783804A (zh) * 2016-12-21 2017-05-31 武汉新芯集成电路制造有限公司 测试结构及利用该测试结构监测探针针痕偏移的方法
CN115707981A (zh) * 2021-08-18 2023-02-21 长鑫存储技术有限公司 器件电学性能的测试方法
CN115877155A (zh) * 2021-08-18 2023-03-31 长鑫存储技术有限公司 器件电学性能的测试方法及其测试结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102928763B (zh) * 2012-11-28 2014-12-24 杭州广立微电子有限公司 一种晶体管关键参数的可寻址测试电路及其测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352165A (ja) * 2006-09-21 2006-12-28 Hitachi Ltd 不良検査方法および装置
CN105336728A (zh) * 2014-07-10 2016-02-17 中芯国际集成电路制造(上海)有限公司 测试结构、测试结构的制作方法及测试方法
CN106124832A (zh) * 2016-08-08 2016-11-16 武汉新芯集成电路制造有限公司 一种元器件饱和电流的量测方法和量测系统
CN106783804A (zh) * 2016-12-21 2017-05-31 武汉新芯集成电路制造有限公司 测试结构及利用该测试结构监测探针针痕偏移的方法
CN115707981A (zh) * 2021-08-18 2023-02-21 长鑫存储技术有限公司 器件电学性能的测试方法
CN115877155A (zh) * 2021-08-18 2023-03-31 长鑫存储技术有限公司 器件电学性能的测试方法及其测试结构

Also Published As

Publication number Publication date
CN113740697A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
CN113740697B (zh) 半导体器件的测试方法、设备及系统
US7902849B2 (en) Apparatus and method for test structure inspection
JP2005134255A (ja) 試験装置、良否判定基準設定装置、試験方法及び試験プログラム
US6639417B2 (en) Semiconductor parametric testing apparatus
US6872582B2 (en) Selective trim and wafer testing of integrated circuits
JP2010210510A (ja) 絶縁検査装置及び絶縁検査方法
JP4987862B2 (ja) フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法
US20160231374A1 (en) Method and system of determining a location of a line fault of a panel
US20120143545A9 (en) Method for sheet resistance and leakage current density measurements on shallow semiconductor implants
CN104698283A (zh) 一种电阻检验方法
US9678140B2 (en) Ultra fast transistor threshold voltage extraction
CN111398764B (zh) 功率管电压测试方法、装置和测试电路
JP2008515226A (ja) 半導体ウエハ中の欠陥および/又は不純物の密度を測定するための方法及び装置
CN112162223B (zh) Squid器件电磁参数测试方法、装置和计算机设备
JP7479498B2 (ja) 半導体試験装置および半導体試験方法
US20030057988A1 (en) Semiconductor device inspecting method using conducting AFM
US20060226860A1 (en) Compensation board for measurement using prober, program and recording media therefor
CN107589300A (zh) 一种线路阻抗检测方法、系统、装置与可读存储介质
JPH09330964A (ja) 半導体装置の寿命推定方法
US7888143B1 (en) Apparatus and method for characterizing structures within an integrated circuit
JP2008041757A (ja) 半導体検査装置および半導体検査方法
CN108226750A (zh) 防止探针卡烧针的方法
US20220187244A1 (en) Current measurement method
JP6943648B2 (ja) 基板検査装置および基板検査方法
JP2017101947A (ja) 基板検査装置および基板検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant