JPH09330964A - 半導体装置の寿命推定方法 - Google Patents

半導体装置の寿命推定方法

Info

Publication number
JPH09330964A
JPH09330964A JP27808296A JP27808296A JPH09330964A JP H09330964 A JPH09330964 A JP H09330964A JP 27808296 A JP27808296 A JP 27808296A JP 27808296 A JP27808296 A JP 27808296A JP H09330964 A JPH09330964 A JP H09330964A
Authority
JP
Japan
Prior art keywords
semiconductor device
log
life
intensity
estimating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27808296A
Other languages
English (en)
Inventor
Kouji Eriguchi
浩二 江利口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27808296A priority Critical patent/JPH09330964A/ja
Publication of JPH09330964A publication Critical patent/JPH09330964A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 簡便な半導体装置の寿命推定手法により、寿
命推定に要する時間を短縮し、さらに寿命推定精度を高
める。 【解決手段】 ある電気的ストレス条件下で2つ以上の
異なる基板温度T1,T2でストレス試験を行い、半導
体装置が使用不可能となる時間t1,t2を測定し、式
T1 {α+log(t1 )}=T2 {α+log(t2
)}にも戸津委tれ定数αを決定する。次に、上記ス
トレス試験とは異なる電気的ストレス条件下でのストレ
ス試験を行い、半導体装置が使用不可能となる時間tを
測定し、これらの結果から、電気的ストレスの量と積T
{α+log(t)}との関係をグラフ上に表して、こ
の関係を利用して半導体装置の寿命を推定する。加速試
験データをもとに、1つのグラフ上で、あらゆる環境で
の寿命推定を行うので、寿命の推定に要する時間が短縮
され、かつ最小限の測定点数で高精度の寿命推定手法を
行うことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の寿命
推定方法に係り、特に極薄ゲート酸化膜及び配線材料の
寿命評価方法の改善に関するものである。
【0002】
【従来の技術】近年、半導体装置の微細化に伴い、半導
体装置の信頼性が重要視されている。例えば、MOSF
ET(Metal-Oxide-Semiconductor Field-Effect-Trans
istor)のゲート酸化膜の信頼性は、半導体装置自身の
特性を決定するため、多くの研究がなされている。一
方、ゲート酸化膜の薄膜化も急速に進展し、0.25μ
mレベル以降のトランシスタでは、ゲート酸化膜厚は6
nm以下となり、いかに良好な特性を持つゲート酸化膜
を形成するか、あるいはプロセス中のプラズマ等による
ゲート酸化膜のダメージをいかに緩和するかが重要な技
術事項となってきている。
【0003】また、デバイス開発に要する時間も、微細
化に伴って増加し、そのため、投資コストも増大してき
ている。デバイスが市場に出るまでの時間を律速する工
程として信頼性評価、あるいは信頼性認定がある。信頼
性認定とは、加速的にデバイスを破壊させ、寿命をその
データから推定し、実動作環境つまりユーザの使用状態
における寿命を保証することである。半導体デバイスが
微細化されるにしたがってこの信頼性認定に要する時間
も増大しており、それが半導体デバイスのコストに大き
な影響を与えている。
【0004】以下、従来の信頼性評価のための加速試験
について図面を参照しながら説明する。なお、上記の加
速試験とは、ゲート酸化膜の場合、ストレスとなる電界
強度及び環境温度を通常の状態より大きくして行うとい
うものであり、例えば、印加する電界強度を10MV/
cm程度、基板温度を150℃のような状態で加速試験
を行っている。その試験について、以下、概略的に説明
する。
【0005】まず、第1に、特定の電界を印加してお
き、その状態で環境温度を様々に変化させてゲート絶縁
膜の寿命を測定する試験を行なう。そして、図15に示
すようなグラフを作成する。図15は、ゲート絶縁膜に
特定の電界(電界F=F1 、F2 、F3 の場合)を印加
した際において、環境温度Tを変化させ、この環境温度
Tの変化に伴うゲート絶縁膜の信頼性パラメータの変化
を示したものである。上記信頼性パラメータとは、例え
ばゲート絶縁膜が破壊するまでの時間と相関関係を有す
るパラメータであり、その値が大きい程信頼性が高いこ
とを示すものである。図15から明らかなように、環境
温度Tが高くなればなるほど、信頼性パラメータは小さ
くなる。そして、図15のグラフにおいて、温度Tの変
化に対する信頼性パラメータの傾きが温度加速係数(活
性化エネルギー)を示していることになる。
【0006】次に、特定の環境温度T1において、電界
強度Fを様々に変化させてゲート絶縁膜の寿命を測定す
る試験を行なう。そして、図16に示すようなグラフを
作成する。図16は、特定の環境温度Toにおいて、ゲ
ート絶縁膜に印加する電界強度Fを変化させ、この電界
強度Fの変化に伴うゲート絶縁膜の信頼性パラメータの
変化を示したものである。図16における信頼性パラメ
ータも、上記図15に示す信頼性パラメータと同様に、
その値が大きい程信頼性が高いものを示すものである。
図16から明らかなように、電界強度Fを高くすればす
るほど、信頼性パラメータは小さくなる。そして、図1
6のグラフにおいて、電界強度Fの変化に対する信頼性
パラメータの傾きが電界加速係数を示していることにな
る。
【0007】上述のように、電気的ストレスである電界
強度Fを変化させ、あるいは、環境温度である基板温度
Tを変化させ、それぞれ、”電界加速係数と温度加速係
数(活性化エネルギー)”を求めた後、実動作領域を想
定して、それら得られたデータを外挿して寿命を決定す
る。
【0008】具体的には、図16において、電界強度を
実動作領域までグラフを延長し(図16においてグラフ
を電界強度が小さくなる方向(破線で示す方向)へ延長
する)、その電界強度Foにおける信頼性パラメータの
値から寿命を求め、その結果に図15で得られた温度加
速係数の値を考慮して、最終的にゲート絶縁膜の寿命を
推定する。すなわち、電界加速係数を計算するデータ
と、温度加速係数(活性化エネルギー)を計算するデー
タとの2つのデータを用いて半導体装置のゲート絶縁膜
等の寿命推定を行っていた。
【0009】
【発明が解決しようとする課題】しかしながら、上記の
ようなゲート絶縁膜に代表される半導体装置の寿命推定
の方法では、寿命の推定手順そのものが複雑であり繁雑
な手間を要する。特に、電界加速係数を計算するデータ
と、温度加速係数(活性化エネルギー)を計算するデー
タとの2つのデータが必要であるので、グラフ数の増大
によりデータ数が膨大な量になって、簡便に信頼性認定
を行うことができなかった。
【0010】また、活性化エネルギー及び電界加速係数
の異なる種類の材料の信頼性を同じパラメータで表現す
ることができなかった。
【0011】本発明の第1の目的は、斯かる点に鑑み、
ゲート酸化膜や金属配線の信頼性寿命推定に際し、ある
環境下での加速試験データをもとに、1つのグラフ上で
あらゆる環境での寿命推定を行える簡便な半導体装置の
寿命推定方法を提供することにある。
【0012】さらに、近年、電界加速係数と温度加速係
数(活性化エネルギー)に相関があることが判明してき
た。例えば、活性化エネルギーΔE(eV)は電界強度
F(MV/cm)の関数として表される。すなわち、下
記式 ΔE=ΔE(F) で表現される。
【0013】図17は、これまで報告されている電界強
度と活性化エネルギーとの関係に関して報告された実験
結果を整理した図である。同図からわかるように、活性
化エネルギーΔEは電界強度Fの減少とともに増加する
傾向がある。このことは、半導体装置の微細化に伴い、
トランジスタ等を低電圧で動作させるようになると活性
化エネルギーが増大することを意味する。なお、同図に
示すデータは、それぞれ参考文献、"Suehle"IEEE/Inter
national Reliability Physics Symposium(IRPS) '94,
p.120, "McPherson" J. Electrochem. Soc. Vol.132,
p.1903 (1985),"Prendergast" IEEE/IRPS '95, p.124,
"Boyko" IEEE/IRPS '89, p.1 )に開示されているデ
ータである。
【0014】このような場合には、活性化エネルギーΔ
Eについて、加速試験環境下の電界強度テスト(Fテス
ト)で求めた値と実動作領域Fopにおける値との間に食
い違いが生じてしまい、正確な寿命の評価ができなくな
る。すなわち、このような場合には、別にΔE(F)を
求めるためのデータを得る必要があり、寿命推定に要す
る時間が増大する。
【0015】本発明の第2の目的は、活性化エネルギー
を利用して寿命推定を行うに際し、測定精度の悪化を招
くことなく、短時間の測定で寿命推定を行える手法を提
供することにある。
【0016】
【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、ある温度条件でストレス強度
を変えた加速試験と上記のストレス強度と同じ強度で温
度を変えた試験とを行い、その得られた寿命をもとに、
ある関係式を利用して、1つのグラフ上に全てのデータ
を表す方法である。
【0017】具体的に、本発明では、請求項1に記載さ
れる第1の半導体装置の寿命推定方法に関する手段と、
請求項2に記載される第2の半導体装置の寿命推定方法
に関する手段と、請求項3に記載される第3の半導体装
置の寿命推定方法に関する手段と、この第1,第2又は
第3の半導体装置の寿命推定方法に関する手段を応用し
た請求項4〜8に記載される手段とを講じている。
【0018】本発明の第1の半導体装置の寿命推定方法
は、請求項1に記載されているように、所定温度下で電
気的ストレスが所定強度だけ印加されたときの半導体装
置の寿命を推定する方法であって、上記半導体装置を少
なくとも相異なる2つの温度T1,T2に保持した状態
で、上記半導体装置に上記電気的ストレスを上記所定強
度とは異なる第1の強度だけ印加したときに、上記半導
体装置がそれぞれ使用不可能となる時間t1 ,t2 をそ
れぞれ求める第1のステップと、上記第1のステップに
より得られた結果を用いて、下記式 T1 {α+log(t2 )}=T2 {α+log(t2
)} に基づき定数αを決定する第2のステップと、上記半導
体装置を温度Tに保持した状態で、上記半導体装置に上
記電気的ストレスを上記第1の強度とは異なる第2の強
度だけ印加したときに上記半導体装置が使用不可能とな
る時間tを求める第3のステップと、上記第2のステッ
プで得られた上記定数αと、上記第3のステップにおい
て得られた温度Tと上記使用不可能となる時間tとを用
いて、上記電気的ストレスの強度と積T{α+log
(t)},T1 {α+log(t1 )},T2 {α+l
og(t2 )}との関係をグラフ上に記す第4のステッ
プと、上記電気的ストレスの強度と積T{α+log
(t)},T1 {α+log(t1 )},T2 {α+l
og(t2 )}との関係を利用して、上記半導体装置に
上記所定温度下で上記電気的ストレスを所定強度だけ印
加したときの上記半導体装置の寿命を決定する第5のス
テップとを備えている。
【0019】この方法によると、例えばゲート酸化膜に
対して、少なくとも2種類のデバイス温度T1,T2で
ストレス印加による加速試験(例えば注入電流密度J1
(mA/cm2 ))が行われて、半導体装置の破壊まで
の時間t1 、t2 が求められる。
【0020】次に、上記の方法により得られたデータを
元に、T1{α+log(t1)}=T2 {α+log
(t2 ))より定数αが求められる。
【0021】次に、基板温度T、電流密度Jとしたとき
の、log(J)に対するT(α+log(t)),T
1 {α+log(t1 )},T2 {α+log(t2
)}の関係がプロットされ、実動作領域のJo,To
まで外挿することにより、寿命tが決定される。
【0022】上記log(J)に対するT(α+log
(t)),T1 {α+log(t1)},T2 {α+l
og(t2 )}の関係は、1つの直線上に乗るため、寿
命推定が簡単に行うことができ、あらゆる環境下での寿
命推定が1つのグラフ上で行うことが可能となる。
【0023】また、活性化エネルギーなどにストレス強
度(電界)依存性がある場合には、従来方法よりも精度
の高い寿命推定が可能になる。さらに、上記の手順を最
適化することにより、さらに精度の向上を図ることがで
きる。
【0024】本発明の第2の半導体装置の寿命推定方法
は、請求項2に記載されているように、所定温度下で電
気的ストレスが所定強度だけ印加されたときの半導体装
置の寿命を推定する方法であって、上記半導体装置を少
なくとも相異なる2つの温度T1,T2に保持した状態
で、上記半導体装置に上記電気的ストレスを上記所定強
度とは異なる第1の強度だけ印加したときに、上記半導
体装置がそれぞれ使用不可能となる時間t1 ,t2 をそ
れぞれ求める第1のステップと、上記第1のステップに
より得られた結果を用いて、温度加速係数である活性化
エネルギーΔEを決定する第2のステップと、上記半導
体装置を上記温度T1,T2とは異なる温度T3に保持
した状態で、上記半導体装置に上記電気的ストレスを上
記第1の強度とは異なる第2の強度だけ印加したとき
に、上記半導体装置が使用不可能となる時間t3を求め
る第3のステップと、上記各ステップでそれぞれ得られ
た上記活性化エネルギーΔE及び上記使用不可能となる
時間t2,t3を用いて、下記式 α=(ΔE/2k)・(1/T2 +1/T3 )・(1/
ln10)−log(t2 ×t3 ) により定数αを決定する第4のステップと、上記第2の
ステップで得られた上記定数αと、上記第3のステップ
において得られた温度Tと上記使用不可能となる時間t
とを用いて、上記電気的ストレスの強度Eと積T{α+
log(t)},T1 {α+log(t1 )},T2
{α+log(t2 )}との関係をグラフ上に記す第5
のステップと、上記第5のステップで得られた上記電気
的ストレスの強度Eと積T{α+log(t)},T1
{α+log(t1 )},T2 {α+log(t2 )}
との関係を利用して上記半導体装置の寿命を決定する第
6のステップとを備えている。
【0025】この方法によると、まず、第2のステップ
で、第1のステップによる試験結果から、温度加速係数
である活性化エネルギーΔEが求められるが、この活性
化エネルギーΔEの値は電気的ストレスに対する依存性
を無視して求められる。
【0026】そこで、第4のステップでは、」第1のス
テップと第3のステップとにおける試験結果を利用し
て、家政科エネルギーの電気的ストレスに対する依存性
を考慮して推定を行うようような補正を行う。
【0027】その場合、第1の手順として、電気的スト
レスが第1の強度でデバイス温度がt1のときの試験
と、電気的ストレスの強度が第2の強度でデバイス温度
がT3のときの試験とを利用して、活性化エネルギーの
電気的ストレスに対する依存性を求めることができるは
ずである。また、第2の手順として、電気的ストレスが
第1の強度でデバイス温度がT2のときの試験と、電気
的ストレスの強度が第2の強度でデバイス温度がT3の
ときの試験とを利用しても、活性化エネルギーの電気的
ストレスに対する依存性を求めることができるはずであ
る。ここで、上記αを求める式に基づいて求められたα
は、上記第1の手順による補正と第2の手順による補正
とを行った結果得られるであろう2つのα値の平均値と
なる。すなわち、精度の高いαの値が得られたことにな
る。
【0028】したがって、3つの試験条件における試験
結果を利用して、活性化エネルギーが電気的ストレスの
強度に対する依存性がある場合に確実にその依存性を考
慮した推定を行うことができる。すなわち、温度加速係
数である活性化エネルギーなどに電気的ストレス特に電
界強度に対する依存性がある場合には、上記第1の寿命
推定方法よりも精度の高い寿命推定が可能になる。
【0029】本発明の第3の半導体装置の寿命推定方法
は、請求項3に記載されているように、あらかじめ想定
される活性化エネルギーΔEの電気的ストレスの強度F
に対する依存性ΔE(F)と電気的ストレスの強度Fに
関する加速係数γを用いた関係式 ΔE(Fop)−ΔE(Ftest)>(ln10/2)・T
test・γ(Ftest−Fop) に基づいて最適な寿命評価試験方法を選択する方法であ
る。
【0030】この方法により、電気的ストレスの強度に
対する依存性が半導体装置の種類や使用条件によって異
なることがあるが、どのような場合にも常に最も精度の
高い寿命推定を行うことができる。
【0031】さらに、以下の各請求項のごとく、上記請
求項1,2又は3の手順を最適化することにより、さら
に精度の向上を図ることができる。
【0032】請求項4に記載されているように、請求項
1又は2において、上記使用不可能となる時間を、上記
電気的ストレスを受ける半導体装置中のいずれか1つの
部材が破壊するのに要する時間とすることができる。
【0033】請求項5に記載されているように、請求項
1,2,3又は4において、上記半導体装置がMISF
ETである場合、上記電気的ストレスを上記MISFE
T中のゲート絶縁膜に印加することができる。
【0034】請求項6に記載されているように、請求項
1,2,3又は4において、上記電気的ストレスを、上
記半導体装置中の金属配線に印加することができる。
【0035】請求項7に記載されているように、請求項
1又は2において、上記電気的ストレスを一定の注入電
流密度とすることができる。請求項8に記載されている
ように、請求項1又は2において、上記電気的ストレス
を一定の電圧とすることができる。
【0036】
【発明の実施の形態】
(第1の実施形態)以下、第1の実施形態における半導
体装置の寿命推定方法について説明する前に、まず本実
施形態に係る寿命推定方法の特徴部分であるプロット方
法の正当性について、ゲート酸化膜(厚み8nm)を例
にとって説明する。続いて、寿命推定精度の向上のため
の最適測定手法についても説明する。
【0037】一般に、ゲート酸化膜の絶縁破壊までの時
間tは、基板温度Tと注入電流密度Jに大きく依存す
る。図1及び図2は、その一例を示す特性図である。図
1には破壊までの時間tと一定の注入電流密度Jの累積
値である破壊電荷量Qbdと基板温度Tとの関係が、図2
には破壊電荷量Qbdと一定の注入電流密度Jとの関係が
それぞれ示されている。ただし、ゲート絶縁膜にストレ
スをかける1つの手段の1つが電流であり、その他に一
定の電圧を印加することも可能である。
【0038】まず、図1に示す各パラメータT,Qbd間
の関係から、下記アレーニウスの関係式 Qbd=Qbd0 ・exp(ΔE/kT) (1) が得られる。ただし、kはボルツマン定数、ΔEは活性
化エネルギーである。
【0039】一方、図2に示す特性からは、下記式 Qbd=A・J-B (2) の関係が得られる。ただし、Bは定数である。ここで、
式(1)の両辺の対数を取ると、 log(Qbd)=log(Qbd0 )+ΔE/kT (3) となる。ここで、さらに式(3)を変形するとともに、
下記式(4)〜(6) Qbd=J・tbd (4) P=ΔE/K (5) α=log(J)−log(Qbd0 ) (6) を考慮して整理すると、下記式(7) P=T{α+log(tbd)} (7) が成立する。
【0040】ところで、上記式(6)より、ある基板温
度Tに対して、log(Qbd)はlog(J)と線形関
係にあることがわかるので、結局、式(7)の右辺とl
og(J)との関係も線形である。したがって、log
(J)を横軸に式(7)の右辺を縦軸にとったグラフは
直線になることがわかる。本発明は、斯かる点に着目し
て、実験結果を1つのグラフ上に表すことにより、寿命
推定を簡便に行うようにしたものである。
【0041】以上の事項に基づいて、以下では、上記モ
デルを利用した実施形態における半導体装置の寿命推定
方法について図面を参照しながら具体的に説明する。
【0042】図3(a),(b)は、本実施形態におけ
る半導体装置の寿命推定を行なう装置の概略図を示した
ものであり、図3(b)は図3(a)の一部を詳細に記
載したものである。図3(b)に示すように、半導体基
板10の上に、ゲート酸化膜20が形成されており、ゲ
ート酸化膜20の上にゲート電極21が形成されてい
る。すなわち、半導体基板10とゲート酸化膜20とゲ
ート電極21とによりMOSキャパシタが構成されてい
る。なお、ここでは、例えばゲート電極21の面積は5
μm2 であり、ゲート酸化膜21の膜厚は10nmであ
る。また、図3(a)に示すように、装置は、半導体基
板10を載置するためのウエハステージ11と、ウエハ
ステージ11の温度を調節する温度調整機構12と、ゲ
ート電極21に印加する電流を供給するための電流源1
3と、電流が印加されている間のゲート電極21の電圧
を測定するための電圧モニター14と、ゲート電極21
に電流を印加するためのプローブ15と、半導体基板1
0を接地させるためのプローブ16と、ゲート酸化膜2
0が破壊したときを判定して電流注入を停止する制御系
17と、モニター19とを備えている。ただし、半導体
基板10を接地させるには、ウエハステージ11の側か
ら行なってもよい。
【0043】以下、本実施形態における寿命推定のため
の動作について、図5のフローチャートに沿って説明す
る。
【0044】まず、ステップST1で、MOSキャパシ
タが形成された半導体基板10上のゲート電極21に電
流源13より定電流Jの注入を行なう。注入する電流密
度Jは、20,100mA/cm2 の2種類である。基
板温度Tは35℃(T1=308K)に設定されてい
る。この時、MOSキャパシタのゲート酸化膜20に印
加されているゲート電圧を電圧モニター14を用いて時
間に対してプロットし、破壊までの時間tbd1 、tbd2
(sec)を測定する。次に、基板温度Tを変えて(T
3 =423K)、電流密度20mA/cm2 で同様に破
壊までの時間tbd3 を測定する。
【0045】次に、ステップST12で、以上の実験を
行って得られた時間と基板温度から、下記式 T1 {α+log(tbd1 )}=T2 {α+log(tbd2 )} (8) を解いて、定数αを求める。その結果、本実施形態で
は、ゲート酸化膜厚10nmに対してα=0.547が
得られた。
【0046】次に、ステップST13で、この得られた
定数αを用いて、T{α+log(tbd)}の値を各測
定環境で得られたデータに基づき計算し、さらに、ステ
ップST14で、図4に示すように、その時の電流密度
J(mA/cm2 )に対して、T{α+log(tb
d)}を計算し、プロットする。同図から明かなよう
に、T{α+log(tbd)}に対して電流密度Jが1
つの直線に乗っていることが分かる。
【0047】そして、ステップST15で、使用状態に
おける基板温度Tと注入電流密度Jとに対する半導体装
置の寿命を推定する。
【0048】ここで、半導体装置の使用時の実動作にお
ける状態として、基板温度373K、電流密度10-6
A/cm2 を想定した時、J=10-9においてT{α+
log(tbd)}は約3200(10年保証の場合)と
なる。図4における直線を右側に延長すると、直線はこ
の点(10-6、3200)より上にあることがわかる。
従って、信頼性は保証されることになる。一方、プラズ
マ処理などでダメージを受けた酸化膜は、10年保証に
は疑問が残る結果になり、同図に示すように「不良品」
と判断する。
【0049】図6,図7は、上述の実験と同様の実験を
ゲート酸化膜の厚みを変えて行って結果得られた電流密
度JとT{log(tbd)}との関係を示すグラフであ
る。図6のグラフは厚み8nmのゲート酸化膜に対して
得られたものであり、図7のグラフは厚み6nmのゲー
ト酸化膜に対して得られたものである。図4,図6,図
7の一連のグラフからもわかるように、一定電流密度J
と積T{α+log(tbd)}の関係は線形性を示し、
1つのグラフ上で、温度加速係数、ストレス強度に関す
る加速係数を含めた形で信頼性認定が可能になる。
【0050】上記の方法により、半導体装置の寿命推定
あるいは信頼性認定を簡便に行うことができる。すなわ
ち、少なくとも4点における試験を必要としていた従来
の推定方法に比べ、本実施形態では、3回の試験によっ
て寿命推定を行うことができる。つまり、信頼性寿命試
験では、1回の試験に対して1000時間程度の時間が
必要であり、非常に長期間に亘る試験を必要とし、しか
も1つの試験用サンプルを作成するためにも多大の手間
と時間とを要するので、この試験回数の低減による推定
のための時間を低減できる効果は大きく、半導体デバイ
スのコストの低減に大きく貢献することができる。
【0051】ただし、本実施形態において、試験回数は
3回に限定されるものではなく、4回以上の試験を行っ
てさらに精度を上げることも可能である。例えば、ある
基板温度で3種類の一定注入電流密度J1,J2,J3
に対する加速試験を行って、積「α+log(tbd)}
をより高い精度で求めることもできる。その場合にも、
実験結果を1つのグラフに表すことができるので、寿命
推定の手順を簡便化することができるという利点を得る
ことができる。
【0052】次に、最小限の測定点数での寿命推定を想
定した場合の本発明の優位性について説明する。
【0053】最小限の測定点数は3点であり、それは、
電界F1 (MV/cm)等の第1の電気的ストレス条件
下で基板温度T1 ,T2 (K)における寿命t1 ,t2
と、電界F2 等の第2の電気的ストレス条件下で基板温
度T3 における寿命t3 とを測定することになる。
【0054】そして、まず、下記式(A) T1 {α+log(t1 )}=T2 {(αlog(t2 )} (A) に、上記測定で得られた基板温度T1 ,T2 及び寿命t
1 ,t2 を代入し、定数αを求める。
【0055】この場合、基板温度T1 ,T2 における結
果から活性化エネルギーΔEが決定され、電界強度F1
,F2 における結果から電界加速係数γが決定され
る。この電界加速係数γ,活性化エネルギーΔEともに
一定値であれば、この3点測定から、実動作領域での寿
命を決定することができる。
【0056】しかしながら、上述したように、この2つ
のパラメータγ,ΔE共に一定ではなく、おのおのに相
関が存在している。例えば、活性化エネルギーΔEが電
界強度Fに依存する場合には、従来方法では、誤差が生
じる。
【0057】しかし、本実施形態の方法によれば、ある
条件下において従来よりも精度の高い推定結果が得られ
る。図8は、活性化エネルギー及び電界加速係数につい
て、従来の方法と本実施形態の方法とで得られた推定値
の理想実験値からのずれ量を示す図である。ただし、実
動作電界強度Fを4MV/cm、基板温度Tを348K
と仮定している。同図に示すように、従来の方法による
推定値の理想実験値からのずれ量の対数値δ2は、本実
施形態の方法による推定値の理想実験値からのずれ量の
対数値δ1よりも大きく、本実施形態の方法によると精
度の高い結果を与えることがわかる。その理由について
以下に解析する。
【0058】ここでは、活性化エネルギーΔEが電界強
度Fに対する依存性を有している場合について、従来の
寿命推定における寿命時間tbd対電界強度Fopプロット
による誤差と、本実施形態の推定方法による誤差との比
較を行う。ただし、以下の条件を想定する。
【0059】 電界加速係数γ=1.0[桁/MV/cm](一定) 活性化エネルギーΔE=E0 −αFox(=0.2−0.
05(Fox−10))(eV) 加速試験環境: 電界強度Ftest=10(MV/cm) 基板温度Ttest=398(K) 寿命ttest=104 (sec) 実動作環境: 電界強度Ftest=4(MV/cm) 基板温度Ttest=348(K) 寿命top(本実施形態による寿命をtopn とする)=?
(sec) ここで、実動作環境における寿命topは、一般的に下記
式(9) top=ttest・10γ(Ftest-Fop) ・exp[−ΔE(Fop)(1/Ttest−1/Top)] (9) で表される。
【0060】ここで、従来の推定方法では、ΔEを一定
とし、下記式(10) tcal =ttest・10γ(Ftest-Fop) ・exp[−ΔE(Ftest)(1/Ttest−1/Top)] (10) のように計算するので、上記式(9)による算出値との
相違は、 tcal /top=exp[α(Ftest−Fop) ・(1/Ttest−1/Top)] (11) で表される。
【0061】一方、本実施形態の方法では、加速試験環
境における電界強度Ftestに対しては、下記式(12) Ttest{Ctest+log(ttest)} =Top{Ctest+log(topn )} (12) が成立するので、さらに下記式が成立する。
【0062】Ctest={Top・log(topn )}−T
test・log(ttest)}/(Ttest−Topn ) したがって、実動作環境の電界強度Fopに対して、下記
式(13) Ttest[Ctest+log(ttest)}+γ(Ftest−Fop)] =Top{Ctest+log(tcaln)} (13) が成立する。以上の各式を整理すると、下記式(14) tcaln=ttest・10γ(Ftest-Fop)(Ttest/Top) ・exp[−ΔE(Ftest)(1/Ttest−1/Top)] (14) が成立する。したがって、計算値tcalnと実動作におけ
る寿命topとの相違は、下記式(15) tcaln/top=exp[α(Ftest−Fop) ・(1/Ttest−1/Top)]10γ(Ftest-Fop)(Ttest/Top-1 ) (15) で表されることになる。上記式(14),(15)よ
り、従来の推定方法と本実施形態の推定方法とによる推
定誤差の相違は、試験環境における電界強度Ftestと実
動作環境における電界強度Fopに対する活性化エネルギ
ーの差によって大きく左右されていることがわかる。
【0063】図9及び図10は、本実施形態と従来の方
法とについて、活性化エネルギーと電界加速係数の値を
変化させて、理想実験値からの推定値のずれ量を示す図
である。図9の横軸は、試験ストレス環境と実動作環境
での活性化エネルギーΔEの差つまりΔE(Ftest)−
ΔE(Fop)であり、縦軸は、理想実験値と寿命推定値
の比である。両者の比が1とは誤差が0であることを示
し、比が1に近い程精度が高いことになる。図9から、
従来の推定方法では、必ず過小評価になることがわか
る。ただし、活性化エネルギー差[ΔE(Ftest)−Δ
E(Fop)]が0の場合には、従来の推定方法が最も理
想実験値に一致している。これは、従来の推定方法の場
合、活性化エネルギーには電界強度に対する依存性がな
いとして取り扱っていたにすぎないからである。
【0064】次に、活性化エネルギーの電界強度に対す
る依存性を無視して寿命推定を行う従来の方法に対し
て、本実施形態の方法の方が精度の高い推定を行いうる
範囲について、以下に説明する。
【0065】そのためには、従来の方法が過小評価さ
れ、本実施形態の方法が過大評価される傾向があること
を考慮すると、下記式tcaln/top<top/tcalを解
けばよい。ただし、対数表示における差から、右辺は式
(11)の逆数を採っている。したがって、下記式(1
6) exp[−2{ΔE(Ftest)−ΔE(Fop)}(1/Ttest−1/Top)] >10γ(Ftest-Fop)(Ttest/Top-1 ) (16) が成立し、式(16)から、下記式(17) ΔE(Fop)−ΔE(Ftest) >(ln10/2)・Ttest・γ(Ftest−Fop) (17) が導かれる。すなわち、式(17)が成立する範囲では
本実施形態の推定方法の方が従来の推定方法よりも精度
がよいことになる。一方、式(17)が成立しない範囲
では、従来の推定方法の方が手間はかかるものの推定精
度は高いことになる。したがって、式(17)が成立す
るかどうかを基準として寿命推定方法を選択することに
より、最も精度の高い推定を行うことが可能となる。
【0066】式(17)より、γ=1の場合には、活性
化エネルギーΔEの差つまりΔE(Fop)−ΔE(Fte
st)=0.237が成立すれば、本実施形態が有利であ
ることになる。
【0067】これまでの報告から、試験ストレス環境と
実動作環境での活性化エネルギーΔEの差は0.4eV
以上であることが分かっており、この領域では、大抵の
電界加速係数において、本発明の方法の方が、最小限の
測定点数でありながら高い精度結果を与えることがわか
る。
【0068】図10は、本実施形態の方法が、従来の推
定方法よりも精度の高い推定を行うことができる活性化
エネルギーの差{ΔE(Fop)−ΔE(Ftest)}の範
囲を、縦軸を測定電界強度の差と基板温度の積に変更し
て図示したものである。ある電界加速係数γに対して、
活性化エネルギーΔEの電界強度Fに対する依存性がわ
かっている場合には、加速試験条件を同図に示す矢印の
範囲に設定すればよいことを示している。例えば電界加
速係数が1(桁/MV/cm)で、[ΔE(Fop)−Δ
E(Ftest)]=0.5eVであれば、tcaln=top、
すなわち、本実施形態の方法による推定精度が0となる
ための条件は、基板温度Ttestとストレス電界強度Fte
stが、下記式 kTtest(Fop −Ftest)<0.15 を満たすように設定すればいい。
【0069】図11は、本発明の方法による推定誤差が
ほぼ0になる条件を示す。同図には、想定条件を併せて
記載している。
【0070】上述のように、本実施形態によると、1つ
のグラフ上に少ない実験結果から得たデータを表すだけ
で、簡便に寿命推定を行うことができ、寿命推定のため
の時間を大幅に短縮することができる。しかも、」活性
化エネルギーの電界強度に対する依存性が大きいような
条件では、従来の少なくとも4点における試験で行って
いた推定方法に比べて推定精度を向上する。
【0071】(第2の実施形態)次に、最小限の測定点
数で寿命を推定しうる第2の実施形態について、その原
理とともに説明する。
【0072】図12は、第2の実施形態に係る寿命推定
方法の手順を示すフローチャートである。電界強度をF
1 ,F2 (F1 >F2 )とし、基板温度をT1 ,T2 ,
T3(T2 >T1 ,T3 )とする。
【0073】まず、ステップST21で、電界強度F1
に対応する第1の加速試験環境下において、基板温度T
1 ,T2 に対する寿命tbd1 、tbd2 を測定する。
【0074】次に、ステップST22で、寿命tbd1 、
tbd2 より活性化エネルギーΔEを求める。
【0075】次に、ステップST23で、電界強度F2
に対応する第2の加速試験環境において、基板温度T3
に対する寿命tbd3 を測定する。このとき、基板温度T
1 とT3 とは同じでもよい。
【0076】そして、ステップST24で、上記ステッ
プST22で求めた活性化エネルギーΔEと、ステップ
ST23で求めたtbd3 を用いて、定数αを下記式 α=(1/2)・(ΔE/k)・(1/T2 +1/T3 )・(1/ln10) −log(tbd2 ×tbd3 )} (18) より求める。
【0077】そして、ステップST25で、この定数α
を用いて、電界強度F対T(α+log(tbd))をプ
ロットして、実動作領域での寿命を推定する。
【0078】上記図8に示す第2の方法(同図の白丸参
照)のデータが、本実施形態による寿命の推定値であ
る。同図からも分かるように、上記第1の実施形態の方
法による推定値(同図中の黒丸)よりも本実施形態によ
る寿命の推定値の方が理想実験値(同図中の黒三角)に
近く、より精度の高い寿命推定を行うことができる。以
下、その理由について説明する。
【0079】図18は、横軸を電界強度とし、縦軸を積
T{α+log(tbd)}として、積T{α+log
(tbd)}の電界強度に対する依存性を示すグラフであ
る。ここで、上記ステップST21における実験結果か
ら図18に示す2つの点a,bのデータが得られたとす
る。又、ステップST23における実験から図18に示
す点cのデータが得られたとする。そして、ステップS
T24で、手薄宇αを上記式(9)に基づき決定するこ
とは、積T{α+log(tbd)}の電界強度Fに対す
る依存性を、同図の直線に示すように。直線c−aと直
線c−bとの平均的な値に決定することに相当する。つ
まり、ステップST22では電界強度の依存性を無視し
て活性化エネルギーΔEを仮に決定しておき、ステップ
ST24でこれを補正するのである。したがって、本実
施形態では、活性化エネルギーΔEが電界強度Fなどの
電気的ストレスの強度に対する依存性を示しており、か
つその依存性が大きい場合に、第1の実施形態よりもさ
らに推定精度を高めることができる。
【0080】また、図13は、実際に報告されている実
験値を本実施形態の方法によりプロットした図である。
様々な基板温度に対する実験値が、1つの直線上にのっ
ていることが分かる。
【0081】次に、実際に本方法による寿命推定を具体
的に説明する。
【0082】本実施形態の方法で寿命推定を行う場合に
も、図3に示す装置を用いてデータ及び推定値を得るこ
とができる。
【0083】まず、MOSキャパシタが形成された半導
体基板10上のゲート電極21に電圧源14より定電圧
を印加する。印加する電圧は10.0V,9.2V(た
だし、ゲート電極側が負の電位)である。この電圧は、
図10の矢印に示す領域に入っている。おおよそ活性化
エネルギー差[ΔE(Ftest)−ΔE(Fop)]は0.
5eV以上であり、電界加速係数は1程度であることは
これまでの検討から分かっている。
【0084】そして、基板温度Tは35℃(T1 =30
8K)に設定されている。この時、MOSキャパシタの
ゲート酸化膜20に流れている電流を電流モニター13
を用いて時間に対してプロットし、破壊までの時間tbd
2(10.0V)を測定する。次に、基板温度をT0
(=378K)に変えて、印加電圧10.0V,9.2
Vでの寿命tbd1,tbd3 を測定する。寿命tbd1 とtbd
2 より活性化エネルギーΔEは、0.055eVと求め
られた。
【0085】図14に示すように、以上の手順によって
得られた寿命tbd2 ,tbd3 と基板温度T、活性化エネ
ルギーΔEとを利用して、式(18)に基づいて定数α
を求めると、−4.1となった。そして、電界強度Fに
対して積T(α+log(tbd))をプロットすること
により寿命を推定する。ただし、実動作環境における電
界を4MV/cm、温度を348Kと想定している。同
図のグラフ上では、T(α+log(tbd))は約18
00(10年保証の場合)となる。同図に示す直線はこ
の点(4,1800)(同図には現れていない点)より
上にあるので、信頼性は保証されることになる。また、
そのほかの電界強度に対して、実験値を同じプロットし
た結果を併せて載せているが、すべて1つの直線上にの
っており、本方法の正当性が証明できた。
【0086】
【発明の効果】本発明によれば、半導体装置の寿命推定
方法として、ある温度条件でストレス強度を変えた加速
試験と上記のストレス強度と同じ強度で温度を変えた試
験とを行い、その得られた寿命をもとに、ある関係式を
利用して、1つのグラフ上に全てのデータを表すように
したので、半導体装置の寿命推定に要する時間の短縮
と、寿命推定精度の向上とを図ることができる。
【図面の簡単な説明】
【図1】定電流注入時のゲート酸化膜寿命の基板温度依
存性を示す図である。
【図2】定電流注入時のゲート酸化膜寿命の注入電流密
度依存性を示す図である。
【図3】第1の実施形態に係る寿命推定に用いた装置及
び半導体装置の断面図である。
【図4】第1の実施形態に係る厚み10nmのゲート酸
化膜の注入電流密度とT(α+log(tbd))の関係
を示す図である。
【図5】第1の実施形態における寿命推定方法の手順を
示すフローチャート図である。
【図6】第1の実施形態に係る厚み8nmのゲート酸化
膜の注入電流密度とT(α+log(tbd))の関係を
示す図である。
【図7】第1の実施形態に係る厚み6nmのゲート酸化
膜の注入電流密度とT(α+log(tbd))の関係を
示す図である。
【図8】第1,第2の実施形態の方法による寿命推定結
果と従来方法による結果の比較を示す図である。
【図9】第1の実施形態の方法と従来の方法とによる寿
命推定値の違いと活性化エネルギーの差の関係を表わす
図である。
【図10】本発明の方法が従来方法よりも推定精度が高
い領域を示す図である。
【図11】本発明の方法による寿命推定誤差が0になる
場合の一例を示す図である。
【図12】第2の実施形態に係る寿命推定方法の手順を
示すフローチャート図である。
【図13】これまで報告されている寿命測定結果を本発
明の方法によりプロットした例を示す図である。
【図14】第2の実施形態の本発明の第二の実施例のゲ
ート酸化膜の寿命とストレス電界強度の関係
【図15】従来の信頼性評価加速試験における温度と信
頼性パラメータの関係を示す図である。
【図16】従来の信頼性評価加速試験における電界と信
頼性パラメータの関係を示す図である。
【図17】活性化エネルギーと電界強度の実験値に関し
てこれまでに報告されているデータを示す図である。
【図18】第2の実施形態による寿命推定が高精度であ
る理由を説明するためのグラフである。
【符号の説明】
10 半導体基板 11 ウェハステージ 12 温度調節機構 13 電流源 14 電圧モニター 15 プローブ 16 プローブ 17 制御系 19 解析系 20 ゲート酸化膜 21 ゲート電極

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 所定温度下で電気的ストレスが所定強度
    だけ印加されたときの半導体装置の寿命を推定する方法
    であって、 上記半導体装置を少なくとも相異なる2つの温度T1,
    T2に保持した状態で、上記半導体装置に上記電気的ス
    トレスを上記所定強度とは異なる第1の強度だけ印加し
    たときに、上記半導体装置がそれぞれ使用不可能となる
    時間t1 ,t2をそれぞれ求める第1のステップと、 上記第1のステップにより得られた結果を用いて、下記
    式 T1 {α+log(t1 )}=T2 {α+log(t2
    )} に基づき定数αを決定する第2のステップと、 上記半導体装置を温度Tに保持した状態で、上記半導体
    装置に上記電気的ストレスを上記第1の強度とは異なる
    第2の強度だけ印加したときに上記半導体装置が使用不
    可能となる時間tを求める第3のステップと、 上記第2のステップで得られた上記定数αと、上記第3
    のステップにおいて得られた温度Tと上記使用不可能と
    なる時間tとを用いて、上記電気的ストレスの強度と積
    T{α+log(t)},T1 {α+log(t1
    )},T2 {α+log(t2 )}との関係をグラフ
    上に記す第4のステップと、 上記電気的ストレスの強度と積T{α+log
    (t)},T1 {α+log(t1 )},T2 {α+l
    og(t2 )}との関係を利用して、上記半導体装置に
    上記所定温度下で上記電気的ストレスを所定強度だけ印
    加したときの上記半導体装置の寿命を決定する第5のス
    テップとを備えていることを特徴とする半導体装置の寿
    命推定方法。
  2. 【請求項2】 所定温度下で電気的ストレスが所定強度
    だけ印加されたときの半導体装置の寿命を推定する方法
    であって、 上記半導体装置を少なくとも相異なる2つの温度T1,
    T2に保持した状態で、上記半導体装置に上記電気的ス
    トレスを上記所定強度とは異なる第1の強度だけ印加し
    たときに、上記半導体装置がそれぞれ使用不可能となる
    時間t1 ,t2をそれぞれ求める第1のステップと、 上記第1のステップにより得られた結果を用いて、温度
    加速係数である活性化エネルギーΔEを決定する第2の
    ステップと、 上記半導体装置を上記温度T1,T2とは異なる温度T
    3に保持した状態で、上記半導体装置に上記電気的スト
    レスを上記第1の強度とは異なる第2の強度だけ印加し
    たときに、上記半導体装置が使用不可能となる時間t3
    を求める第3のステップと、 上記各ステップでそれぞれ得られた上記活性化エネルギ
    ーΔE及び上記使用不可能となる時間t2,t3を用い
    て、下記式 α=(ΔE/2k)・(1/T2 +1/T3 )・(1/
    ln10)−log(t2 ×t3 ) により定数αを決定する第4のステップと、 上記第2のステップで得られた上記定数αと、上記第3
    のステップにおいて得られた温度Tと上記使用不可能と
    なる時間tとを用いて、上記電気的ストレスの強度と積
    T{α+log(t)},T1 {α+log(t1
    )},T2 {α+log(t2 )}との関係をグラフ
    上に記す第5のステップと、 上記第5のステップで得られた上記電気的ストレスの強
    度と積T{α+log(t)},T1 {α+log(t
    1 )},T2 {α+log(t2 )}との関係を利用し
    て上記半導体装置の寿命を決定する第6のステップとを
    備えていることを特徴とする半導体装置の寿命推定方
    法。
  3. 【請求項3】 あらかじめ想定される活性化エネルギー
    ΔEの電気的ストレスの強度Fに対する依存性ΔE
    (F)と電気的ストレスの強度Fに関する加速係数γを
    用いた関係式 ΔE(Fop)−ΔE(Ftest)>(ln10/2)・T
    test・γ(Ftest−Fop) に基づいて最適な寿命評価試験方法を選択することを特
    徴とする半導体装置の寿命推定方法。
  4. 【請求項4】 請求項1又は2記載の半導体装置の寿命
    推定方法において、 上記使用不可能となる時間を、上記電気的ストレスを受
    ける半導体装置中のいずれか1つの部材が破壊するのに
    要する時間とすることを特徴とする半導体装置の寿命推
    定方法。
  5. 【請求項5】 請求項1,2,3又は4記載の半導体装
    置の寿命推定方法において、 上記半導体装置は、MISFETであり、 上記電気的ストレスを、上記MISFET中のゲート絶
    縁膜に印加することを特徴とする半導体装置の寿命推定
    方法。
  6. 【請求項6】 請求項1,2,3又は4記載の半導体装
    置の寿命推定方法において、 上記電気的ストレスを、上記半導体装置中の金属配線に
    印加することを特徴とする半導体装置の寿命推定方法。
  7. 【請求項7】 請求項1又は2記載の半導体装置の寿命
    推定方法において、 上記電気的ストレスは、一定の注入電流密度であること
    を特徴とする半導体装置の寿命推定方法。
  8. 【請求項8】 請求項1又は2記載の半導体装置の寿命
    推定方法において、 上記電気的ストレスは、一定の電圧であることを特徴と
    する半導体装置の寿命推定方法。
JP27808296A 1996-04-08 1996-10-21 半導体装置の寿命推定方法 Withdrawn JPH09330964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27808296A JPH09330964A (ja) 1996-04-08 1996-10-21 半導体装置の寿命推定方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8500496 1996-04-08
JP8-85004 1996-04-08
JP27808296A JPH09330964A (ja) 1996-04-08 1996-10-21 半導体装置の寿命推定方法

Publications (1)

Publication Number Publication Date
JPH09330964A true JPH09330964A (ja) 1997-12-22

Family

ID=26426011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27808296A Withdrawn JPH09330964A (ja) 1996-04-08 1996-10-21 半導体装置の寿命推定方法

Country Status (1)

Country Link
JP (1) JPH09330964A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102262206A (zh) * 2011-04-26 2011-11-30 北京大学 pMOSFET器件负偏置温度不稳定性寿命预测方法
CN102590726A (zh) * 2012-02-23 2012-07-18 北京航空航天大学 一种评估功率vmos管寿命以及可靠性的分析方法
CN103063995A (zh) * 2011-10-21 2013-04-24 北京大学 一种预测soi mosfet器件可靠性寿命的方法
CN104122492A (zh) * 2014-07-24 2014-10-29 北京大学 一种预测半导体器件寿命的工作电压的方法
US9086448B2 (en) 2011-10-21 2015-07-21 Peking University Method for predicting reliable lifetime of SOI mosfet device
KR20200111068A (ko) * 2019-03-18 2020-09-28 한국세라믹기술원 내플라즈마 세라믹의 가속수명 시험방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102262206A (zh) * 2011-04-26 2011-11-30 北京大学 pMOSFET器件负偏置温度不稳定性寿命预测方法
CN103063995A (zh) * 2011-10-21 2013-04-24 北京大学 一种预测soi mosfet器件可靠性寿命的方法
WO2013056490A1 (zh) * 2011-10-21 2013-04-25 北京大学 一种预测soi mosfet器件可靠性寿命的方法
US9086448B2 (en) 2011-10-21 2015-07-21 Peking University Method for predicting reliable lifetime of SOI mosfet device
CN102590726A (zh) * 2012-02-23 2012-07-18 北京航空航天大学 一种评估功率vmos管寿命以及可靠性的分析方法
CN104122492A (zh) * 2014-07-24 2014-10-29 北京大学 一种预测半导体器件寿命的工作电压的方法
KR20200111068A (ko) * 2019-03-18 2020-09-28 한국세라믹기술원 내플라즈마 세라믹의 가속수명 시험방법

Similar Documents

Publication Publication Date Title
McPherson et al. Comparison of E and 1/E TDDB models for SiO/sub 2/under long-term/low-field test conditions
US6326792B1 (en) Method and apparatus for lifetime prediction of dielectric breakdown
US6198301B1 (en) Method for determining the hot carrier lifetime of a transistor
CN102221668A (zh) 检测半导体器件介质层可靠性的方法和装置
JPH09330964A (ja) 半導体装置の寿命推定方法
JP3681683B2 (ja) 絶縁膜の寿命推定方法及び半導体装置の管理方法
Aal TDDB Data Generation for Fast Lifetime Projections Based on $ V $-Ramp Stress Data
US6249139B1 (en) Lifetime measurement of an ultra-thin dielectric layer
JP4040446B2 (ja) Mis型半導体層装置の評価方法
JP2002141388A (ja) 半導体装置の評価方法及びその評価装置
US7106087B2 (en) Method and apparatus for evaluating semiconductor device
JP3859357B2 (ja) 絶縁膜評価方法
Ma et al. Systematic study on temperature and time-varying characteristics of SiC MOSFET static parameters at 200° C
JPH06201761A (ja) 絶縁膜の経時絶縁破壊特性測定方法
Hung et al. Time-Efficient Characterization of Time-Dependent Gate Oxide Breakdwon Using Tunable Ramp Voltage Stress (TRVS) Method for Automotive Applications
Andreev Technique of control of the gate dielectric of mis structures based on high-field charge injection
JP2584093B2 (ja) 絶縁膜の信頼性評価方法
US6289291B1 (en) Statistical method of monitoring gate oxide layer yield
Tao et al. LDMOST gate oxide breakdown prediction under realistic RF power application conditions
Dumin A new algorithm for transforming exponential current ramp breakdown distributions into constant current TDDB space, and the implications for gate oxide QBD measurement methods
JPH08111443A (ja) 半導体素子の信頼性評価方法及び装置
JP3610817B2 (ja) 半導体装置の評価方法
JP2000058612A (ja) 半導体素子の絶縁膜の評価方法
Dellin et al. Wafer level reliability
JPH10185878A (ja) 絶縁破壊測定方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106