CN103063995A - 一种预测soi mosfet器件可靠性寿命的方法 - Google Patents

Abstract

一种预测SOI MOSFET器件可靠性寿命的方法。在不同的测试台温度下测量SOI MOSFET器件栅电阻随温度变化关系；在不同的测试台温度下对SOI MOSFET器件进行加速寿命试验，得到表征器件寿命的参数随着应力时间的退化关系，以及该参数退化至10％时的存在自热影响的寿命；利用测得的自热温度和阿伦尼斯模型对测得的器件寿命进行自热修正，得到不含自热温度对寿命影响的本征寿命；对自热引起的漏端电流变化进行自热修正；对热载流子引起的碰撞电离率进行自热修正；对偏置条件下SOI MOSFET器件的工作寿命进行预测。本发明除去了在实际的逻辑电路或AC的模拟电路中SOI MOSFET器件不会存在自热效应对寿命预测的影响，使得预测的结果更加精确。

Description

一种预测SOI MOSFET器件可靠性寿命的方法

技术领域

本发明涉及半导体可靠性研究领域，由于SOI MOSFET器件的自热效应会加剧器件退化程度，而在实际的数字电路中自热效应的影响很小，本发明主要涉及针对SOI MOSFET器件的自热修正后的一种可靠性寿命的预测方法。 

背景技术

随着VLSI技术的飞速发展，硅集成电路工艺已进入以深亚微米乃至超深亚微米特征尺寸为主的产品生产阶段。制造工艺的技术进步极大地提高了VLSI质量和性能，同时大大降低了单个芯片的工艺成本，推动了集成电路产品的普及，带来新的电子信息革命。然而，在器件等比例缩小的同时，工作电压并不能达到相同比例的缩小，所以各种可靠性问题也逐渐变得日趋严重，其中主要包括热载流子效应(HCI)、负偏压热不稳定(NBTI)以及氧化层随时间的击穿(TDDB)等。 

SOI(Silicon-On-Insulator，绝缘衬底上的硅)MOSFET器件是指在绝缘衬底上形成一层单晶硅薄膜，或是单晶硅薄膜被绝缘层从支撑的硅衬底中分开而形成的材料结构。与传统体硅MOS器件相比，SOI MOSFET器件具有电隔离性能好，寄生电容小，易形成浅结，可以避免闩锁效应，抗辐射能力强等优势。然而，由于SOI MOSFET器件隐埋氧化层的热导率较差，使得器件沟道区晶格温度上升，从而导致器件开态漏端电流下降。 

加速寿命试验的基本思想是利用高应力下的寿命特征去外推断正常应力水平下的寿命特征。实现这个基本思想的关键在于建立寿命特征与应力水平之间的关系，即加速模型。在传统的应力加速过程中，所加的应力条件为DC(直流)电压，对应的TTF(time to failure)被用来预测该器件应用于数字和模拟电路中的寿命。然而用这种方法对在实际工作的逻辑电路或AC的模拟电路预测有很大的误差，缘由自热效应的产生与工作电路的频率相关，工作频率越大，器件的热响应还来不及建立信号就已经传导出去，而工作频率越小，自热效应也就越严重。所以，基于高应力下的寿命预测在数字电路中应当去除自热效应对寿命的影响，从而得到精确的SOI MOSFET器件可靠性寿命值。 

发明内容

本发明的目的在于提供一种主要针对同一批工艺下SOI MOSFET器件在不同偏置条件下因 产生自热温度不同进行的自热修正后的可靠性寿命预测方法。 

本发明提供的技术方案如下： 

一种预测SOI MOSFET器件可靠性寿命的方法，其特征在于，包括如下步骤： 

a)在不同的测试台(wafer)温度T_wafer下测量SOI MOSFET器件栅电阻随温度变化关系，得到电阻温度关系系数α以及在不同偏置条件下的自热温度T_sh，并在存在自热效应下测得衬底电流I_sub，sh和漏端电流I_d，sh； 

b)在不同的wafer温度T_wafer下对SOI MOSFET器件进行加速寿命试验，得到表征器件寿命的参数随着应力时间的退化关系，以及该参数退化至10％时的存在自热影响的寿命τ_sh； 

c)利用测得的自热温度和阿伦尼斯(Arrhenius)模型(如公式1)对测得的器件寿命进行自热修正，得到去除自热影响后的寿命τ_{non_sh}； 

τ＝A₀exp(E_a/kT)          (公式1) 

${\mathrm{\τ}}_{\mathrm{non}\_\mathrm{sh}}={\mathrm{\τ}}_{\mathrm{sh}}\×\exp \left[\frac{E_a}{k}(\frac{1}{T_{\mathrm{wafer}}}-\frac{1}{T_{\mathrm{wafer}}+T_{\mathrm{sh}}})\right]$ (公式2) 

其中公式1中τ为寿命，A₀为式前系数，E_a为激活能，k为波尔兹曼常数，T为绝对温度；公式2中τ_{non_sh}为去除自热影响后的寿命，τ_sh为存在自热影响的寿命，E_a为激活能，可通过拟合得到，k为波尔兹曼常数，T_wafer为wafer温度，T_sh为提取的自热温度； 

d)对自热引起的漏端电流变化进行自热修正，如下： 

logI_{d，non_sh}＝logI_d，sh-βlogT_sh    (公式3) 

其中I_{d，non_sh}为消除自热影响后的漏端电流，I_d，sh为未消除自热影响的漏端电流，T_sh为提取的自热温度，β为系数(该系数可通过数据拟合得到)； 

e)对热载流子引起的碰撞电离率M进行自热修正，其中M＝I_sub/I_d，I_sub为衬底电流，I_d为漏端电流，修正的公式如下： 

logM_{non_sh}＝logM_sh-γlogT_sh    (公式4) 

其中M_{non_sh}为消除自热影响后的碰撞电离率，M_sh为未消除自热影响的碰撞电离率，T_sh为提取的自热温度，γ为系数(该系数可通过数据拟合得到)； 

f)利用标准的Hu模型^[1](如公式5)，将进行自热修正后的各参数值，寿命τ_{non_sh}，漏端电流I_{d，non_sh}和碰撞电离率M_{non_sh}代入模型中，所述M_{non_sh}＝I_{sub，non_sh}/I_{d，non_sh}，通过拟合得到式中的系数常数A、B；在测得一定偏压下的漏端电流和衬底电流值后，利用公式6，对该偏置条件下SOIMOSFET器件的工作寿命进行预测： 

τ_{non_sh}·(I_{d，non_sh}/W)＝A·(I_{sub，non_sh}/I_{d，non_sh})^-B   (公式5) 

τ′_{non_sh}＝(A·W/I′_{d，non_sh})(I′_{sub，non_sh}/I′_{d，non_sh})^-B  (公式6) 

其中W为器件沟道宽度，I′_{sub，non_sh}、I′_{d，non_sh}和τ′_{non_sh}为需要进行预测的偏压条件下的自热修正后的衬底电流、漏端电流和去除自热影响后的寿命。 

特别地，在步骤a)中，所述的测量SOI MOSFET器件栅电阻随温度变化关系的步骤如下： 

i)对于五端SOI MOSFET器件，在一条栅的两端分别打上接触孔，测试栅电阻时分别接上电压Vg1和Vg2，为了排除栅隧穿电流对监测栅电流Ig1和Ig2的影响，测试电压Vg1＝Vg+ΔVg，Vg2＝Vg-ΔVg，其中Vg为栅上所加的应力偏压，分别取不同的ΔVg测得栅电流Ig1_i和Ig2_i(i＝1，2，3，...，n)，同时Rg_i＝4ΔVg_i/(Ig1_i+Ig2_i)，其中Rg_i为第i次测量的电阻，最后得到在一定温度和一定偏压下的栅电阻 

n值一般小于5； 

ii)当栅端电压Vg和漏端电压Vd应力电压为零时，在不同的wafer温度下执行步骤i)，得到在没有自热效应下的栅电阻随wafer温度的变化关系，用电阻温度关系系数α表示： 

$\mathrm{\α}=\frac{\mathrm{Rg}\left(T_{\mathrm{high}}\right)-\mathrm{Rg}\left(T_{\mathrm{ref}}\right)}{T_{\mathrm{high}}-T_{\mathrm{ref}}}$ (公式7) 

其中T_ref为参考温度，Rg(T_ref)为参考温度下测得的栅电阻，T_high为大于参考温度值的温度，Rg(T_high)为在T_high下的测得的栅电阻； 

iii)当Vg和Vd应力电压均大于零时，在不同的wafer温度下执行步骤i)，测得在不同的偏置条件下因自热效应不同而引起栅电阻不同，利用电阻温度关系系数α和测得的电阻Rg算出自热温度T_sh

$T_{\mathrm{sh}}=\frac{\mathrm{Rg}\left(T_{\mathrm{high}}\right)-\mathrm{Rg}\left(T_{\mathrm{ref}}\right)}{\mathrm{\α}}$ (公式8)。 

步骤a)中所述可靠性测试应力为热电子注入(HCI)应力。 

步骤b)中所述表征器件寿命的参数为最大跨导值G_{m_max}或饱和漏端电流I_dsat。 

步骤i)中所述的Vg的取值应远大于ΔVg，ΔVg取值小于50mV。 

与现有的SOI MOSFET测试寿命方法相比，本发明提供的方法除去了在实际的逻辑电路或AC的模拟电路中SOI MOSFET器件不会存在自热效应对寿命预测的影响，使得预测的结果更加精确。 

附图说明

图1：五端有体接触SOI MOSFET器件的三维结构图； 

其中：101为隐埋层；102为栅端1；103为栅端2；104为源端；105为漏端； 

图2：栅电阻提取示意图； 

图3：栅电阻与测试台温度关系图； 

图4：器件最大跨导值随应力时间退化曲线图； 

图5：寿命与温度间的阿伦尼斯图； 

图6：漏端电流与温度间的关系图； 

图7：碰撞电离率与温度间的关系图； 

图8：Hu模型中相关参数的关系图。 

具体实施方式

下面参照附图，更详细地描述出本发明的最佳实施例。 

本例实施测试的SOI MOSFET器件为五端有体接触的SOI NMOS器件(PMOS与此类似)，三维示意图如图1所示。选取工艺条件良好、界面态均匀的NMOS管，其宽(W)和长(L)分别为5um 和0.18um。具体的实施步骤如下： 

1)提取在不同的wafer温度和应力偏置条件下的栅电阻，方法为：如图2所示，对栅1和栅2分别接上电压Vg1和Vg2，为了排除栅隧穿电流对检测电流Ig1和Ig2的影响，Vg1＝Vg+ΔVg，Vg2＝Vg-ΔVg，其中Vg为栅上所加的应力偏压(Vg远大于ΔVg)，ΔVg分别取值1OmV、20mV、30mV和40mV，测得栅电流Ig1_i和Ig2_i(i＝1，2，3，4)，得到不同ΔVg条件下的栅电阻Rg_i＝4ΔVg_i/(Ig1_i+Ig2_i)，于是在一定的应力偏压Vg条件下所测得的栅电阻为 

2)当wafer温度为T1＝303K、T2＝323K、T3＝353K和T4＝383K，取Vg＝Vd＝Vstress＝0，Vstress为应力电压，在上述的wafer温度下执行步骤1)，可以得到在没有自热效应条件下的栅电阻随温度(wafer温度)的变化关系，如表1，得到电阻温度关系系数常数 改变Vstress的值，分别为0.8V、1.2V、1.6V、2.0V、2.2V、2.4V、2.6V、2.8V和3.0V，同样在不同wafer温度下，测得不同条件下的栅电阻，根据电阻温度关系系数常数，得到了电阻温度分布图，如图3。 

表1 

根据公式 从图3可以提取出在应力偏置Vstress为2.4V、2.6V、2.8V和3.0V和不同wafer温度下的自热温度，可以看到在不同的wafer温度下，相同偏置条件下产生的自热温度基本相同。 

温度	Vg＝Vd＝0	Vg＝Vd＝2.4	Vg＝Vd＝2.6	Vg＝Vd＝2.8	Vg＝Vd＝3.0V
						30°	0	98.68K	128.74K	152.83K	176.51K
50°	0	99.62K	123.64K	159.01K	180.53K
						80°	0	99.29K	121.55K	155.41K	174.33K
110°	0	101.36K	121.93K	161.670K	179.88K

表2 

3)wafer温度T1＝303K，对SOI MOSFET器件进行HCI可靠性实验，施加HCI应力偏置 (Vg＝Vd＝Vstress1＝2.6V，2.8V，3.0V)，源端、体端接地，背栅浮置，应力时间6000s，应力过程中对栅电流Ig、衬底电流I_sub和漏端电流I_d进行采样。并分别在应力时间t＝1s，2s，5s，10s，20s，50s，100s，200s，500s，1000s，2000s，4000s，6000s时中断应力，测量器件的转移曲线，得到最大跨导值随应力时间退化的曲线，如图4所示。 

4)在其他wafer温度T2＝323K、T3＝353K、T4＝383K下，重复步骤3)，得到了和图4类似的退化时间图，选取最大跨导退化10％时时间点为寿命终值，根据阿伦尼斯(Arrhenius)模型(如公式1)中寿命与温度的关系，做出图5，得到不同应力条件下拟合的式前系数A0和激活能E_a。 

同时利用公式2和提取出的激活能E_a， ${\mathrm{\τ}}_{\mathrm{non}\_\mathrm{sh}}={\mathrm{\τ}}_{\mathrm{sh}}\×\exp \left[\frac{E_a}{k}(\frac{1}{T_{\mathrm{wafer}}}-\frac{1}{T_{\mathrm{wafer}}+T_{\mathrm{sh}}})\right],$ 得到消除自热影响和未消除自热影响的寿命值如下： 

表3 

5)根据步骤3)中测得的漏端电流，得到不同的温度下漏端电流的关系图如图6所示，可以发现温度与漏端电流呈现双对数线性关系logI_d＝C+βlogT_total，其中C为常数，T_total为自热温度和wafer温度的总和。根据拟合的系数β和前面提取出的自热温度T_sh，可以进行该条件下的自热修正logI_{d，non_sh}＝logI_d，sh-βlogT_sh，修正后的漏端电流结果见表4。 

Id，non_sh(A)	T1＝303K	T1＝323K	T1＝353K	T1＝383K
					2.6V	0.004745A	0.004569A	0.004404A	0.003989A
2.8V	0.005485A	0.005351A	0.005202A	0.004548A
					3.0V	0.006861	0.00681	0.006683	0.005398

表4 

6))根据步骤3)中测得的衬底电流以及碰撞电离率M与衬底电流和漏端电流的关系，得到不同的温度下碰撞电离率M的关系图(如图7所示)，可以发现温度与碰撞电离率也呈现双对数线性关系logM＝D+γlogT_total，其中D为常数，根据拟合的系数γ和前面提取出的自热温度T_sh，可以进行该条件下的自热修正logM_{non_sh}＝logM_sh-γlogT_sh，修正后的衬底电流结果见表5。 

Mnon_sh	T1＝303K	T1＝323K	T1＝353K	T1＝383K
					2.6V	0.003983A	0.004312A	0.004496A	0.005565A
2.8V	0.006764A	0.006896A	0.006786A	0.00774A
					3.0V	0.007841A	0.007812A	0.007646A	0.009429A

表5 

7)对器件寿命、衬底电流和漏端电流将进行自热修正后将各自修正后的值代入Hu模型τ_{non_sh}·(I_{d，non_sh}/W)＝A·(I_{sub，non_sh}/I_{d，non_sh})^-B中，通过拟合得到式中不同wafer温度下的的系数常数A、B，分别见图8和表6； 

	A	B
			T1＝303K	3.9684e-5	4.52446
T1＝323K	1.0731e-5	4.6565
			T3＝353K	2.0662e-7	5.31375
T4＝383K	1.7779e-8	5.67965

表6 

8)SOI MOSFET器件的标准电压为1.8V，在室温303K时工作条件下进行自热修正后的漏端电流值和碰撞电离率代入公式6τ′_{non_sh}＝(A·W/I′_{d，non_sh})(I′_{sub，non_sh}/I′_{d，non_sh})^-B中，由拟合出的系数A、B可以算出在此工作环境下，器件的最大跨导退化10％的寿命值为10年左右，符合器件正常工作的年限。 

参考文献 

[1]1985 TED C.Hu“Hot-electron-induced MOSFET degradation-model，monitor，and improvement” 

Claims (5)

1.一种预测SOI MOSFET器件可靠性寿命的方法，其特征在于，包括如下步骤：

a)在不同的测试台(wafer)温度T_wafer下测量SOI MOSFET器件栅电阻随温度变化关系，得到电阻温度关系系数α以及在不同偏置条件下的自热温度T_sh，并在存在自热效应下测得衬底电流I_sub，sh和漏端电流I_d，sh；

b)在不同的wafer温度T_wafer下对SOIMOSFET器件进行加速寿命试验，得到表征器件寿命的参数随着应力时间的退化关系，以及该参数退化至10％时的存在自热影响的寿命τ_sh；

c)利用测得的自热温度和阿伦尼斯模型(如公式1)对测得的器件寿命进行自热修正，得到去除自热影响后的寿命τ_{non_sh}；

τ＝A₀exp(E_a/kT)      (公式1)

${\mathrm{\τ}}_{\mathrm{non}\_\mathrm{sh}}={\mathrm{\τ}}_{\mathrm{sh}}\×\exp \left[\frac{E_a}{k}(\frac{1}{T_{\mathrm{wafer}}}-\frac{1}{T_{\mathrm{wafer}}+T_{\mathrm{sh}}})\right]$ (公式2)

其中公式1中τ为寿命，A₀为式前系数，E_a为激活能，k为波尔兹曼常数，T为绝对温度；公式2中τ_{non_sh}为去除自热影响后的寿命，τ_sh为存在自热影响的寿命，E_a为激活能，可通过拟合得到，k为波尔兹曼常数，T_wafer为wafer温度，T_sh为提取的自热温度；

d)对自热引起的漏端电流变化进行自热修正，如下：

logI_{d，non_sh}＝logI_d，sh-βlogT_sh    (公式3)

其中I_{d，non_sh}为消除自热影响后的漏端电流，I_d，sh为未消除自热影响的漏端电流，T_sh为提取的自热温度，β为系数；

e)对热载流子引起的碰撞电离率M进行自热修正，其中M＝I_sub/I_d，I_sub为衬底电流，I_d为漏端电流，修正的公式如下：

logM_{non_sh}＝logM_sh-γlogT_sh    (公式4)

其中M_{non_sh}为消除自热影响后的碰撞电离率，M_sh为未消除自热影响的碰撞电离率，T_sh为提取的自热温度，γ为系数；

f)利用标准的Hu模型(如公式5)，将进行自热修正后的各参数值，寿命τ_{non_sh}，漏端电流I_{d，non_sh}和碰撞电离率M_{non_sh}代入模型中，所述M_{non_sh}＝I_{sub，non_sh}/I_{d，non_sh}，通过拟合得到式中的系数常数A、B；在测得一定偏压下的漏端电流和衬底电流值后，利用公式6，对该偏置条件下SOI MOSFET器件的工作寿命进行预测：

τ_{non_sh}·(I_{d，non_sh}/W)＝A·(I_{sub，non_sh}/I_{d，non_sh})^-B  (公式5)

τ′_{non_sh}＝(A·W/I′_{d，non_sh})(I′_{sub，non_sh}/I′_{d，non_sh})^-B  (公式6)

其中W为器件沟道宽度，I′_{sub，non_sh}、I′_{d，non_sh}和τ′_{non_sh}为需要进行预测的偏压条件下的自热修正后的衬底电流、漏端电流和去除自热影响后的寿命。

2.如权利要求1所述的预测SOI MOSFET器件可靠性寿命的方法，其特征在于，在步骤a)中，所述的测量SOI MOSFET器件栅电阻随温度变化关系的步骤如下：

i)对于五端SOI MOSFET器件，在一条栅的两端分别打上接触孔，测试栅电阻时分别接上电压Vg1和Vg2，为了排除栅隧穿电流对监测栅电流Ig1和Ig2的影响，测试电压Vg1＝Vg+ΔVg，Vg2＝Vg-ΔVg，其中Vg为栅上所加的应力偏压，分别取不同的ΔVg测得栅电流Ig1_i和Ig2_i(i＝1，2，3，...，n)，同时Rg_i＝4ΔVg_i/(Ig1_i+Ig2_i)，其中Rg_i为第i次测量的电阻，最后得到在一定温度和一定偏压下的栅电阻

n值一般小于5；

ii)当栅端电压Vg和漏端电压Vd应力电压为零时，在不同的wafer温度下执行步骤i)，得到在没有自热效应下的栅电阻随wafer温度的变化关系，用电阻温度关系系数α表示：

$\mathrm{\α}=\frac{\mathrm{Rg}\left(T_{\mathrm{high}}\right)-\mathrm{Rg}\left(T_{\mathrm{ref}}\right)}{T_{\mathrm{high}}-T_{\mathrm{ref}}}$ (公式7)

其中T_ref为参考温度，Rg(T_ref)为参考温度下测得的栅电阻，T_high为大于参考温度值的温度，Rg(T_high)为在T_high下的测得的栅电阻；

iii)当Vg和Vd应力电压均大于零时，在不同的wafer温度下执行步骤i)，测得在不同的偏置条件下因自热效应不同而引起栅电阻不同，利用电阻温度关系系数α和测得的电阻Rg算出自热温度T_sh

$T_{\mathrm{sh}}=\frac{\mathrm{Rg}\left(T_{\mathrm{high}}\right)-\mathrm{Rg}\left(T_{\mathrm{ref}}\right)}{\mathrm{\α}}$ (公式8)。

3.如权利要求1所述的预测SOI MOSFET器件可靠性寿命的方法，其特征在于，在步骤a)中，所述可靠性测试应力为热电子注入应力。

4.如权利要求1所述的预测SOI MOSFET器件可靠性寿命的方法，其特征在于，步骤b)中所述表征器件寿命的参数为最大跨导值G_{m_max}或饱和漏端电流I_dsat。

5.如权利要求2所述的预测SOI MOSFET器件可靠性寿命的方法，其特征在于，步骤i)中，Vg的取值远大于ΔVg，ΔVg取值小于50mV。

Images