CN110596560B - 一种评估FinFET器件总剂量辐射效应的方法 - Google Patents
一种评估FinFET器件总剂量辐射效应的方法 Download PDFInfo
- Publication number
- CN110596560B CN110596560B CN201810545443.7A CN201810545443A CN110596560B CN 110596560 B CN110596560 B CN 110596560B CN 201810545443 A CN201810545443 A CN 201810545443A CN 110596560 B CN110596560 B CN 110596560B
- Authority
- CN
- China
- Prior art keywords
- irradiation
- temperature
- finfet device
- finfet
- total dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
- G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
Abstract
本发明公布了一种评估FinFET器件总剂量辐射效应的方法,关键在于在FinFET器件接受辐射源辐照时升高器件温度,温度变化量等于器件自热效应引起的温度变化量,通过升温辐照、室温测试得到FinFET器件转移、输出特性曲线,从中提取所需电学参数。该方法考虑了自热效应对FinFET器件总剂量辐射效应的影响,修正了常规总剂量辐照实验方法未考虑自热效应所带来的误差,能更加准确地评估FinFET器件总剂量辐射效应。
Description
技术领域
本发明涉及一种评估鳍式场效应晶体管(FinFET)总剂量辐射效应的方法,属于微电子器件可靠性领域。
背景技术
随着集成电路技术的飞速发展,器件特征尺寸已缩小到纳米尺度。FinFET器件具有良好的栅控能力,能够克服传统平面体硅器件所面临的短沟道效应、迁移率退化等问题,因此成为纳米级超大规模集成电路制造中的主流器件。根据衬底的不同,FinFET器件可以分为体硅FinFET器件和绝缘衬底上硅(SOI)FinFET器件。工作在辐射环境中的FinFET器件受到电子、X射线、γ射线等辐照后,会产生总剂量辐射效应,导致器件直流特性发生变化,如阈值电压漂移、关态泄漏电流增加等,引起集成电路功耗增加、性能降低甚至功能失效。另一方面,由于FinFET器件功率密度高、结构不利于热耗散,相比传统平面体硅器件具有更严重的自热效应。自热效应引起器件温度升高,造成器件性能退化。对于工作在辐射环境中的FinFET器件,同时受到总剂量辐射效应和自热效应的影响。然而,常规评估总剂量辐射效应的方法是在室温下进行总剂量辐照实验,没有考虑自热效应引起的器件温度变化。常规评估方法应用于FinFET器件时,获得的结果会因为辐照实验温度和器件真实工作环境不同而带来误差,造成辐射效应评估不准。因此,为了更加准确评估FinFET器件总剂量辐射效应,有必要提出一种评估FinFET器件总剂量辐射效应的方法。
发明内容
为了更加准确评估FinFET器件总剂量辐射效应,本发明提出一种评估FinFET器件总剂量辐射效应的方法。本发明的技术方案如下:
一种评估FinFET器件总剂量辐射效应的方法,其主要特征是,在FinFET器件接受辐射源辐照时,升高器件温度,温度变化量等于自热效应引起的温度变化量。具体执行如下步骤:
第一步,测试FinFET器件自热效应带来的温度变化ΔTSHE。
第二步,进行FinFET器件总剂量辐射实验。具体的,首先在室温Troom下测得辐照前FinFET器件转移、输出特性(ID0~VG/D)。然后使器件接受辐照时的温度保持为Texp(等于室温加上自热效应引起的温度变化量,Texp=Troom+ΔTSHE),而器件电学测试过程温度保持为室温Troom。即提高器件温度至Texp,器件开始接受辐照,辐照至剂量点D1后,暂停辐照,改变器件温度至Troom,然后测试器件转移、输出特性(ID1~VG/D)。重复加温辐照、室温测试步骤,至最终剂量点Dn,测得n次辐照后器件的转移特性和输出特性(IDn~VG/D)结束,其中n为大于等于1的整数。
第三步,从第二步中测试得到的FinFET器件转移、输出特性曲线中提取所需电学参数,如阈值电压Vthx(剂量点Dx下,x为1到n的整数)。计算得到剂量点Dx下,辐照温度为Texp时,器件电学参数变化,如阈值电压漂移ΔVthx=Vthx-Vth0,其中Vth0为辐照前器件的阈值电压,Vthx为剂量点Dx下器件的阈值电压。。
本发明评估FinFET器件总剂量辐射效应的方法,所述FinFET器件包括体硅FinFET器件、SOI FinFET器件,沟道材料可以为Si、Ge、SiGe、III-V族半导体材料或其异质结构,器件结构可以为三栅、Ω栅、Π栅、围栅等。
所述的评估FinFET器件总剂量辐射效应的方法,第一步中测得ΔTSHE的方法为常规方法,可选用交流电导法、栅电阻法等。
本发明评估FinFET器件总剂量辐射效应的方法,第二步中被辐照样品器件与第一步中样品器件版图、工艺相同。辐照过程中可以在器件各端加上辐照偏置电压。不同辐照偏置电压下总剂量辐照对器件特性影响不同,应分别加以评估。通过改变载片台温度来改变器件温度,载片台温度变化应迅速,以降低退火效应。
本发明评估FinFET器件总剂量辐射效应的方法,第三步中提取阈值电压的方法可以是恒定电流法、最大跨导法等常规方法。FinFET器件电学参数提取不限于阈值电压,其他如饱和漏电流Idsat、关态泄漏电流Ioff、最大跨导Gm、DIBL和亚阈值摆幅SS也可以提取对比。
本发明的优点是考虑了自热效应对FinFET器件总剂量辐射效应的影响,修正了常规总剂量辐照实验方法未考虑自热效应所带来的误差。
附图说明
图1为本发明方法流程图。
具体实施方式
本发明提出了一种评估FinFET器件总剂量辐射效应的方法,该方法在FinFET器件接受辐射源辐照时,改变器件温度,温度变化量与测试得到的器件自热效应引起的温度变化量相同。下面结合附图对本发明进行详细说明。
测试和实验流程图如图1所示,本例中提取器件自热升温的方法为交流电导法,以晶圆级总剂量辐照实验平台为例,具体步骤如下:
步骤1.用频率为1MHz的交流小信号测试器件A的I-V特性,获得无自热效应影响的Ids1~Vds1曲线;
步骤2.对Ids1~Vds1曲线求导获得漏源电导gds;
步骤3.直流测试得到器件A的Ids2~Vds2曲线;
步骤5.计算热阻Rth和自热效应升温ΔTSHE,分别由公式(1)和公式(2)计算得到:
ΔTSHE=Rth·Ids·Vds……(2)
其中,公式(1)中Ids1_at和Ids2_at分别为步骤2和步骤3测得的饱和漏电流;
步骤6.对相同的另一器件B进行晶圆级总剂量辐照实验。首先载片台温度为Troom,测得器件B初始转移、输出特性ID0~VG/D;
步骤7.温度点Texp设置为(Troom+ΔTSHE),载片台温度升高到Texp并保持,器件接受辐射源辐照,辐照过程中器件各端接地,剂量累积至剂量点D1时暂停辐照,载片台温度降低至Troom,测试器件B转移、输出特性ID1~VG/D;
步骤8.重复步骤7,测得剂量点D2、D3、D4时的器件B转移、输出特性ID2~VG/D、ID3~VG/D、ID4~VG/D;
步骤9.用恒定电流法提取器件B在不同总剂量下的阈值电压,并计算阈值电压漂移。
该方法在FinFET器件接受辐射源辐照时,升高器件温度,温度变化量与自热效应引起的温度变化相同。考虑了FinFET器件中自热效应对总剂量辐射效应的影响,修正了常规总剂量辐照实验方法未考虑自热效应所带来的误差。为FinFET器件及电路抗辐照能力评估及抗辐照加固设计提供了更加准确的表征手段。
以上描述的实施例子并非用于限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,可做各种的更动和润饰,本发明的保护范围以权利要求范围所界定。
Claims (8)
1.一种评估FinFET器件总剂量辐射效应的方法,包括以下步骤:
1)测试FinFET器件自热效应带来的温度变化ΔTSHE;
2)对与步骤1)所用FinFET器件相同的另一器件进行总剂量辐射实验,具体过程包括:
2a)辐照前在室温Troom下测试器件的转移特性和输出特性;
2b)升温至Texp=Troom+ΔTSHE,对器件进行辐照至剂量点D1,暂停辐照,降温至室温Troom,测试器件的转移特性和输出特性;
2c)多次重复步骤2b)的升温辐照、室温测试过程,直至最终辐照剂量点Dn,测得n次辐照后器件的转移特性和输出特性,其中n为大于等于1的整数;
3)从步骤2)中测得的FinFET器件的转移特性和输出特性中提取所需电学参数,计算得到各辐照剂量点Dx下,辐照温度为Texp时,FinFET器件的电学参数变化,其中x为1到n的整数。
2.如权利要求1所述的方法,其特征在于,所述步骤1)测试ΔTSHE的方法为交流电导法或栅电阻法。
4.如权利要求1所述的方法,其特征在于,步骤3)中所述电学参数包括器件在各辐照剂量点下的阈值电压Vth、饱和漏电流Idsat、关态泄漏电流Ioff、最大跨导Gm、DIBL和亚阈值摆幅SS。
5.如权利要求1所述的方法,其特征在于,步骤3)中计算得到剂量点Dx下,辐照温度为Texp时,器件的阈值电压漂移ΔVthx=Vthx-Vth0,其中Vth0为辐照前器件的阈值电压,Vthx为剂量点Dx下器件的阈值电压。
6.如权利要求1所述的方法,其特征在于,步骤2)中被辐照的FinFET器件与步骤1)中测试的FinFET器件的版图和工艺完全相同。
7.如权利要求1所述的方法,其特征在于,步骤2)辐照过程中在器件各端加上辐照偏置电压,分别评估不同辐照偏置电压下总剂量辐照对器件特性的影响。
8.如权利要求1所述的方法,其特征在于,所述FinFET器件为体硅FinFET器件或SOIFinFET器件,其沟道材料为Si、Ge、SiGe、III-V族半导体材料或其异质结构,器件结构为三栅、Ω栅、Π栅或围栅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810545443.7A CN110596560B (zh) | 2018-05-25 | 2018-05-25 | 一种评估FinFET器件总剂量辐射效应的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810545443.7A CN110596560B (zh) | 2018-05-25 | 2018-05-25 | 一种评估FinFET器件总剂量辐射效应的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110596560A CN110596560A (zh) | 2019-12-20 |
CN110596560B true CN110596560B (zh) | 2020-07-28 |
Family
ID=68848737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810545443.7A Active CN110596560B (zh) | 2018-05-25 | 2018-05-25 | 一种评估FinFET器件总剂量辐射效应的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110596560B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3109243B1 (fr) * | 2020-04-10 | 2022-04-08 | Commissariat Energie Atomique | Procédé de caractérisation de transistors pour l’atténuation d’effets d’irradiations sur un circuit intégré fabriqué en technologie SOI. |
CN111579957B (zh) * | 2020-04-16 | 2022-05-03 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 纳米mosfet器件的总剂量辐射试验方法、装置和设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1576871A (zh) * | 2003-07-14 | 2005-02-09 | 三星电子株式会社 | 测试半导体器件的装置和方法 |
CN101923596A (zh) * | 2010-09-08 | 2010-12-22 | 北京大学 | 一种估算集成电路辐照效应的方法 |
CN103063995A (zh) * | 2011-10-21 | 2013-04-24 | 北京大学 | 一种预测soi mosfet器件可靠性寿命的方法 |
CN103500760A (zh) * | 2013-09-29 | 2014-01-08 | 哈尔滨工程大学 | 一种体硅mosfet结构 |
WO2016063676A1 (ja) * | 2014-10-23 | 2016-04-28 | 株式会社村田製作所 | 電子部品の試験装置 |
CN106158830A (zh) * | 2016-07-29 | 2016-11-23 | 上海华力微电子有限公司 | 自加热电迁移测试结构以及晶圆级自加热电迁移测试方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5459907B2 (ja) * | 2010-01-27 | 2014-04-02 | 東京エレクトロン株式会社 | 基板載置装置の評価装置、及びその評価方法、並びにそれに用いる評価用基板 |
-
2018
- 2018-05-25 CN CN201810545443.7A patent/CN110596560B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1576871A (zh) * | 2003-07-14 | 2005-02-09 | 三星电子株式会社 | 测试半导体器件的装置和方法 |
CN101923596A (zh) * | 2010-09-08 | 2010-12-22 | 北京大学 | 一种估算集成电路辐照效应的方法 |
CN103063995A (zh) * | 2011-10-21 | 2013-04-24 | 北京大学 | 一种预测soi mosfet器件可靠性寿命的方法 |
CN103500760A (zh) * | 2013-09-29 | 2014-01-08 | 哈尔滨工程大学 | 一种体硅mosfet结构 |
WO2016063676A1 (ja) * | 2014-10-23 | 2016-04-28 | 株式会社村田製作所 | 電子部品の試験装置 |
CN106158830A (zh) * | 2016-07-29 | 2016-11-23 | 上海华力微电子有限公司 | 自加热电迁移测试结构以及晶圆级自加热电迁移测试方法 |
Non-Patent Citations (2)
Title |
---|
Investigation of Self-Heating Effect on Hot Carrier;Hai Jiang et.al;《IEEE ELECTRON DEVICE LETTERS》;20151231;第36卷(第12期);第1258-1260页 * |
基于自热修正的SOI NMOSFETs 热载流子;冯慧 等;《中国科学》;20141231;第44卷(第7期);第912-919页 * |
Also Published As
Publication number | Publication date |
---|---|
CN110596560A (zh) | 2019-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | A compact virtual-source model for carbon nanotube FETs in the sub-10-nm regime—Part II: Extrinsic elements, performance assessment, and design optimization | |
Joh et al. | Measurement of channel temperature in GaN high-electron mobility transistors | |
CN103063995B (zh) | 一种预测soi mosfet器件可靠性寿命的方法 | |
Mittl et al. | Self-heating and its implications on hot carrier reliability evaluations | |
US9086448B2 (en) | Method for predicting reliable lifetime of SOI mosfet device | |
Yao et al. | SP-HV: A scalable surface-potential-based compact model for LDMOS transistors | |
CN110596560B (zh) | 一种评估FinFET器件总剂量辐射效应的方法 | |
CN111368490B (zh) | 横向双扩散晶体管的电路系统及其建模方法 | |
Cheng et al. | Exploration of velocity overshoot in a high-performance deep sub-0.1-μm SOI MOSFET with asymmetric channel profile | |
Prakash et al. | Impact of NBTI aging on self-heating in nanowire FET | |
Vandemaele et al. | The influence of gate bias on the anneal of hot-carrier degradation | |
Xhafa et al. | An automated setup for the characterization of time-based degradation effects including the process variability in 40-nm CMOS transistors | |
Koswatta et al. | Off-state self-heating, micro-hot-spots, and stress-induced device considerations in scaled technologies | |
Ioannidis et al. | Characterization and modeling of low frequency noise in CMOS inverters | |
Wei et al. | Investigation of low-frequency noise in n-channel FinFETs from weak to strong inversion | |
Farkas et al. | Thermal transient measurement of insulated gate devices using the thermal properties of the channel resistance and parasitic elements | |
Kendrick et al. | Polysilicon resistor stability under voltage stress for safe-operating area characterization | |
Chen et al. | Self-heating in short-channel GaN HEMTs: Maximum channel temperature and equivalent channel temperature | |
Wu et al. | SP-SOI: A third generation surface potential based compact SOI MOSFET model | |
CN109884495B (zh) | 一种晶体管弹道输运效率的准确提取与预测方法 | |
Boksteen et al. | Interface Trap Density Estimation in FinFETs Using the $ g_ {\mathrm {m}}/I_ {\mathrm {D}} $ Method in the Subthreshold Regime | |
Wu et al. | Physics-based device aging modelling framework for accurate circuit reliability assessment | |
González et al. | Geometric modeling of thermal resistance in GaN HEMTs on silicon | |
JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
Cho et al. | Extraction of the Channel Mobility in InGaZnO TFTs Using Multifrequency Capacitance–Voltage Method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |