COMS器件辐照位移损伤区在沟道相对位置的估算方法
技术领域
本发明涉及一种辐照位移损伤位置的估算方法,具体涉及一种CMOS器件辐照位移损伤区在沟道的相对位置的估算方法。
背景技术
随着集成电路技术在航天领域中的广泛应用,宇宙和外层空间中存在着的大量宇宙射线对集成电路的辐照效应会导致电子元器件以及电路特性退化。辐照效应已成为空间元器件失效的主要原因。研究在空间环境和核爆炸辐照环境下工作的深亚微米集成电路的辐照效应对抗辐照集成电路的发展有重大意义。
高能粒子与半导体材料相互作用,会在半导体材料中产生位移损伤,对于很高的离子通量,一些分离的级联损伤重叠会产生一个重的损伤区,进而严重的影响器件特性。随着半导体产业的不断发展,高能离子子对半导体器件特性的影响随着半导体特征尺寸的减小而进一步恶化。建立单个半导体器件的辐照模型即可仿真出重离子辐照对器件性能造成的损伤,将单个器件的辐照模型嵌入到电路仿真中,即可预测集成电路的辐照响应。因此建立半导体器件的辐照模型,大大降低了实验成本,缩短了实验周期,对宇宙空间重粒子辐照效应及抗辐照加固器件和抗辐照加固电路的研究显得尤为重要。对于现在目前广泛应用的CMOS器件,随着器件尺寸的不断缩小,栅氧化层也不断减薄,辐照在栅氧化层中电离效应对集成电路的影响在减弱,当栅氧化层厚度小于10nm时,栅氧化层的电离辐照效应对器件造成的影响可以忽略。但是CMOS器件的工作机制主要是依赖于表面反型层形成的导电通道,重离子子在沟道区造成的损伤会严重影响到CMOS器件的静态和瞬态特性以及会带来严重的可靠性问题等。目前,由于重离子入射位置的不确定性,确定重离子辐照引入位移损伤区在沟道区的相对位置始终是一个国际性难题。因此研究位移损伤区在沟道相对位置的确定,对建立CMOS器件辐照模型和研究抗辐照加固CMOS器件及探究辐照后CMOS器件的可靠性问题都有重要价值。
发明内容
本发明的目的在于提供一种CMOS器件辐照位移损伤区在沟道的相对位置的估算方法。
本发明利用测量CMOS器件的高频特性(即散射参数),提取出CMOS器件的本征电容,通过辐照前后CMOS器件本征电容的变化来表征沟道中电势的变化,进而初步确定重粒子辐照产生位移损伤区在沟道中的相对位置。
将CMOS器件的沟道平均分为两部分,靠近源端的部分为区域I,靠近漏端的部分为区域II。辐照后与辐照前相比,若栅源电容减小,而栅漏电容增大,则辐照位移损伤区在区域I,若栅源电容增大,而栅漏电容减小,则辐照位移损伤区在区域II。
根据本发明的估算方法来判断辐照位移损伤区在沟道相对位置的具体步骤如下:
1)测量辐照前直流特性,得到COMS器件的转移特性曲线,
2)采用恒定电流法,在1)中已得的转移特性曲线中确定阈值电压,
3)设定测量S参数的偏置电压为NMOS器件的栅源电压Vgs与阈值电压Vth的差值满足Vgs≥Vth,PMOS器件的栅源电压Vgs与阈值电压Vth的差值满足Vgs≤Vth,通过网络分析仪为CMOS器件提供交流信号,半导体参数仪为CMOS器件提供直流偏置,测量辐照前散射参数,即S参数,
4)提取辐照前电容:将去嵌后的S参数转化为Y参数,栅源电容Cgs和栅漏电容Cgd满足下式:
Cgg=Im(Y11)/ω
Cgd=|Im(Y12)/ω|
Cgs=Cgg-Cgd
其中,ω=2πf,为网络分析仪1的交流信号的扫描频率,
5)测量辐照后直流参数及提取辐照后阈值电压,测量及提取方法同步骤1)与步骤2),
6)测量辐照后S参数及提取辐照后电容参数,测量及提取方法同步骤3和4),
7)若提取到的辐照后的栅源电容减小而栅漏电容增大,则判断出位移损伤区在区域I,若辐照后的栅源电容增大而栅漏电容减小,则判断出位移损伤区在区域II。
本发明提出的判断辐照产生位移损伤区在沟道中的相对位置的方法不需要将辐照后的实验样品进行化学腐蚀并通过电子扫描显微镜(SEM)进行扫描成像监测损伤区,也不需要通过归类CMOS器件辐照前后直流特性退化来推测位移损伤区的位置。本发明针对CMOS器件,通过辐照前后本征电容的变化去表征辐照产生位移损伤区在沟道中的相对位置,方法简单,容易操作,为确定辐照位移损伤区在CMOS器件位置提供了一种思路,对单粒子研究和单粒子建模以及集成电路加固都有重大意义。
附图说明
图1为CMOS器件偏置在线性区时沟道分布的示意图;
图2为CMOS器件偏置在饱和区时沟道分布的示意图;
图3(a)为CMOS器件的沟道的两个区域的划分的示意图,图3(b)为其等效电阻的示意图;
图4(a)为位移损伤区在CMOS器件靠近源端处的示意图;图4(b)为CMOS器件偏置在线性区时辐照前后电容的变化的示意图;图4(c)为CMOS器件偏置在饱和区时辐照前后的电容的变化的示意图;
图5(a)为位移损伤区在CMOS器件靠近漏端处的示意图;图5(b)为CMOS器件偏置在线性区时辐照前后电容的变化的示意图;图5(c)为CMOS器件偏置在饱和区时辐照前后的电容的变化的示意图;
图6为测量S参数的示意图;
图7(a)为位移损伤区在CMOS器件靠近源端处的直流特性退化的示意图;图7(b)为提取出的辐照前后的栅源电容和栅漏电容的变化的示意图;
图8(a)为位移损伤区在CMOS器件靠近漏端处的直流特性退化的示意图,图8(b)为提取出的辐照前后的栅源电容和栅漏电容的变化的示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明,但并不因此将本发明限制在所述的实施例范围之中。
CMOS器件本征电容即为栅至沟道的电容,它的大小以及它在栅源电容Cgs、栅漏电容Cgd和栅体电容Cgb这三部分的划分取决于工作区域和端口电压。当CMOS器件处于截止区时,栅下没有任何沟道存在,这时栅源电容和栅漏电容为0;当器件处于强反型区时,栅与体之间被沟道所屏蔽,栅体电容可忽略。栅源电容或栅漏电容可以理解为源端或漏端电势相对于栅端电势变化引起的栅电极电荷变化,栅源电容和栅漏电容的大小对沟道中电势的变化十分敏感,因此本发明中采用栅源电容和栅漏电容的辐照前后的变化来大致确定辐照位移损伤区在沟道的相对位置。
图1和图2所示的CMOS器件分别处于线性区和饱和区,栅体电容近似为0。如图3所示,将沟道平均分为两部分,区域I和区域II,靠近源端的部分为区域I,等效电阻为RI;靠近漏端的部分为区域II,等效电阻为RII。栅源电容和栅漏电容如方程(1)和(2)所示,是沟道电势分布的函数。
其中L和W分别是CMOS器件的沟长与沟宽,COX是单位面积的栅氧化层电容,va(x)是外加信号在沟道中的电势降,va是外加小信号电压的最大值。
辐照前,当CMOS器件偏置在线性区时,如图1所示,沟道在源端和漏端之间均匀分布,RI和RII近似相等,区域I的电势降等于区域II的电势降,栅源电容和栅漏电容近似相等。当CMOS器件偏置在饱和区时,如图2所示,沟道在x=b处夹断,RII大于RI,区域II的电势降大于区域I,栅源电容大于栅漏电容。在图4(b)中,图左和图右实线下包围的面积分别代表CMOS器件偏置在线性区时的栅源电容和栅漏电容,图左和图右实线下包围的面积相等表示CMOS器件处于线性区时栅源电容和栅漏电容相等;在图4(c)中,图左和图右实线下包围的面积分别代表CMOS器件偏置在饱和区时的栅源电容和栅漏电容,图左实线下包围面积大于图右实线下包围的面积表示饱和区栅源电容大于栅漏电容。
CMOS器件受到辐照后,入射高能离子与器件晶格原子的原子核发生弹性碰撞,使晶格原子获得足够的能量离开它正常的点阵位置,形成一个空位和一个填隙原子。空位和填隙原子会结合形成Frenkel对,两个临近的空位结合成双空位,空位和器件掺杂原子空位和填隙原子相互作用引起稳定的点缺陷络合物或“中性的”晶格位置的杂质,发生所谓的“自由载流子去除”效应。辐照引入的深能级使材料中的电荷平衡发生变化,并通过费米狄拉克统计改变费米能级的位置,它对净的自由载流子浓度也会产生影响。另外,CMOS器件本身的浅能级被辐照在禁带中产生的能级抵消,等效为器件沟道中的自由载流子浓度下降,导致损伤区存在一个局域的影响材料及器件性质的高阻区。重离子子辐照引起的缺陷使沟道的电阻及电势等电学量发生变化,因此对比CMOS电学量的相对变化可以大致推测辐照在CMOS器件中引入的缺陷位置。
当辐照引入的位移损伤区在区域I处(即靠近源端)时,会导致RI增大,沟道区电势降重新分布,区域I电势降增大,区域II电势降减小。从图4(a)中可以看出辐照引入的位移损伤区在靠近源端处,图4(b)的图左和图右中的实线分别代表了CMOS器件处于线性区时辐照前沟道中栅源电势和栅漏电势的分布,以及虚线分别代表了CMOS器件处于线性区时辐照后沟道中栅源电势和栅漏电势的分布,辐照后的栅源电势曲线向下偏折,而栅漏电势曲线向上偏折,图左中的实线和虚线下包围的面积可定性表示CMOS器件处于线性区时辐照前和辐照后的栅源电容,图右中的实线和虚线下包围的面积可定性表示CMOS器件处于线性区时辐照前和辐照后的栅漏电容。图4(c)的图左和图右中的实线分别代表了CMOS器件处于饱和区时辐照前沟道中栅源电势和栅漏电势的分布,以及虚线分别代表了CMOS器件处于饱和区时辐照后沟道中栅源电势和栅漏电势的分布,如图所示,辐照后的栅源电势曲线向下偏折,而栅漏电势曲线向上偏折,左图中的实线和虚线下包围的面积可定性表示为CMOS器件处于饱和区时辐照前和辐照后的栅源电容,右图中的实线和虚线下包围的面积可定性表示为CMOS器件处于饱和区时辐照前和辐照后的栅漏电容,如图所示,当辐照位移损伤区在区域I时,Cgs减小,Cgd增大。
同理,辐照引入的位移损伤区在区域II处(即靠近漏端)时,会导致RII增大,沟道区电势降重新分布,区域I电势降减小,区域II电势降增大。从图5(a)中可以看出辐照引入的位移损伤区在靠近漏端处,图5(b)的左图和右图中的实线分别代表了CMOS器件处于线性区时辐照前沟道中电势的分布,以及虚线分别代表了CMOS器件处于线性区时辐照后沟道中栅源电势和栅漏电势的分布,如图所示,辐照后的栅源电势曲线向上偏折,而栅漏电势曲线向下偏折,左图中的实线和虚线下包围的面积可定性表示CMOS器件处于线性区时辐照前和辐照后的栅源电容,右图中的实线和虚线下包围的面积可定性表示CMOS器件处于线性区时辐照前和辐照后的栅漏电容,图5(c)的左图和右图中的实线分别代表了CMOS器件处于饱和区时辐照前沟道中栅源电势和栅漏电势的分布,以及虚线分别代表了CMOS器件处于饱和区时辐照后沟道中栅源电势和栅漏电势的分布,如图所示,辐照后的栅源电势曲线向上偏折,而栅漏电势曲线向下偏折,左图中的实线和虚线下包围的面积可定性表示为CMOS器件处于饱和区时辐照前和辐照后的栅源电容,右图中的实线和虚线下包围的面积可定性表示为CMOS器件处于饱和区时辐照前和辐照后的栅漏电容,如图所示,当辐照位移损伤区在区域II时,Cgs增大,Cgd减小。
下面通过一个具体的CMOS器件进一步描述根据本发明的估算方法来确定辐照位移损伤区在沟道相对位置的具体步骤,如下:
1)测量辐照前直流特性:通过测试待测CMOS器件的转移曲线确定器件的阈值电压,为下一步测量高频的散射参数的直流偏置的选择做准备。具体做法如下:CMOS器件源与衬底接地,漏源电压Vds偏置为0.05V,扫描栅栅源电压Vgs为-0.5V到1.75V,得到CMOS器件的线性区转移特性曲线,如图7(a)所示。
2)提取阈值电压:采用恒定电流法,在1)中已得的转移特性曲线中确定阈值电压Vth。具体做法如下:计算(W/L)×107的值(本例为6/0.18),在转移特性曲线上找出对应电压值,即为阈值电压,本例确定阈值电压Vth约为0.4V,对于NMOS阈值电压Vth约为0.4V,对于PMOS阈值电压Vth约为-0.4V。
3)测量辐照前散射参数,即S参数(scatter parameter):如图6如示,网络分析仪1通过输入端port1和输出端port2为作为待测器件DUT的CMOS器件提供交流信号,扫描频率为10MHz到6GHz,共扫描401个点。半导体参数仪2为DUT提供直流偏置。设定直流偏置的原则为NMOS器件的栅源电压Vgs与阈值电压Vth的差值满足Vgs≥Vth,PMOS器件的栅源电压Vgs与阈值电压Vth的差值满足Vgs≤Vth,即保证CMOS器件的沟道处于强反型区,栅与衬底的电容近似为0。为避免线性区时沟道噪声对测试结果的影响,测量S参数的待测器件均工作在饱和区。由于实验用NMOS的阈值稍低于PMOS,对于NMOS选取直流偏置为栅源电压Vgs和漏源电压Vds均为0.6V,对于PMOS选取直流偏置为栅源电压Vgs和漏源电压Vds均为-0.7V。
4)提取辐照前电容:将测量得到的S参数通过开路短路(open-short)结构的去嵌后去除金属电极与衬底的寄生电容和电阻,然后再将去嵌后的S参数转化为导纳参数,即Y参数。辐照前,当CMOS器件工作在强反型区时,栅源电容和栅漏电容按以下方法提取:
Cgg=Im(Y11)/ω (3)
Cgd=|Im(Y12)/ω| (4)
Cgs=Cgg-Cgd (5)
其中ω=2πf,为网络分析仪1的交流信号的扫描频率。Cgs和Cgd为CMOS器件的栅源电容和栅漏电容。
5)测量辐照后直流参数及提取辐照后阈值电压:此步骤的主要目的是确定辐照后CMOS器件的阈值电压是否变化,然后根据变化后的阈值电压选择合适的直流工作点使CMOS器件测量高频特性沟道依然处于强反型区,栅与沟道的电容依然可以忽略。按步骤1)与步骤2)的方法提取辐照后阈值电压也约为0.4V,可见辐照对器件阈值电压的影响不大。
6)测量辐照后S参数及提取辐照后电容参数:测量及提取方法同步骤3和4),由于器件沟道仍然处于强反型,因此,(3)~(4)的测量及提取方法依然可用。若提取辐照后的栅源电容和栅漏电容的变化如图7(b)所示,则从图中栅源电容增大,并且栅漏电容减小可以判断出位移损伤区在漏端。
7)采用1)~6)的方法提取出另外一个CMOS器件辐照前后栅源栅漏电容,若提取辐照后的栅源电容和栅漏电容的结果如图8(b)所示,则从图中栅源电容减小,并且栅漏电容增大可以判断出位移损伤区在源端。
最后需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。