CN105405388B - 像素驱动电路、显示基板和显示装置 - Google Patents

像素驱动电路、显示基板和显示装置 Download PDF

Info

Publication number
CN105405388B
CN105405388B CN201610006936.4A CN201610006936A CN105405388B CN 105405388 B CN105405388 B CN 105405388B CN 201610006936 A CN201610006936 A CN 201610006936A CN 105405388 B CN105405388 B CN 105405388B
Authority
CN
China
Prior art keywords
transistor
width
signal output
grid
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610006936.4A
Other languages
English (en)
Other versions
CN105405388A (zh
Inventor
张小祥
冯玉春
刘明悬
郭会斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610006936.4A priority Critical patent/CN105405388B/zh
Publication of CN105405388A publication Critical patent/CN105405388A/zh
Application granted granted Critical
Publication of CN105405388B publication Critical patent/CN105405388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及一种像素驱动电路，包括：信号输出晶体管和其他晶体管，所述信号输出晶体管源极的宽度小于所述其他晶体管源极的宽度，所述信号输出晶体管漏极的宽度大于所述其他晶体管漏极的宽度。根据本发明的技术方案通过缩小信号输出晶体管的源极宽度，可以降低源极与栅极的正对面积，从而降低信号输出晶体管的栅源电容。另一方面通过增大信号输出晶体管的漏极宽度，从而提高信号输出晶体管的栅漏电容，进而使得耦合电压降低。避免了在信号输出晶体管的栅极产生较大的耦合电压，改善了信号输出晶体管的高温AD问题。

Description

像素驱动电路、显示基板和显示装置
技术领域
本发明涉及显示技术领域，具体而言，涉及一种像素驱动电路、一种显示基板和一种显示装置。
背景技术
GOA(Gate on Array)技术可以有效提高像素驱动电路的集成度，其中一种像素驱动电路通过信号输出晶体管输出时钟信号，该信号输出晶体管的源极连接时钟信号端，当栅极输入高电平时，能够通过漏极将时钟信号导出。也即在正常工作状态下，当信号输出晶体管的栅极输入高电平时，可将信号输出晶体管开启，从而将时钟信号由漏极输出。
但是在信号输出晶体管的栅极输入低电平时，由于像素驱动电路中耦合电容的存在，时钟信号端的高电平信号会对信号输出晶体管的栅极造成影响，在信号输出晶体管的栅极形成耦合电压。特别是在高温工作条件下，信号输出晶体管的Vth(阈值电压)会发生漂移，使得信号输出晶体管在栅极电压较小时即可开启，导致信号输出晶体管的栅极受到时钟信号高电平的影响更严重，从而在信号输出晶体管的栅极输如低电平的阶段，出现高温AD(Abnormal Display，显示不良)。
发明内容
本发明所要解决的技术问题是，降低时钟信号端高电平产生的耦合电压对信号输出晶体管的影响。
为此目的，本发明提出了一种像素驱动电路，包括：
信号输出晶体管和其他晶体管，所述信号输出晶体管源极的宽度小于所述其他晶体管源极的宽度，所述信号输出晶体管漏极的宽度大于所述其他晶体管漏极的宽度。
优选地，所述信号输出晶体管包括N个子晶体管，第n个子晶体管漏极的一端与第n-1个子晶体管漏极相连，另一端与第n+1个子晶体管漏极相连，1<n<N。
优选地，所述N个子晶体管中至少一个子晶体管的源极宽度小于所述其他晶体管的源极宽度，漏极的宽度大于所述其他晶体管漏极的宽度。
优选地，所述N个子晶体管中每个子晶体管的源极宽度小于所述其他晶体管的源极宽度，漏极的宽度大于所述其他晶体管漏极的宽度。
优选地，所述信号输出晶体管的宽度和其他晶体管的宽度相等，所述信号输出晶体管的长度与其他晶体管的长度相等。
优选地，所述信号输出晶体管的源极宽度比所述其他晶体管的源极宽度小0.3至0.5微米。
优选地，所述信号输出晶体管漏极的宽度比所述其他晶体管漏极的宽度大0.3至0.5微米。
优选地，上述电路还包括：第一信号输入端、第二信号输入端、第一时钟输入端、第二时钟输入端、重置输入端以及输出端，
第一晶体管，栅极和源极连接至第一信号输入端，漏极连接至所述信号输出晶体管的栅极；
第二晶体管，栅极连接至第二时钟输入端，源极连接至第一信号输入端，漏极连接至所述信号输出晶体管的栅极；
第三晶体管，栅极和源极连接至第二时钟输入端，漏极连接至第七晶体管的源极；
第四晶体管，栅极连接至第三晶体管的漏极，源极连接至第二时钟输入端，漏极连接至第八晶体管的源极；
第五晶体管，栅极连接至重置输入端，源极连接至所述信号输出晶体管的栅极，漏极连接至第二信号输入端；
第六晶体管，栅极连接至第八晶体管的源极，源极连接至所述信号输出晶体管的栅极，栅极连接至第二信号输入端；
第七晶体管，栅极连接至所述信号输出晶体管的栅极，漏极连接至第二信号输入端；
第八晶体管，栅极连接至所述信号输出晶体管的栅极，漏极连接至第二信号输入端；
第九晶体管，栅极连接至第二时钟输入端，源极连接至输出端，漏极连接至第二信号输入端；
第十晶体管，栅极连接至第八晶体管的源极，源极连接至输出端，漏极连接至第二信号输入端；
第十一晶体管，栅极连接至重置信号端，源极连接至输出端，漏极连接至第二信号输入端；
第一时钟输入端连接至所述信号输出晶体管的源极。
本发明还提出一种显示基板，包括上述任一项所述的像素驱动电路。
本发明还提出了一种显示装置，包括上述显示基板。
根据上述技术方案，通过缩小信号输出晶体管的源极宽度，可以降低源极与栅极的正对面积，从而降低信号输出晶体管的栅源电容Cgs。另一方面通过增大信号输出晶体管的漏极宽度，从而提高信号输出晶体管的栅漏电容Cgd，进而使得耦合电压降低。避免了在信号输出晶体管的栅极产生较大的耦合电压，改善了信号输出晶体管的高温AD问题。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了根据本发明一个实施例的信号输出晶体管和其他晶体管的比较示意图；
图2示出了根据本发明一个实施例的像素驱动电路的示意图；
图3示出了根据本发明一个实施例的信号输出晶体管上耦合电压的示意图；
图4示出了根据本发明一个实施例的信号输出晶体管的结构示意图；
图5示出了根据本发明又一个实施例的信号输出晶体管和其他晶体管的比较示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
如图1所示，根据本发明一个实施例的像素驱动电路，包括：
信号输出晶体管M0和其他晶体管，信号输出晶体管M0源极1的宽度小于其他晶体管源极的宽度，信号输出晶体管漏极2的宽度大于其他晶体管漏极的宽度。
如图2所示，在一种GOA像素驱动电路中，除了包含信号输出晶体管M0，还包含其他晶体管。在本实施例中，除了信号输出晶体管M0，其他晶体管(M1至M11)漏极的宽度相等，且源极的宽度相等。
图1中以晶体管M1的源极和漏极为例，与信号输出晶体管M0的源极和漏极进行对比说明。其中M0源极1的宽度Ws小于M1源极的宽度Ws’，M0漏极2的宽度Wd大于M1漏极的宽度Wd’.
如图3所示，根据电荷守恒原理，GOA像素驱动电路中信号输出晶体管M0栅极的耦合电压VQ＝(VH-VL)Cgs/(Cgs+Cgd+Cs)，其中，VH和VL分别是时钟信号端的最高电压和最低电压，Cgs是信号输出晶体管的栅源电容，Cgd是信号输出晶体管的栅漏电容，Cs信号输出晶体管栅极和漏极之间的寄生电容。
根据上式可知，只要寄生电容Cs足够大，Cgs的影响对耦合电压的影响就很小，但是将Cs变大，信号输出晶体管的电压上升的时间变长，影响输出效果。
本实施例通过缩小信号输出晶体管的源极宽度，降低源极与栅极的正对面积，从而降低Cgs。另一方面通过增大信号输出晶体管的漏极宽度，从而提高Cgd，进而使得VQ降低。避免了在信号输出晶体管的栅极产生较大的耦合电压，改善了信号输出晶体管的高温AD问题。
如图4所示，优选地，信号输出晶体管包括N个子晶体管，第n个子晶体管漏极的一端与第n-1个子晶体管漏极相连，另一端与第n+1个子晶体管漏极相连，1<n<N。
在本实施例中，N个子晶体管的源极1可以连接至同一条数据线4，并且在源极1和漏极2之下还设置有栅极3，当然，在栅极3和源极1、漏极2之间还设置有栅绝缘层和有源层等结构。
本实施例中的N个子晶体管的每个源极1都可以作为信号输入端，每个漏极2都可以作为信号输出端，即使其中的个别子晶体管出现问题而无法正常开启，其他子晶体管仍能保证信号的正常传输。
优选地，N个子晶体管中至少一个子晶体管的源极宽度小于其他晶体管的源极宽度，漏极的宽度大于其他晶体管漏极的宽度。
本实施例只需改变N个子晶体管中至少一个子晶体管源极宽度和漏极宽度，工序较为简单，对GOA版图的影响较小。
优选地，N个子晶体管中每个子晶体管的源极宽度小于其他晶体管的源极宽度，漏极的宽度大于其他晶体管漏极的宽度。
本实施例可以对N个子晶体管中每个子晶体管的源极宽度和漏极宽度进行调整，从而最大程度地降低Cgs以及提高Cgd，进而使得VQ尽可能地降低。
优选地，信号输出晶体管的宽度和其他晶体管的宽度相等，信号输出晶体管的长度与其他晶体管的长度相等。在信号输出晶体管包括多个子晶体管的情况下，则每个子晶体管的宽度和其他晶体管的宽度相等，每个子晶体管的长度与其他晶体管的长度相等，以使本发明中信号输出晶体管的总长度与现有技术中信号输出晶体管的总长度相等，本发明中信号输出晶体管的总宽度与现有技术中信号输出晶体管的总宽度相等。其中，信号输出晶体管和其他晶体管的形状可以为U形或L形。
以U形为例，信号输出晶体管的漏极和其他晶体管的漏极均为U形，可以设置信号输出晶体管的漏极开口外沿之间的距离和其他晶体管的漏极开口外沿之间的距离相等，设置信号输出晶体管的漏极开口部到顶点的距离和其他晶体管的漏极开口部到顶点的距离相等。
如图5所示，本实施例可以在改变信号输出晶体管M0的漏极1和源极2宽度的情况下，保证漏极1整体长度L1和宽度L2保持不变，也即信号输出晶体管M0漏极1的长度L1与其他晶体管(例如M1)漏极的长度L1’相等，宽度L2与其他晶体管(例如M1)漏极的宽度L2’相等。从而使得对M源极1和漏极2的调整不会对M0充电效果造成较大影响，因此无需现有的充电信号进行过多调整即可适用于本实施例的信号输出晶体管M0。
优选地，信号输出晶体管的源极宽度比其他晶体管的源极宽度小0.3至0.5微米。将源极的宽度减小0.3至0.5微米，可以在实现上述效果的同时，避免源极导电时被熔断。
优选地，信号输出晶体管漏极的宽度比其他晶体管漏极的宽度大0.3至0.5微米。将漏极的宽度增加0.3至0.5微米，可以在实现上述效果的同时，保证源极与漏极不会接触，保证晶体管功能的正常实现。
如图2所示，优选地，上述电路还包括：第一信号输入端、第二信号输入端、第一时钟输入端、第二时钟输入端、重置输入端以及输出端，
第一晶体管M1，栅极和源极连接至第一信号输入端STV，漏极连接至信号输出晶体管M0的栅极；
第二晶体管M2，栅极连接至第二时钟输入端CLKB，源极连接至第一信号输入端，漏极连接至信号输出晶体管的栅极；
第三晶体管M3，栅极和源极连接至第二时钟输入端CLKB，漏极连接至第七晶体管M7的源极；
第四晶体管M4，栅极连接至第三晶体管M3的漏极，源极连接至第二时钟输入端CLKB，漏极连接至第八晶体管M8的源极；
第五晶体管M5，栅极连接至重置输入端RESET，源极连接至信号输出晶体管的栅极，漏极连接至第二信号输入端；
第六晶体管M6，栅极连接至第八晶体管M8的源极，源极连接至信号输出晶体管M0的栅极，栅极连接至第二信号输入端VSS；
第七晶体管M7，栅极连接至信号输出晶体管M0的栅极，漏极连接至第二信号输入端12；
第八晶体管M8，栅极连接至信号输出晶体管M0的栅极，漏极连接至第二信号输入端VSS；
第九晶体管M9，栅极连接至第二时钟输入端22，源极连接至输出端OUT，漏极连接至第二信号输入端VSS；
第十晶体管M10，栅极连接至第八晶体管M8的源极，源极连接至输出端OUT，漏极连接至第二信号输入端VSS；
第十一晶体管M11，栅极连接至重置信号端RESET，源极连接至输出端OUT，漏极连接至第二信号输入端VSS；
第一时钟输入端CLK连接至信号输出晶体管M0的源极。
本发明还提出一种显示基板，包括上述任一项的像素驱动电路。
本发明还提出了一种显示装置，包括上述显示基板。
需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上结合附图详细说明了本发明的技术方案，考虑到现有技术中，像素驱动电路中的信号输出晶体管栅极会受到耦合电压的影响而出现高温AD。根据本发明的技术方案，通过缩小信号输出晶体管的源极宽度，可以降低源极与栅极的正对面积，从而降低信号输出晶体管的栅源电容Cgs。另一方面通过增大信号输出晶体管的漏极宽度，从而提高信号输出晶体管的栅漏电容Cgd，进而使得耦合电压降低。避免了在信号输出晶体管的栅极产生较大的耦合电压，改善了信号输出晶体管的高温AD问题。
在本发明中，术语“第一”至“第十一”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：
信号输出晶体管和其他晶体管，所述信号输出晶体管源极的宽度小于所述其他晶体管源极的宽度，所述信号输出晶体管漏极的宽度大于所述其他晶体管漏极的宽度。
2.根据权利要求1所述的电路，其特征在于，所述信号输出晶体管包括N个子晶体管，第n个子晶体管漏极的一端与第n-1个子晶体管漏极相连，另一端与第n+1个子晶体管漏极相连，1<n<N。
3.根据权利要求2所述的电路，其特征在于，所述N个子晶体管中至少一个子晶体管的源极宽度小于所述其他晶体管的源极宽度，漏极的宽度大于所述其他晶体管漏极的宽度。
4.根据权利要求2所述的电路，其特征在于，所述N个子晶体管中每个子晶体管的源极宽度小于所述其他晶体管的源极宽度，漏极的宽度大于所述其他晶体管漏极的宽度。
5.根据权利要求1至4中任一项所述的电路，其特征在于，所述信号输出晶体管的宽度和其他晶体管的宽度相等，所述信号输出晶体管的长度与其他晶体管的长度相等。
6.根据权利要求1至4中任一项所述的电路，其特征在于，所述信号输出晶体管的源极宽度比所述其他晶体管的源极宽度小0.3至0.5微米。
7.根据权利要求1至4中任一项所述的电路，其特征在于，所述信号输出晶体管漏极的宽度比所述其他晶体管漏极的宽度大0.3至0.5微米。
8.根据权利要求1至4中任一项所述的电路，其特征在于，还包括：第一信号输入端、第二信号输入端、第一时钟输入端、第二时钟输入端、重置输入端以及输出端，
第一晶体管，栅极和源极连接至第一信号输入端，漏极连接至所述信号输出晶体管的栅极；
第二晶体管，栅极连接至第二时钟输入端，源极连接至第一信号输入端，漏极连接至所述信号输出晶体管的栅极；
第三晶体管，栅极和源极连接至第二时钟输入端，漏极连接至第七晶体管的源极；
第四晶体管，栅极连接至第三晶体管的漏极，源极连接至第二时钟输入端，漏极连接至第八晶体管的源极；
第五晶体管，栅极连接至重置输入端，源极连接至所述信号输出晶体管的栅极，漏极连接至第二信号输入端；
第六晶体管，栅极连接至第八晶体管的源极，源极连接至所述信号输出晶体管的栅极，栅极连接至第二信号输入端；
第七晶体管，栅极连接至所述信号输出晶体管的栅极，漏极连接至第二信号输入端；
第八晶体管，栅极连接至所述信号输出晶体管的栅极，漏极连接至第二信号输入端；
第九晶体管，栅极连接至第二时钟输入端，源极连接至输出端，漏极连接至第二信号输入端；
第十晶体管，栅极连接至第八晶体管的源极，源极连接至输出端，漏极连接至第二信号输入端；
第十一晶体管，栅极连接至重置信号端，源极连接至输出端，漏极连接至第二信号输入端；
第一时钟输入端连接至所述信号输出晶体管的源极。
9.一种显示基板，其特征在于，包括权利要求1至8中任一项所述的像素驱动电路。
10.一种显示装置，其特征在于，包括权利要求9所述的显示基板。
CN201610006936.4A 2016-01-05 2016-01-05 像素驱动电路、显示基板和显示装置 Active CN105405388B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610006936.4A CN105405388B (zh) 2016-01-05 2016-01-05 像素驱动电路、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610006936.4A CN105405388B (zh) 2016-01-05 2016-01-05 像素驱动电路、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN105405388A CN105405388A (zh) 2016-03-16
CN105405388B true CN105405388B (zh) 2018-03-09

Family

ID=55470844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610006936.4A Active CN105405388B (zh) 2016-01-05 2016-01-05 像素驱动电路、显示基板和显示装置

Country Status (1)

Country Link
CN (1) CN105405388B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110619856A (zh) * 2019-08-23 2019-12-27 深圳市华星光电半导体显示技术有限公司 一种goa电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022129A (zh) * 2007-03-26 2007-08-22 电子科技大学 源漏双凹结构的金属半导体场效应晶体管
CN102278935A (zh) * 2011-04-25 2011-12-14 北京大学 Coms器件辐照位移损伤区在沟道相对位置的估算方法
CN103117221A (zh) * 2011-11-16 2013-05-22 中国科学院微电子研究所 Hemt器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050767A (ja) * 2000-08-04 2002-02-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6972448B2 (en) * 2000-12-31 2005-12-06 Texas Instruments Incorporated Sub-lithographics opening for back contact or back gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022129A (zh) * 2007-03-26 2007-08-22 电子科技大学 源漏双凹结构的金属半导体场效应晶体管
CN102278935A (zh) * 2011-04-25 2011-12-14 北京大学 Coms器件辐照位移损伤区在沟道相对位置的估算方法
CN103117221A (zh) * 2011-11-16 2013-05-22 中国科学院微电子研究所 Hemt器件及其制造方法

Also Published As

Publication number Publication date
CN105405388A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
KR20200004395A (ko) 시프트 레지스터 유닛, 게이트 구동 회로 및 디스플레이 디바이스
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US9601073B2 (en) Shift register
CN103761949B (zh) 栅极驱动电路以及驱动方法
CN104715734A (zh) 移位寄存器、栅极驱动电路及显示装置
JP5084134B2 (ja) 表示装置及びこれらを用いた機器
CN102819998A (zh) 移位寄存器单元、移位寄存器和显示装置
TWM419123U (en) Pixel structure with pre-charge function
US20130177128A1 (en) Shift register and method thereof
Lin et al. Low-power a-Si: H gate driver circuit with threshold-voltage-shift recovery and synchronously controlled pull-down scheme
CN106486075A (zh) Goa电路
CN108766336A (zh) 移位寄存器、反相器制作方法、栅极驱动电路及显示装置
CN106683607A (zh) 一种移位寄存器、栅极驱动电路及显示面板
US20190051263A1 (en) Goa circuit and liquid crystal display device
CN103680452B (zh) 一种移位寄存器、栅极驱动电路、阵列基板和显示装置
CN105405388B (zh) 像素驱动电路、显示基板和显示装置
CN106531111B (zh) 像素电路及其驱动方法、显示装置
CN101149906B (zh) 液晶显示面板及其驱动电路
CN104732935A (zh) 一种栅极驱动单元及使用其的显示装置
CN106157914A (zh) 一种栅极驱动电路
CN102779493B (zh) 移位寄存器单元、移位寄存器及液晶显示装置
CN114038437B (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN202102694U (zh) 一种薄膜晶体管移位寄存器、液晶面板及显示设备
CN112201213B (zh) 像素电路与显示装置
CN210245031U (zh) 一种像素显示结构及面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant