CN103761949B - 栅极驱动电路以及驱动方法 - Google Patents

栅极驱动电路以及驱动方法 Download PDF

Info

Publication number
CN103761949B
CN103761949B CN201310750809.1A CN201310750809A CN103761949B CN 103761949 B CN103761949 B CN 103761949B CN 201310750809 A CN201310750809 A CN 201310750809A CN 103761949 B CN103761949 B CN 103761949B
Authority
CN
China
Prior art keywords
article
gate line
resetting voltage
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310750809.1A
Other languages
English (en)
Other versions
CN103761949A (zh
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201310750809.1A priority Critical patent/CN103761949B/zh
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to KR1020167016566A priority patent/KR101906943B1/ko
Priority to JP2016542182A priority patent/JP6231692B2/ja
Priority to GB1610389.7A priority patent/GB2536160B/en
Priority to PCT/CN2014/071390 priority patent/WO2015100828A1/zh
Priority to US14/241,804 priority patent/US10032424B2/en
Priority to EA201691315A priority patent/EA032171B1/ru
Publication of CN103761949A publication Critical patent/CN103761949A/zh
Application granted granted Critical
Publication of CN103761949B publication Critical patent/CN103761949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Multimedia (AREA)

Abstract

本发明公开了一种栅极驱动电路以及驱动方法，该电路包括多级GOA电路，该多级GOA电路的第N级GOA电路包括：充电单元，其根据第N-1条栅极线信号对储能单元进行预充电以得到一电压；驱动单元，其根据电压及时钟脉冲信号上拉第N条栅极线的信号至上拉电压；第一复位单元，其根据第N+1条栅极线的信号以及第一复位电压或第三复位电压而将第N条栅极线的信号复位至第一复位电压或第三复位电压；第二复位单元，其根据第N+3条栅极线的信号以及第二复位电压而将第N条栅极线复位至第二复位电压。本发明提出的电路通过两个复位单元实现像素单元四阶驱动，能够有效地解决馈通电压对像素电极的影响，提高影像品质效果。

Description

栅极驱动电路以及驱动方法
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种栅极驱动电路以及驱动方法。
背景技术
近年来，随着薄型化的显示趋势，液晶显示器（LiquidCrystalDisplay，LCD）已广泛使用在各种电子产品的应用中，例如手机、笔记本计算机以及彩色电视机等。
阵列基板栅极驱动（GateDriveronArray，GOA）技术是直接将栅极驱动电路（GateDriverICs）制作在阵列基板上，来代替由外接硅晶片制作的一种技术。该技术的应用可直接将栅极驱动电路做在面板周围，从而减少了制作程序，并且降低了产品成本。此外，还提高了TFT-LCD面板的高集成度，使面板更薄型化。
在对面板进行驱动时，会产生由电容耦合引起显示电极（也称像素电极）变动的馈通（feedthrough）电压。影响最大的是栅极驱动电压变化，即经由寄生电容Cgd所产生的馈通电压。因此通过对公共电压补偿的方法可以减小馈通电压的影响，但由于液晶电容Clc并非是一个固定的参数,因此通过调整公共电压以便改进影像品质目的不易实现。
传统的二阶驱动GOA电路本质为一4T1C（四个TFT开关、一个电容）电路。如图1所示为传统的两阶驱动4T1C的GOA电路原理图，其中，TFT1为驱动晶体管，主要用于控制栅线高电位输出。TFT2和TFT3为复位晶体管，主要作用是将栅线电位拉低，同时释放保持电容Cb的电荷，使TFT1处于关闭状态。TFT4是输入（或预充电）晶体管，主要作用是给保持电容Cb预充，将TFT1打开。电容Cb主要作用是存储电荷，保持TFT1栅极电位，其输入信号为上一行的栅线输出信号gate[N-1]，TFT1输出信号为当前行栅线输出信号gate[N]，复位信号为下一行栅线输出信号gate[N+1]。TFT1输入端为时钟信号Vck。具体驱动时序如图2所示。
通过将上述GOA电路作为GOA单元进行以下动作来完成二阶驱动。即前一GOA单元的输出作为本GOA单元的触发信号，下一GOA单元的输出作为本GOA单元的复位信号。时钟信号采用两个（Vclk_A，Vclk_B），分别用于奇数行的GOA单元和偶数行的GOA单元。栅线输出电位Vss决定栅线上输出脉冲的高度或者说是幅度。
然而上述电路没有解决馈通电压带来的影像效果的影响。因此，如何解决上述问题，提供一种驱动方案以有效减少馈通电压对影像品质的显示效果影响，乃业界所致力的课题之一。
发明内容
本发明所要解决的技术问题之一是需要提供一种栅极驱动电路，其能够有效减少馈通电压对影像品质的显示效果的影响。另外，还提供了一种栅极驱动电路的驱动方法。
1）为了解决上述技术问题，本发明提供了一种栅极驱动电路，包括多级GOA电路，该多级GOA电路的一第N级GOA电路包括：一储能单元；一充电单元，电连接于一第N-1条栅极线和所述储能单元之间，其根据第N-1条栅极线信号对所述储能单元进行预充电以得到一电压；一驱动单元，电连接于一时钟输出线及一第N条栅极线，其根据所述电压及一时钟脉冲信号上拉所述第N条栅极线的信号至一上拉电压；一第一复位单元，电连接于所述储能单元和一第一复位电压或第三复位电压之间，其根据第N+1条栅极线的信号以及第一复位电压或第三复位电压而将所述第N条栅极线的信号复位至第一复位电压或第三复位电压；一第二复位单元，电连接于一第N条栅极线和一第二复位电压之间，其根据第N+3条栅极线的信号以及第二复位电压而将所述第N条栅极线复位至第二复位电压。
2）在本发明的第1）项的一个优选实施方式中，在所述第N级GOA电路所连接的栅极线为负极性时，所述第一复位单元根据第N+1条栅极线的信号以及第一复位电压而将所述第N条栅极线的信号复位至第一复位电压，所述第一复位电压与所述第二复位电压具有一负电压差。
3）在本发明的第1）项或第2）项中的一个优选实施方式中，在所述第N级GOA电路所连接的栅极线为正极性时，所述第一复位单元根据第N+1条栅极线的信号以及第三复位电压而将所述第N条栅极线的信号复位至第三复位电压，所述第三复位电压与所述第二复位电压具有一正电压差。
4）在本发明的第1）项至第3）项中的任一个优选实施方式中，所述第二复位单元为一晶体管，其具有一栅极、一第一源极/漏极和一第二源极/漏极，该栅极电连接所述第N+3条栅极线，该第一源极/漏极和该第二源极/漏极分别电连接所述第N条栅极线和第二复位电压。
5）在本发明的第1）项至第4）项中的任一个优选实施方式中，所述第一复位单元包括一第一晶体管和一第二晶体管，分别具有一栅极、一第一源极/漏极和一第二源极/漏极，所述第一晶体管和所述第二晶体管的栅极共同电连接并与所述第N+1条栅极线连接；所述第一晶体管的第一源极/漏极与所述储能单元的第一端电连接，所述第二晶体管的第一源极/漏极与所述储能单元的第二端电连接；所述第一晶体管和第二晶体管的第二源极/漏极共同电连接并与所述第一复位电压或第三复位电压电连接。
6）在本发明的第1）项至第5）项中的任一个优选实施方式中，所述充电单元为一晶体管，其具有一栅极、一第一源极/漏极和一第二源极/漏极，所述充电单元的栅极和第一源/漏极电连接所述第N-1条栅极线，其第二源/漏接电连接所述储能单元的第一端。
7）在本发明的第1）项至第6）项中的任一个优选实施方式中，所述驱动单元为一晶体管，其具有一栅极、一第一源极/漏极和一第二源极/漏极，所述驱动单元的第一源极/漏极电连接所述时钟输出线，其栅极电连接储能单元的第一端，其第二源极/漏极电连接第N条栅极线和所述储能单元的第二端。
8）根据本发明的另一方面，还提供了一种使用如上任一种栅极驱动电路的驱动方法，包括：充电单元接收第N-1条栅极线信号对储能单元进行预充电以得到一电压；驱动单元接收一时钟脉冲信号，并根据所述电压及该时钟脉冲信号上拉所述第N条栅极线的信号至一上拉电压；第一复位单元接收第N+1条栅极线的信号以及第一复位电压或第三复位电压，并根据第N+1条栅极线的信号以及第一复位电压或第三复位电压而将所述第N条栅极线的信号复位至第一复位电压或第三复位电压；第二复位单元接收第N+3条栅极线的信号以及第二复位电压，并根据第N+3条栅极线的信号以及第二复位电压而将所述第N条栅极线复位至第二复位电压。
9）在本发明的第8）项的一个优选实施方式中，在所述第N级GOA电路所连接的栅极线为负极性时，所述第一复位单元接收第一复位电压，并根据第N+1条栅极线的信号以及第一复位电压而将所述第N条栅极线的信号复位至第一复位电压，所述第一复位电压与所述第二复位电压具有一负电压差。
10）在本发明的第8）项或第9）项中的一个优选实施方式中，在所述第N级GOA电路所连接的栅极线为正极性时，所述第一复位单元接收第三复位电压，并根据第N+1条栅极线的信号以及第三复位电压而将所述第N条栅极线的信号复位至第三复位电压，所述第三复位电压与所述第二复位电压具有一正电压差。
与现有技术相比，本发明的一个或多个实施例可以具有如下优点：
本发明提出了一种四阶驱动GOA电路，该电路通过两个复位信号，对于负极性的栅极线，将栅极输出信号拉低至复位信号Vss1和复位信号Vss2，对于正极性的栅极线，将栅极输出信号拉低至复位信号Vss3和复位信号Vss2，进而实现像素单元四阶驱动。并且，该驱动电路能够有效地解决二阶驱动电路无法解决的馈通电压对像素电极的影响，进而提高影像品质效果。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1是现有技术中二阶驱动的GOA电路示意图；
图2是现有技术中二阶驱动GOA电路输出的时序图；
图3是根据本发明一实施例的四阶驱动的GOA电路示意图；
图4是根据本发明的四阶驱动的GOA电路输出的时序图；
图5是四阶驱动的栅极驱动的电压波形示意图；
图6是四阶驱动的正极性显示电极的电压波形示意图；
图7是四阶驱动的负极性显示电极的电压波形示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明。
需要说明的是，本实施例的驱动电路属于四阶驱动电路。其可以在不变动公共电压的情形下，将馈通电压给补偿回来。本实施例的四阶驱动电路是利用经由存储电容Cs的馈通电压，来补偿经由寄生电容Cgd所产生的馈通电压。
图3是根据本发明一实施例的四阶驱动的GOA电路示意图。为方便描述，仅绘制了多级GOA电路的一第N级GOA电路。如图3所示，包括：一储能单元Cb，一充电单元31，电连接于一第N-1条栅极线和储能单元Cb之间，其根据第N-1条栅极线信号对储能单元Cb进行预充电以得到一电压。一驱动单元32，电连接于一时钟输出线及一第N条栅极线，其根据电压及一时钟脉冲信号上拉第N条栅极线的信号至一上拉电压。一第一复位单元33，电连接于储能单元Cb和一第一复位电压Vss1或第三复位电压Vss3之间，其根据第N+1条栅极线的信号以及第一复位电压Vss1或第三复位电压Vss3而将第N条栅极线的信号复位至第一复位电压Vss1或第三复位电压Vss3。一第二复位单元34，电连接于一第N条栅极线和一第二复位电压Vss2之间，其根据第N+3条栅极线的信号以及第二复位电压Vss2而将第N条栅极线复位至第二复位电压Vss2。
需要说明的是，在第N级GOA电路所连接的栅极线为负极性时，第一复位单元33根据第N+1条栅极线的信号以及第一复位电压Vss1而将第N条栅极线的信号复位至第一复位电压Vss1，该第一复位电压Vss1与第二复位电压Vss1具有一负电压差（如后述图5所示Ve(-)）。而在第N级GOA电路所连接的栅极线为正极性时，第一复位单元33根据第N+1条栅极线的信号以及第三复位电压Vss3而将第N条栅极线的信号复位至第三复位电压Vss3，该第三复位电压Vss3与第二复位电压Vss2具有一正电压差（如后述图5所示Ve(+)）。
如图3所示，该GOA电路实质为一5T4C电路包括：晶体管TFT1（作为驱动单元32）、晶体管TFT2和TFT3（共同构成第一复位单元33）、晶体管TFT4（作为充电单元31）和晶体管TFT5（作为第二复位单元34）这五个晶体管开关以及一保持电容Cb（作为储能单元）。并且，还示意性地绘制出了TFT1栅极和漏极之间的寄生电容Cgd。
该电路的输入信号包括时钟信号（正极性或负极性时钟信号）Vck、第N-1行栅线的输出Output[N-1]、第N+1行栅线的输出Output[N+1]、第N+3行栅线的输出Output[N+3]、第一复位信号Vss1或第三复位信号Vss3，以及第二复位信号Vss2。
其中，驱动晶体管TFT1具有一栅极、一第一源极/漏极和一第二源极/漏极，其第一源极/漏极电连接时钟输出线Vck，其栅极电连接电容Cb的第一端，其第二源极/漏极电连接第N条栅极线和电容Cb的第二端。主要用于控制栅线高电位输出。
TFT2、TFT3和TFT5为复位晶体管，主要用于将栅线电位拉低，同时将保持电容Cb电荷释放，使TFT1处于关闭状态。
TFT2和TFT3的栅极共同电连接并与第N+1条栅极线连接，TFT2的第一源极/漏极与电容Cb的第一端电连接，TFT3的第一源极/漏极与电容Cb的第二端电连接，TFT2和TFT3的第二源极/漏极共同电连接并与第一复位电压Vss1或第三复位电压Vss3电连接。由于像素电压四阶驱动藉由正负极行栅极电位的不同变化而实现，因此对于负极行输出，TFT2将栅线输入复位到Vss1电位，对于正极行输出，TFT2将栅线输入复位到Vss3电位。
其中，TFT5将栅极输出复位到Vss2电位，其由输出信号gate[N+3]进行驱动。TFT5具有一栅极、一第一源极/漏极和一第二源极/漏极，该栅极电连接第N+3条栅极线，该第一源极/漏极和该第二源极/漏极分别电连接第N条栅极线和第二复位电压Vss2。
TFT4是输入（或预充电）晶体管，主要作用是给保持电容Cb预充，将TFT1打开。其具有一栅极、一第一源极/漏极和一第二源极/漏极，栅极和第一源/漏极电连接第N-1条栅极线，其第二源/漏接电连接电容Cb的第一端。
具体的驱动时序如图4所示。采用两个周期相同、极性相反的时钟序列（ClkA，ClkB）。它们分别被用在奇数行栅线上对应的GOA电路以及偶数行栅线上对应的GOA电路上。
以对应奇数行栅线Gate1（负极性）上的GOA电路为例，说明如何实现四阶驱动。
首先，TFT4接收到上一栅线的驱动电压，对保持电容Cb进行预充，将TFT1打开。
TFT1输出栅线高电位Vgh。TFT2和TFT3接收下一栅线的驱动电压，将栅线电位拉低，同时将保持电容Cb电荷释放，使TFT1处于关闭状态。
由于为奇行输出，TFT2将栅线输入复位（拉低）到Vss1电位。最后，TFT5被第N+3条栅线驱动，以将栅极输出复位到Vss2电位，完成如图4所示的Gate1的驱动。
为了进一步了解本发明，下面具体对时序波形进行说明。图5为四阶驱动栅极驱动电压的波形图。从这个四阶驱动的波形图中可以看出，在这个四阶驱动的栅极驱动电压波形之中,正负两种极性的电压总共有4种:打开电压Vgh、压差为Vg的关闭电压Vss2、比关闭电压Vss2高（存在压差Ve（+））的电压Vss3以及比关闭电压Vss2更低（存在压差Ve（-））的电压Vss1。
负责正极性与负极性的栅极驱动走线电压是不一样的，如图6所示，为正极性显示电极的电压波形图。其中，61表示第N-1条栅极驱动电压，62表示公共电压，64表示第N条栅极驱动电压。
从图中我们可以看出，显示电极电压63通过源极驱动充好电后，会再经过三次的电压变化（如图中虚线圈所示）。首先是当前第N条栅极驱动走线关闭时经由寄生电容Cgd的馈通电压631，其次是由前一条（第N-1）栅极驱动走线电压拉回时经由存储电容Cs的馈通电压632，该电压是将显示电极电压63推升到正极性电压范围的最重要的电压。而最后，则是当前第N条栅极驱动走线电压下拉时经由寄生电容Cgd所产生的馈通电压633，这个电压由于是经由寄生电容Cgd的关系，而且变化的幅度也不大，所以影响也比较小。
如图7所示，其为负极性显示电极的电压波形图。其中71表示第N-1条栅极驱动电压，72表示公共电压，74表示第N条栅极驱动电压。
从图7中可以看出，显示电极电压73通过源极驱动充好电后，会再经过三次的电压变化。首先是当前第N条栅极驱动走线电压关闭时经由寄生电容Cgd所产生的馈通电压731影响，由于电压关闭的关系则会把显示电极电压73往下拉。其次是上一条（第N-1）栅极驱动走线下拉时经过存储电容Cs的馈通电压732，这个电压的影响很重要，因为它是将电压调整成负极性电压的主要成分，必须能够将整体的电压调整到所需要的准位。最后是当前第N条栅极驱动走线电压拉回时经由寄生电容Cgd的馈通电压733的影响，由于拉回电压的幅度比较小，所以整体的影响也比较少。
因为受到经过寄生电容Cgd的馈通电压影响，若是要将正负极性的电压范围分开的话，对于正极性的电压范围，往上提升的电压会比较大，而其往上提升的电压是由上一条栅极驱动走线电压往上拉经由存储电容Cs的馈通电压来形成。因为其所需的电压比较大,所以上一条栅极驱动走线在的拉回时电压也会比较大。而对于负极性的显示电压范围的形成,也是利用上一条栅极驱动走线的电压变化来完成。跟正极性的显示电极电压不一样的是,它需要的是下拉的馈通电压,以便形成负的显示电极电压范围。它所需要的下拉电压跟正极性的上拉电压比较起来会比较小。通过对栅极驱动走线的电压进行上述的四阶驱动，能够减少馈通电压像素电极的影响。
综上所述，本发明提出了一种5T1C的四阶驱动GOA电路，该电路通过两个复位信号，对奇数行分别将栅极输出信号拉低至复位信号Vss1和复位信号Vss2，偶数行分别将栅极输出信号拉低至复位信号Vss3和复位信号Vss2，进而实现像素单元四阶驱动。并且，该驱动电路能够有效地解决二阶驱动电路无法解决的馈通电压对像素电极的影响，进而提高影像品质效果。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (6)

1.一种栅极驱动电路，包括多级GOA电路，该多级GOA电路的一第N级GOA电路包括：
一储能单元；
一充电单元，电连接于一第N-1条栅极线和所述储能单元之间，其根据第N-1条栅极线信号对所述储能单元进行预充电以得到一电压；
一驱动单元，电连接于一时钟输出线及一第N条栅极线，其根据所述电压及一时钟脉冲信号上拉所述第N条栅极线的信号至一上拉电压；
一第一复位单元，电连接于所述储能单元和一第一复位电压或第三复位电压之间，其根据第N+1条栅极线的信号以及第一复位电压或第三复位电压而将所述第N条栅极线的信号复位至第一复位电压或第三复位电压；
一第二复位单元，电连接于一第N条栅极线和一第二复位电压之间，其根据第N+3条栅极线的信号以及第二复位电压而将所述第N条栅极线复位至第二复位电压，
在所述第N级GOA电路所连接的栅极线为负极性时，所述第一复位单元根据第N+1条栅极线的信号以及第一复位电压而将所述第N条栅极线的信号复位至第一复位电压，所述第一复位电压与所述第二复位电压具有一负电压差；
在所述第N级GOA电路所连接的栅极线为正极性时，所述第一复位单元根据第N+1条栅极线的信号以及第三复位电压而将所述第N条栅极线的信号复位至第三复位电压，所述第三复位电压与所述第二复位电压具有一正电压差。
2.根据权利要求1所述的栅极驱动电路，其特征在于，
所述第二复位单元为一晶体管，其具有一栅极、一第一源极/漏极和一第二源极/漏极，该栅极电连接所述第N+3条栅极线，该第一源极/漏极和该第二源极/漏极分别电连接所述第N条栅极线和第二复位电压。
3.根据权利要求2所述的栅极驱动电路，其特征在于，
所述第一复位单元包括一第一晶体管和一第二晶体管，分别具有一栅极、一第一源极/漏极和一第二源极/漏极，
所述第一晶体管和所述第二晶体管的栅极共同电连接并与所述第N+1条栅极线连接；
所述第一晶体管的第一源极/漏极与所述储能单元的第一端电连接，所述第二晶体管的第一源极/漏极与所述储能单元的第二端电连接；
所述第一晶体管和第二晶体管的第二源极/漏极共同电连接并与所述第一复位电压或第三复位电压电连接。
4.根据权利要求3所述的栅极驱动电路，其特征在于，所述充电单元为一晶体管，其具有一栅极、一第一源极/漏极和一第二源极/漏极，
所述充电单元的栅极和第一源/漏极电连接所述第N-1条栅极线，其第二源/漏接电连接所述储能单元的第一端。
5.根据权利要求4所述的栅极驱动电路，其特征在于，所述驱动单元为一晶体管，其具有一栅极、一第一源极/漏极和一第二源极/漏极，
所述驱动单元的第一源极/漏极电连接所述时钟输出线，其栅极电连接储能单元的第一端，其第二源极/漏极电连接第N条栅极线和所述储能单元的第二端。
6.一种使用如权利要求1-5中任一项所述的栅极驱动电路的驱动方法，包括：
充电单元接收第N-1条栅极线信号对储能单元进行预充电以得到一电压；
驱动单元接收一时钟脉冲信号，并根据所述电压及该时钟脉冲信号上拉所述第N条栅极线的信号至一上拉电压；
第一复位单元接收第N+1条栅极线的信号以及第一复位电压或第三复位电压，并根据第N+1条栅极线的信号以及第一复位电压或第三复位电压而将所述第N条栅极线的信号复位至第一复位电压或第三复位电压；
第二复位单元接收第N+3条栅极线的信号以及第二复位电压，并根据第N+3条栅极线的信号以及第二复位电压而将所述第N条栅极线复位至第二复位电压，
在所述第N级GOA电路所连接的栅极线为负极性时，所述第一复位单元接收第一复位电压，并根据第N+1条栅极线的信号以及第一复位电压而将所述第N条栅极线的信号复位至第一复位电压，所述第一复位电压与所述第二复位电压具有一负电压差；
在所述第N级GOA电路所连接的栅极线为正极性时，所述第一复位单元接收第三复位电压，并根据第N+1条栅极线的信号以及第三复位电压而将所述第N条栅极线的信号复位至第三复位电压，所述第三复位电压与所述第二复位电压具有一正电压差。
CN201310750809.1A 2013-12-31 2013-12-31 栅极驱动电路以及驱动方法 Active CN103761949B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201310750809.1A CN103761949B (zh) 2013-12-31 2013-12-31 栅极驱动电路以及驱动方法
JP2016542182A JP6231692B2 (ja) 2013-12-31 2014-01-24 ゲート駆動回路及び駆動方法
GB1610389.7A GB2536160B (en) 2013-12-31 2014-01-24 Gate driver circuit and driving method
PCT/CN2014/071390 WO2015100828A1 (zh) 2013-12-31 2014-01-24 栅极驱动电路以及驱动方法
KR1020167016566A KR101906943B1 (ko) 2013-12-31 2014-01-24 게이트 드라이버 회로와 구동 방법
US14/241,804 US10032424B2 (en) 2013-12-31 2014-01-24 Gate driving circuit and driving method
EA201691315A EA032171B1 (ru) 2013-12-31 2014-01-24 Схема драйвера затвора и способ управления

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310750809.1A CN103761949B (zh) 2013-12-31 2013-12-31 栅极驱动电路以及驱动方法

Publications (2)

Publication Number Publication Date
CN103761949A CN103761949A (zh) 2014-04-30
CN103761949B true CN103761949B (zh) 2016-02-24

Family

ID=50529178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310750809.1A Active CN103761949B (zh) 2013-12-31 2013-12-31 栅极驱动电路以及驱动方法

Country Status (7)

Country Link
US (1) US10032424B2 (zh)
JP (1) JP6231692B2 (zh)
KR (1) KR101906943B1 (zh)
CN (1) CN103761949B (zh)
EA (1) EA032171B1 (zh)
GB (1) GB2536160B (zh)
WO (1) WO2015100828A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN103474040B (zh) * 2013-09-06 2015-06-24 合肥京东方光电科技有限公司 栅极驱动单元、栅极驱动电路和显示装置
TWI533271B (zh) * 2014-05-23 2016-05-11 友達光電股份有限公司 顯示面板驅動方法
CN105116276B (zh) * 2015-09-15 2019-03-01 深圳市华星光电技术有限公司 一种电容屏的检测装置
CN105185339B (zh) * 2015-10-08 2017-12-29 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动装置以及驱动方法
CN105702194B (zh) * 2016-04-26 2019-05-10 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN106448600B (zh) * 2016-10-26 2018-05-18 京东方科技集团股份有限公司 移位寄存器及其驱动方法
CN107481659B (zh) * 2017-10-16 2020-02-11 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
CN108257568B (zh) * 2018-02-01 2020-06-12 京东方科技集团股份有限公司 移位寄存器、栅极集成驱动电路、显示面板及显示装置
CN108399902A (zh) * 2018-03-27 2018-08-14 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN109686330A (zh) * 2019-01-22 2019-04-26 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及其驱动方法
CN110349536B (zh) * 2019-04-08 2021-02-23 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111243543B (zh) * 2020-03-05 2021-07-23 苏州华星光电技术有限公司 Goa电路、tft基板、显示装置及电子设备
KR20220115707A (ko) * 2021-02-09 2022-08-18 삼성디스플레이 주식회사 전자 장치 및 전자 장치 검사 방법
CN116168660B (zh) * 2023-04-26 2023-08-08 惠科股份有限公司 显示面板的驱动电路、显示装置和驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN102915714A (zh) * 2012-10-11 2013-02-06 京东方科技集团股份有限公司 一种移位寄存器、液晶显示栅极驱动装置和液晶显示装置
CN202771779U (zh) * 2012-05-07 2013-03-06 京东方科技集团股份有限公司 一种阵列基板行驱动电路、阵列基板及显示装置
CN102982774A (zh) * 2011-09-06 2013-03-20 株式会社日本显示器东 驱动电路和显示装置
CN202887675U (zh) * 2012-09-28 2013-04-17 北京京东方光电科技有限公司 一种多阶栅极信号电路、驱动电路和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5090008B2 (ja) * 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
JP4450016B2 (ja) * 2007-06-12 2010-04-14 ソニー株式会社 液晶表示装置および液晶駆動回路
KR101344674B1 (ko) * 2009-11-04 2013-12-23 샤프 가부시키가이샤 시프트 레지스터 및 그것을 포함한 주사 신호선 구동 회로, 및 표시 장치
US8731135B2 (en) * 2010-01-29 2014-05-20 Sharp Kabushiki Kaisha Shift register and display device
TW201133440A (en) * 2010-03-19 2011-10-01 Au Optronics Corp Shift register circuit and gate driving circuit
TWI413972B (zh) * 2010-09-01 2013-11-01 Au Optronics Corp 移位暫存電路
CN102855938B (zh) * 2012-08-31 2015-06-03 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
KR102102902B1 (ko) * 2013-05-30 2020-04-21 엘지디스플레이 주식회사 쉬프트 레지스터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102982774A (zh) * 2011-09-06 2013-03-20 株式会社日本显示器东 驱动电路和显示装置
CN202771779U (zh) * 2012-05-07 2013-03-06 京东方科技集团股份有限公司 一种阵列基板行驱动电路、阵列基板及显示装置
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN202887675U (zh) * 2012-09-28 2013-04-17 北京京东方光电科技有限公司 一种多阶栅极信号电路、驱动电路和显示装置
CN102915714A (zh) * 2012-10-11 2013-02-06 京东方科技集团股份有限公司 一种移位寄存器、液晶显示栅极驱动装置和液晶显示装置

Also Published As

Publication number Publication date
EA201691315A1 (ru) 2017-01-30
GB2536160A (en) 2016-09-07
JP6231692B2 (ja) 2017-11-15
US10032424B2 (en) 2018-07-24
GB2536160B (en) 2020-11-25
KR101906943B1 (ko) 2018-10-11
CN103761949A (zh) 2014-04-30
KR20160087893A (ko) 2016-07-22
GB201610389D0 (en) 2016-07-27
EA032171B1 (ru) 2019-04-30
US20150206495A1 (en) 2015-07-23
JP2017510829A (ja) 2017-04-13
WO2015100828A1 (zh) 2015-07-09

Similar Documents

Publication Publication Date Title
CN103761949B (zh) 栅极驱动电路以及驱动方法
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105679262B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105206237B (zh) 应用于In Cell型触控显示面板的GOA电路
CN103700357B (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN106205528B (zh) 一种goa电路及液晶显示面板
US11335293B2 (en) Shift register unit, method of driving shift register unit, gate drive circuit, and display device
CN102831867B (zh) 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN209045139U (zh) 一种像素驱动电路及液晶显示装置
CN105206238B (zh) 栅极驱动电路及应用该电路的显示装置
CN109961737A (zh) Goa电路和显示装置
CN104966500A (zh) 降低功耗的goa电路
CN103208263A (zh) 移位寄存器、显示装置、栅极驱动电路及驱动方法
CN102402936B (zh) 栅极驱动电路单元、栅极驱动电路和显示装置
CN107221299B (zh) 一种goa电路及液晶显示器
CN107492362A (zh) 一种栅极驱动电路及液晶显示器
CN202838909U (zh) 移位寄存器、栅极驱动电路和显示装置
CN104409102B (zh) 移位寄存器
CN105304044A (zh) 液晶显示设备及goa电路
CN104732904A (zh) 显示器及其栅极驱动电路和栅极驱动单元电路
CN110148382A (zh) 一种goa电路、显示面板及显示装置
CN107516500A (zh) Goa电路的驱动方法及驱动装置
CN106486075A (zh) Goa电路
CN108062935A (zh) 一种栅极驱动电路及显示装置
CN101738794B (zh) 液晶面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant