EA032171B1 - Схема драйвера затвора и способ управления - Google Patents

Схема драйвера затвора и способ управления Download PDF

Info

Publication number
EA032171B1
EA032171B1 EA201691315A EA201691315A EA032171B1 EA 032171 B1 EA032171 B1 EA 032171B1 EA 201691315 A EA201691315 A EA 201691315A EA 201691315 A EA201691315 A EA 201691315A EA 032171 B1 EA032171 B1 EA 032171B1
Authority
EA
Eurasian Patent Office
Prior art keywords
voltage
reset
gate
signal
gate bus
Prior art date
Application number
EA201691315A
Other languages
English (en)
Other versions
EA201691315A1 (ru
Inventor
Сянян Сюй
Original Assignee
Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Publication of EA201691315A1 publication Critical patent/EA201691315A1/ru
Publication of EA032171B1 publication Critical patent/EA032171B1/ru

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Multimedia (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

Настоящее изобретение предоставляет схему драйвера затвора и способ управления. Схема содержит многокаскадные схемы GOA, схема GOA N-го каскада которых содержит блок зарядки, электрически подсоединенный между (N-1)-й затворной шиной и блоком накопления энергии и использующийся для предварительной зарядки блока накопления энергии в соответствии с сигналом (N-1)-й затворной шины для получения напряжения; управляющий блок для повышения сигнала N-й затворной шины до повышенного напряжения в соответствии с напряжением и тактовым импульсным сигналом; первый блок сброса, использующийся для сброса сигнала N-й затворной шины до первого напряжения сброса или третьего напряжения сброса в соответствии с сигналом затворной шины (N+1) и первым напряжением сброса или третьим напряжением сброса; второй блок сброса, использующийся для сброса сигнала N-й затворной шины до второго напряжения сброса в соответствии с сигналом затворной шины (N+3) и вторым напряжением сброса. В схеме настоящего изобретения два блока сброса используются для достижения управления четвертого порядка для блоков пикселей, таким образом, эффективно решая проблему влияния проходного напряжения на электрод пикселя и улучшая эффект качества изображений.

Description

Настоящее изобретение предоставляет схему драйвера затвора и способ управления. Схема содержит многокаскадные схемы СОА, схема СОА Ν-το каскада которых содержит блок зарядки, электрически подсоединенный между (Ν-Ι)-ή затворной шиной и блоком накопления энергии и использующийся для предварительной зарядки блока накопления энергии в соответствии с сигналом (Ν-Ι)-ή затворной шины для получения напряжения; управляющий блок для повышения сигнала Ν-й затворной шины до повышенного напряжения в соответствии с напряжением и тактовым импульсным сигналом; первый блок сброса, использующийся для сброса сигнала Ν-й затворной шины до первого напряжения сброса или третьего напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и первым напряжением сброса или третьим напряжением сброса; второй блок сброса, использующийся для сброса сигнала Ν-й затворной шины до второго напряжения сброса в соответствии с сигналом затворной шины (Ν+3) и вторым напряжением сброса. В схеме настоящего изобретения два блока сброса используются для достижения управления четвертого порядка для блоков пикселей, таким образом, эффективно решая проблему влияния проходного напряжения на электрод пикселя и улучшая эффект качества изображений.
Область техники, к которой относится изобретение
Настоящее изобретение относится к жидкокристаллическому дисплею, и в частности относится к схеме драйвера затвора и способу управления.
Предпосылки изобретения
За последние годы в связи с тенденцией, направленной на обеспечение тонкости дисплейных устройств, жидкокристаллический дисплей (Ηί.Ό) был широко использован в различных электронных продуктах, таких как мобильные телефоны, портативные компьютеры, цветные телевизоры и тому подобное.
Драйвер затвора на матрице (СОА) является технологией, в которой схемы драйвера затвора (интегральные схемы драйвера затвора) непосредственно образованы на подложке матрицы для замены использования отдельных кремниевых пластин интегральных схем. С использованием данной технологии схемы драйвера затвора могут быть непосредственно расположены вокруг панели, таким образом, сокращая производственные процедуры и снижая себестоимость продукта. Кроме того, уровень интеграции панели ТЕТ-ЬСЭ (жидкокристаллического дисплея на тонкопленочных транзисторах) может быть дополнительно улучшен, так что панели становятся тоньше.
Во время работы панели будет генерироваться проходное напряжение, и оно может вызывать изменения электродов дисплея (также называемых электродами пикселя) вследствие емкостной связи. Изменение напряжения драйвера затвора имеет наибольшее влияние на изменения электродов дисплея, а на напряжение драйвера затвора влияет проходное напряжение, генерируемое паразитным конденсатором Сдб. Следовательно, влияние проходного напряжения может быть уменьшено посредством компенсации общего напряжения. Однако, поскольку емкость С1с жидкого кристалла не является постоянным параметром, не так просто достичь цели улучшения качества изображения посредством регулировки общего напряжения.
Традиционная схема СОА драйвера второго порядка, по существу, является схемой 4Т1С (содержащей четыре ТЕТ переключателя и конденсатор). На фиг. 1 показана принципиальная схема традиционной схемы СОА драйвера второго порядка с 4Т1С, при этом ТЕТ1 является управляющим транзистором и главным образом используется для управления выходным сигналом высокого потенциала затворной шины, ТЕТ2 и ТЕТ3 являются транзисторами сброса и главным образом используются для понижения потенциала затворной шины и одновременного высвобождения зарядов запоминающего конденсатора СЬ для перевода ТЕТ1 в закрытое состояние, ТЕТ4 является входным транзистором (или транзистором предварительной зарядки) и главным образом выполнен с возможностью предварительной зарядки запоминающего конденсатора СЬ для включения ТЕТ1. Конденсатор СЬ главным образом используется для хранения зарядов и поддерживания потенциала затвора ТЕТ1. Входной сигнал конденсатора СЬ является выходным сигналом затворной шины, т.е. да!еЩ-1], предыдущего ряда, выходной сигнал ТЕТ1 является выходным сигналом затворной шины, т.е. да1е[Щ, текущего ряда и сигнал сброса является выходным сигналом затворной шины, т.е. да1е[Ы+1], следующего ряда. Входной вывод ТЕТ1 является тактовым сигналом Уск. Конкретная временная последовательность управления показана на фиг. 2.
Вышеупомянутые схемы СОА могут быть использованы в качестве блоков СОА для достижения управления второго порядка посредством следующих действий. Т.е. выходной сигнал предыдущего блока СОА используется в качестве сигнала запуска для текущего блока СОА и выходной сигнал следующего блока СОА используется в качестве сигнала сброса для текущего блока СОА. Два тактовых сигнала Ус1к_А и Ус1к_В используются для блоков СОА в нечетных рядах и для блоков СОА в четных рядах соответственно. Потенциал У§8 выходного сигнала затворной шины определяет высоты или амплитуды выходных импульсов на затворных шинах.
Однако с использованием вышеупомянутых схем невозможно обойти недостаток, связанный с влиянием проходного напряжения на эффект изображения. Следовательно, одной из проблем, выделяемых на практике, является то, каким образом решить вышеупомянутые проблемы для предоставления решения по управлению с целью эффективного уменьшения влияния проходного напряжения на эффект отображения качества изображения.
Сущность изобретения
Одной из технических проблем, которые должны быть решены настоящим изобретением, является предоставление схемы драйвера затвора, которая выполнена с возможностью эффективного уменьшения влияния проходного напряжения на эффект отображения качества изображения. Кроме того, также предоставлен способ управления схемой драйвера затвора.
1) Для решения вышеупомянутых технических проблем настоящее изобретение предоставляет схему драйвера затвора, содержащую многокаскадные схемы СОА, при этом схема СОА Ν-го каскада многокаскадных схем СОА содержит блок накопления энергии; блок зарядки, электрически подсоединенный между Щ-1)-й затворной шиной и блоком накопления энергии и использующийся для предварительной зарядки блока накопления энергии в соответствии с сигналом Щ-1)-й затворной шины для получения напряжения; управляющий блок, электрически соединенный с шиной тактового выходного сигнала и Ν-й затворной шиной и использующийся для повышения сигнала Ν-й затворной шины до повышенного напряжения в соответствии с напряжением и тактовым импульсным сигналом; первый блок сброса,
- 1 032171 электрически подсоединенный между блоком накопления энергии и первым напряжением сброса или третьим напряжением сброса и использующийся для сброса сигнала Ν-й затворной шины до первого напряжения сброса или третьего напряжения сброса в соответствии с сигналом затворной шины (N+1) и первым напряжением сброса или третьим напряжением сброса; второй блок сброса, электрически подсоединенный между Ν-й затворной шиной и вторым напряжением сброса и использующийся для сброса сигнала Ν-й затворной шины до второго напряжения сброса в соответствии с сигналом затворной шины (Ν+3) и вторым напряжением сброса.
2) В предпочтительном варианте осуществления по п.1) настоящего изобретения если затворная шина, соединенная с Ν-м каскадом схемы СОЛ, является отрицательной, первый блок сброса сбрасывает сигнал Ν-й затворной шины до первого напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и первым напряжением сброса, при этом существует отрицательная разность напряжений между первым напряжением сброса и вторым напряжением сброса.
3) В предпочтительном варианте осуществления по п.1) или 2) настоящего изобретения если затворная шина, соединенная с Ν-м каскадом схемы СОА, является положительной, первый блок сброса сбрасывает сигнал Ν-й затворной шины до третьего напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и третьим напряжением сброса, при этом существует положительная разность напряжений между третьим напряжением сброса и вторым напряжением сброса.
4) В предпочтительном варианте осуществления по любому из пп.1)-3) настоящего изобретения второй блок сброса является транзистором, оснащенным затвором, первым истоком/стоком и вторым истоком/стоком, при этом затвор электрически соединен с затворной шиной (Ν+3) и первый исток/сток и второй исток/сток электрически соединены с затворной шиной Ν и вторым напряжением сброса соответственно.
5) В предпочтительном варианте осуществления по любому из пп.1)-4) настоящего изобретения первый блок сброса содержит первый транзистор и второй транзистор, каждый из которых оснащен затвором, первым истоком/стоком и вторым истоком/стоком, при этом затворы первого транзистора и второго транзистора электрически соединены друг с другом и соединены с (Ν+Ц-й затворной шиной, первый исток/сток первого транзистора электрически соединен с первым выводом блока накопления энергии и первый исток/сток второго транзистора электрически соединен со вторым выводом блока накопления энергии; вторые истоки/стоки первого транзистора и второго транзистора электрически соединены друг с другом и электрически соединены с первым напряжением сброса или третьим напряжением сброса.
6) В предпочтительном варианте осуществления по любому из пп.1)-5) настоящего изобретения блок зарядки является транзистором, оснащенным затвором, первым истоком/стоком и вторым истоком/стоком, при этом затвор и первый исток/сток блока зарядки электрически соединены с (Ν-1)-ίί затворной шиной и его второй исток/сток электрически соединен с первым выводом блока накопления энергии.
7) В предпочтительном варианте осуществления по любому из пп.1)-6) настоящего изобретения управляющий блок является транзистором, оснащенным затвором, первым истоком/стоком и вторым истоком/стоком, при этом первый исток/сток управляющего блока электрически соединен с шиной тактового выходного сигнала, его затвор электрически соединен с первым выводом блока накопления энергии и его второй исток/сток электрически соединен с Ν-й затворной шиной и вторым выводом блока накопления энергии.
8) В соответствии с еще одним аспектом настоящего изобретения дополнительно предоставлен способ управления, применяющий одну из вышеупомянутых схем драйвера затвора, включающий прием сигнала (Ν-1)-ίί затворной шины через блок зарядки и предварительную зарядку блока накопления энергии для получения напряжения; прием тактового импульсного сигнала через управляющий блок и повышение сигнала Ν-й затворной шины до повышенного напряжения в соответствии с напряжением и тактовым импульсным сигналом; прием сигнала затворной шины (Ν+1) и первого напряжения сброса или третьего напряжения сброса через первый блок сброса и сброс сигнала Ν-й затворной шины до первого напряжения сброса или третьего напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и первым напряжением сброса или третьим напряжением сброса; прием сигнала затворной шины (Ν+3) и второго напряжения сброса через второй блок сброса и сброс сигнала Ν-й затворной шины до второго напряжения сброса в соответствии с сигналом затворной шины (Ν+3) и вторым напряжением сброса.
9) В предпочтительном варианте осуществления по п.8) настоящего изобретения если затворная шина, соединенная с Ν-м каскадом схемы СОА, является отрицательной, первый блок сброса принимает первое напряжение сброса и сбрасывает сигнал Ν-й затворной шины до первого напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и первым напряжением сброса, при этом существует отрицательная разность напряжений между первым напряжением сброса и вторым напряжением сброса.
10) В предпочтительном варианте осуществления по п.8) или 9) настоящего изобретения если затворная шина, соединенная с Ν-м каскадом схемы СОА, является положительной, первый блок сброса принимает третье напряжение сброса и сбрасывает сигнал Ν-й затворной шины до третьего напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и третьим напряжением сброса, при этом суще
- 2 032171 ствует положительная разность напряжений между третьим напряжением сброса и вторым напряжением сброса.
По сравнению с известным уровнем техники один или несколько вариантов осуществления настоящего изобретения могут иметь следующие преимущества.
Настоящее изобретение предлагает схему СОЛ драйвера четвертого порядка. В данной схеме два сигнала сброса используются для понижения выходного сигнала затвора до сигнала У881 сброса и сигнала У882 сброса соответственно в отношении нечетных рядов и для понижения выходного сигнала затвора до сигнала УззЗ сброса и сигнала У882 сброса соответственно в отношении четных рядов, таким образом, реализуя управление четвертого порядка для блоков пикселей. Более того, управляющая схема может эффективно решить проблему влияния проходного напряжения на электроды пикселя, которая не может быть решена схемой управления второго порядка, таким образом, дополнительно улучшая эффект качества изображения.
Другие признаки и преимущества настоящего изобретения будут проиллюстрированы в следующем описании и частично очевидны из описания или понятны посредством реализации настоящего изобретения. Цели и другие преимущества настоящего изобретения могут быть достигнуты и получены посредством структур, указанных в описании, формуле изобретения и сопроводительных графических материалах.
Краткое описание графических материалов
Сопроводительные графические материалы предоставлены для дополнительного понимания настоящего изобретения, составляют часть описания и используются для представления настоящего изобретения вместе с примерами настоящего изобретения, а не ограничения настоящего изобретения. На сопроводительных графических материалах показано следующее:
на фиг. 1 показана схематическая диаграмма схемы СОА управления второго порядка известного уровня техники;
на фиг. 2 показана диаграмма временной последовательности выходного сигнала схемы СОА управления второго порядка известного уровня техники;
на фиг. З показана схематическая диаграмма схемы СОА управления четвертого порядка в соответствии с примером настоящего изобретения;
на фиг. 4 показана диаграмма временной последовательности выходного сигнала схемы СОА управления четвертого порядка в соответствии с настоящим изобретением;
на фиг. 5 показана схематическая временная диаграмма сигнала напряжения драйвера затвора управления четвертого порядка в соответствии с настоящим изобретением;
на фиг. 6 показана схематическая временная диаграмма сигнала напряжения положительного электрода дисплея управления четвертого порядка;
на фиг. 7 показана схематическая временная диаграмма сигнала напряжения отрицательного электрода дисплея управления четвертого порядка.
Подробное описание вариантов осуществления
Для лучшего понимания целей, технических решений и преимуществ настоящего изобретения настоящее изобретение дополнительно подробно проиллюстрировано далее совместно с сопроводительными графическими материалами.
Следует отметить, что приведенная в качестве примера схема драйвера относится к схемам драйвера четвертого порядка, в которых проходное напряжение может быть скомпенсировано схемой драйвера четвертого порядка без изменения общего напряжения. В примере схема драйвера четвертого порядка может компенсировать проходное напряжение, генерируемое паразитным конденсатором Сдб. посредством проходного напряжения, генерируемого накопительным конденсатором Се.
На фиг. З показана схематическая диаграмма схемы СОА управления четвертого порядка в соответствии с примером настоящего изобретения. В целях удобства показан исключительно Ν-й каскад схемы СОА многокаскадной схемы СОА. Как показано на фиг. 3, Ν-й каскад схемы СОА содержит блок СЬ накопления энергии; блок 31 зарядки, электрически подсоединенный между (Ν-Ц-й затворной шиной и блоком СЬ накопления энергии и использующийся для предварительной зарядки блока СЬ накопления энергии в соответствии с сигналом (Ν-Ц-й затворной шины для получения напряжения; управляющий блок 32 , электрически соединенный с шиной тактового выходного сигнала и Ν-й затворной шиной и использующийся для повышения сигнала Ν-й затворной шины до повышенного напряжения в соответствии с напряжением и тактовым импульсным сигналом; первый блок 33 сброса, электрически подсоединенный между блоком СЬ накопления энергии и первым напряжением У881 сброса или третьим напряжением У883 сброса и использующийся для сброса сигнала Ν-й затворной шины до первого напряжения У881 сброса или третьего напряжения У883 сброса в соответствии с сигналом затворной шины (Ν+1) и первым напряжением У881 сброса или третьим напряжением У883 сброса; второй блок 34 сброса, электрически подсоединенный между Ν-й затворной шиной и вторым напряжением У882 сброса и использующийся для сброса сигнала Ν-й затворной шины до второго напряжения У882 сброса в соответствии с сигналом затворной шины (Ν+3) и вторым напряжением У882 сброса.
Следует отметить, что в случае если затворная шина, соединенная с Ν-м каскадом схемы СОА, яв
- 3 032171 ляется отрицательной, первый блок 33 сброса сбрасывает сигнал Ν-й затворной шины до первого напряжения У881 сброса в соответствии с сигналом затворной шины (N+1) и первым напряжением У881 сброса, при этом существует отрицательная разность напряжений, т.е. Уе(2, как показано на фиг. 5, между первым напряжением У881 сброса и вторым напряжением Увз2 сброса. Для сравнения, в случае если затворная шина, соединенная с Ν-м каскадом схемы СОА, является положительной, первый блок 33 сброса сбрасывает сигнал Ν-й затворной шины до третьего напряжения Увз3 сброса в соответствии с сигналом затворной шины (Ν+1) и третьим напряжением Увз3 сброса, при этом существует положительная разность напряжений, т.е. Уе(+), как показано на фиг. 5, между третьим напряжением Увз3 сброса и вторым напряжением Увз2 сброса.
Как показано на фиг. 3, схема СОА, по существу, является схемой 5Т4С, содержащей пять транзисторных переключателей, состоящих из транзистора ТРТ1 (использующегося в качестве управляющего блока 32), транзисторов ТБТ2 и ТБТ3 (вместе образующих первый блок 33 сброса), транзистора ТБТ4 (использующегося в качестве блока 31 зарядки) и ТБТ5 (использующегося в качестве второго блока 34 сброса), и запоминающий конденсатор СЬ (использующийся в качестве блока накопления энергии). Более того, паразитный конденсатор Сдй. расположенный между затвором и стоком ТБТ1, также схематически показан на фиг. 3.
Входные сигналы схемы включают в себя тактовый сигнал (положительный или отрицательный) Уск, выходной сигнал ΟιιΙριιΙ|Ν-1| (Ν-1)-ίί затворной шины, выходной сигнал Οπΐρπΐ[Ν+1] (Ν+1)-ίί затворной шины, выходной сигнал Οπΐρπΐ[Ν+3] (Ν+31-й затворной шины, первый сигнал У881 сброса или третий сигнал Увз3 сброса и второй сигнал Увз2 сброса.
Управляющий транзистор ТБТ1 оснащен затвором, первым истоком/стоком и вторым истоком/стоком. Первый исток/сток управляющего транзистора электрически соединен с шиной тактового выходного сигнала Уск, его затвор электрически соединен с первым выводом конденсатора СЬ и его второй исток/сток электрически соединен с Ν-й затворной шиной и вторым выводом конденсатора СЬ. Управляющий транзистор ТРТ1 драйвера главным образом используется для управления выходным сигналом высокого потенциала затворной шины.
ТБТ2, ТБТ3 и ТБТ5 являются транзисторами сброса и главным образом используются для понижения потенциала затворной шины и одновременного высвобождения зарядов запоминающего конденсатора СЬ для перевода ТБТ1 в закрытое состояние.
Затворы ТБТ2 и ТБТ3 электрически соединены друг с другом и соединены с (Ν+Ц-й затворной шиной. Первый исток/сток ТБТ2 электрически соединен с первым выводом конденсатора СЬ и первый исток/сток ТБТ3 электрически соединен со вторым выводом конденсатора СЬ. Вторые истоки/стоки ТБТ2 и ТБТ3 электрически соединены друг с другом и электрически соединены с первым напряжением У881 сброса или третьим напряжением Увз3 сброса. Поскольку управление четвертого порядка напряжением пикселя реализовано посредством различных изменений потенциалов затвора положительного ряда и отрицательного ряда, ТБТ2 сбрасывает входной сигнал затворной шины до потенциала У881 для выходного сигнала отрицательного ряда и сбрасывает входной сигнал затворной шины до потенциала Увз3 для выходного сигнала положительного ряда.
ТБТ5 сбрасывает выходной сигнал затворной шины до потенциала Увз2 и управляется выходным сигналом §;·1Κ|Ν+3|. ТБТ5 оснащен затвором, первым истоком/стоком и вторым истоком/стоком. Затвор ТБТ5 электрически соединен с (Ν+31-й затворной шиной, и его первый исток/сток и второй исток/сток электрически соединены с Ν-й затворной шиной и вторым напряжением Увз2 сброса соответственно.
ТБТ4 является входным транзистором (или транзистором предварительной зарядки) и главным образом выполнен с возможностью предварительной зарядки запоминающего конденсатора СЬ для включения ТБТ1. ТБТ4 оснащен затвором, первым истоком/стоком и вторым истоком/стоком. Затвор и первый исток/сток ТБТ4 электрически соединены с (Ν-1)-ίί затворной шиной, и его второй исток/сток электрически соединен с первым выводом конденсатора СЬ соответственно.
Конкретная временная последовательность управления показана на фиг. 4. Выбраны две тактовые последовательности С1к А, С1к В с одинаковым периодом, но противоположными полярностями. Две тактовые последовательности используются на соответствующих схемах СОА на затворных шинах нечетного ряда и соответствующих схемах СОА на затворных шинах четного ряда соответственно.
Далее будет проиллюстрировано, как реализовать управление четвертого порядка с использованием в качестве примера соответствующих схем СОА на затворных шинах Са1е 1 нечетного ряда (отрицательного).
Во-первых, ТБТ4 принимает управляющее напряжение предыдущей затворной шины и предварительно заряжает запоминающий конденсатор СЬ для включения ТБТ1.
ТБТ1 выводит высокий Удй потенциал затворной шины. ТБТ2 и ТБТ3 принимают управляющее напряжение следующей затворной шины, понижают потенциал затворной шины и одновременно высвобождают заряды запоминающего конденсатора СЬ для перевода ТБТ1 в закрытое состояние.
Вследствие выходного сигнала нечетного ряда ТБТ2 сбрасывает, т.е. понижает входной сигнал затворной шины до потенциала У881. В результате ТБТ5 управляется (Ν+31-й затворной шиной для сброса выходного сигнала затворной шины до потенциала У882, таким образом, осуществляя запуск Са1е1, как
- 4 032171 показано на фиг. 4.
Для лучшего понимания настоящего изобретения временная диаграмма сигнала временной последовательности специально проиллюстрирована далее. На фиг. 5 показана временная диаграмма сигнала управляющего напряжения затвора управления четвертого порядка. Как показано на временной диаграмме сигнала управления четвертого порядка, всего существуют четыре положительных и отрицательных напряжения на временной диаграмме сигнала управляющего напряжения затвора управления четвертого порядка, т.е. напряжение /11 включения, напряжение Увз2 выключения с разностью напряжений Уд, напряжение Увз3, которое выше напряжения Увз2 выключения (с разностью напряжений Уе(+)), и напряжение У881, которое ниже напряжения Увз2 выключения (с разностью напряжений Уе(-)).
Положительное управляющее напряжение на проводе затвора отличается от отрицательного управляющего напряжения на проводе затвора. На фиг. 6 показана временная диаграмма сигнала напряжения положительного электрода дисплея, при этом ссылочный номер 61 представляет управляющее напряжение (Ы-1)-го затвора, ссылочный номер 62 представляет общее напряжение и ссылочный номер 64 представляет управляющее напряжение Ν-го затвора.
Как показано на графических материалах, напряжение 6З электрода дисплея будет подвержено трехразовым изменениям напряжения (как показано на виде с помощью круга из пунктирной линии) после зарядки посредством управления истоком. Первым является проходное напряжение 631, генерируемое паразитным конденсатором Сдф когда управляющий провод текущего Ν-го затвора закрыт. Вторым является проходное напряжение 632, генерируемое накопительным конденсатором Се, когда напряжение управляющего провода предыдущего ((Ν-1)-ιό) затвора возвращается к исходному значению, и данное напряжение является наиболее важным напряжением для повышения напряжения 63 электрода дисплея до диапазона положительных напряжений. Третьим является проходное напряжение 633, генерируемое паразитным конденсатором Сдф когда напряжение управляющего провода текущего Ν-го затвора понижается. Поскольку данное напряжение генерируется паразитным конденсатором Сдб и имеет низкую амплитуду при изменении, его влияние является незначительным.
На фиг. 7 показана временная диаграмма сигнала напряжения отрицательного электрода дисплея, при этом ссылочный номер 71 представляет управляющее напряжение (Ν-Ц-го затвора, ссылочный номер 72 представляет общее напряжение и ссылочный номер 74 представляет управляющее напряжение Ν-го затвора.
Как показано на фиг. 7, напряжение 73 электрода дисплея будет подвержено трехразовым изменениям напряжения после зарядки посредством управления истока. Первым является проходное напряжение 731, генерируемое паразитным конденсатором Сдф когда напряжение управляющего провода текущего Ν-го затвора выключается. И поскольку напряжение выключается, напряжение 73 электрода дисплея будет понижено. Вторым является проходное напряжение 732, генерируемое накопительным конденсатором Се, когда напряжение управляющего провода предыдущего ((Ν-1)-ιό) затвора понижается. И данное напряжение имеет очень значительное влияние, поскольку является главным компонентом для регулировки напряжения до отрицательного напряжения, и общее напряжение должно быть отрегулировано до необходимого уровня. Третьим является проходное напряжение 733, генерируемое паразитным конденсатором Сдф когда напряжение управляющего провода текущего Ν-го затвора возвращается к исходному значению. И поскольку вернувшееся к исходному значению напряжение имеет низкую амплитуду, его общее влияние является незначительным.
Вследствие влияния проходного напряжения, генерируемого паразитным конденсатором Сдф если диапазон положительных напряжений и диапазон отрицательных напряжений должны быть отделены друг от друга, в отношении диапазона положительных напряжений напряжение, которое должно быть повышено, является высоким и напряжение, которое должно быть повышено, образуется проходным напряжением, сгенерированным накопительным конденсатором Се во время повышения напряжения управляющего провода предыдущего затвора. Поскольку необходимое напряжение является высоким, напряжение, когда управляющий провод предыдущего затвора возвращается к исходному значению, является высоким. Для образования диапазона отрицательных напряжений дисплея это также достигается посредством изменений напряжения управляющего провода предыдущего затвора. Отличный от положительного напряжения электрода дисплея диапазон отрицательных напряжений дисплея образуется посредством понижения проходного напряжения. Необходимое пониженное напряжение является более низким, чем положительное повышенное напряжение. Посредством вышеупомянутого управления четвертого порядка для управляющего напряжения на проводе затвора может быть уменьшено влияние проходного напряжения на электрод пикселя.
В заключение, настоящее изобретение предлагает схему СОЛ драйвера четвертого порядка 5Т1С. В данной схеме два сигнала сброса используются для понижения выходного сигнала затвора до сигнала У881 сброса и сигнала Увз2 сброса соответственно в отношении нечетных рядов и для понижения выходного сигнала затвора до сигнала У883 сброса и сигнала Увз2 сброса соответственно в отношении четных рядов, таким образом, реализуя управление четвертого порядка для блоков пикселей. Более того, управляющая схема может эффективно решить проблему влияния проходного напряжения на электроды пикселя, которая не может быть решена схемой управления второго порядка, таким образом, дополни
- 5 032171 тельно улучшая эффект качества изображения.
Вышеизложенные описания являются исключительно предпочтительными конкретными вариантами осуществления настоящего изобретения, но объем защиты настоящего изобретения ими не ограничивается. Легко понятные специалистам в данной области техники вариации или замены в рамках раскрытого технического объема настоящего изобретения должны быть включены в объем защиты настоящего изобретения. Соответственно объем защиты формулы изобретения должен подпадать под объем защиты настоящего изобретения.

Claims (8)

  1. ФОРМУЛА ИЗОБРЕТЕНИЯ
    1. Схема драйвера затвора, применяемая в жидкокристаллическом дисплее, содержащая многокаскадные схемы драйвера затвора на матрице, схема драйвера затвора на матрице Ν-го каскада которых содержит блок накопления энергии;
    блок зарядки, электрически подсоединенный между (И-1)-й затворной шиной и блоком накопления энергии и использующийся для предварительной зарядки блока накопления энергии в соответствии с сигналом (И-1)-й затворной шины для получения напряжения;
    управляющий блок, электрически соединенный с шиной тактового выходного сигнала и Ν-й затворной шиной и использующийся для повышения сигнала Ν-й затворной шины до повышенного напряжения в соответствии с напряжением и тактовым импульсным сигналом;
    первый блок сброса, электрически подсоединенный между блоком накопления энергии и первым напряжением сброса или третьим напряжением сброса и использующийся для сброса сигнала Ν-й затворной шины до первого напряжения сброса или третьего напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и первым напряжением сброса или третьим напряжением сброса, причем когда затворная шина, соединенная с Ν-м каскадом схемы драйвера затвора на матрице, является отрицательной, первый блок сброса сбрасывает сигнал Ν-й затворной шины до первого напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и первым напряжением сброса, при этом существует отрицательная разность напряжений между первым напряжением сброса и вторым напряжением сброса, когда затворная шина, соединенная с Ν-м каскадом схемы драйвера затвора на матрице, является положительной, первый блок сброса сбрасывает сигнал Ν-й затворной шины до третьего напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и третьим напряжением сброса, при этом существует положительная разность напряжений между третьим напряжением сброса и вторым напряжением сброса;
    второй блок сброса, электрически подсоединенный между Ν-й затворной шиной и вторым напряжением сброса и использующийся для сброса сигнала Ν-й затворной шины до второго напряжения сброса в соответствии с сигналом затворной шины (Ν+3) и вторым напряжением сброса.
  2. 2. Схема драйвера затвора по п.1, отличающаяся тем, что второй блок сброса является транзистором, оснащенным затвором, первым истоком/стоком и вторым истоком/стоком, при этом затвор электрически соединен с затворной шиной (Ν+3) и первый исток/сток и второй исток/сток электрически соединены с затворной шиной Ν и вторым напряжением сброса соответственно.
  3. 3. Схема драйвера затвора по п.1, отличающаяся тем, что второй блок сброса является транзистором, оснащенным затвором, первым истоком/стоком и вторым истоком/стоком, при этом затвор электрически соединен с затворной шиной (Ν+3) и первый исток/сток и второй исток/сток электрически соединены с затворной шиной Ν и вторым напряжением сброса соответственно.
  4. 4. Схема драйвера затвора по п.1, отличающаяся тем, что второй блок сброса является транзистором, оснащенным затвором, первым истоком/стоком и вторым истоком/стоком, при этом затвор электрически соединен с затворной шиной (Ν+3) и первый исток/сток и второй исток/сток электрически соединены с затворной шиной Ν и вторым напряжением сброса соответственно.
  5. 5. Схема драйвера затвора по п.2, отличающаяся тем, что первый блок сброса содержит первый транзистор и второй транзистор, каждый из которых оснащен затвором, первым истоком/стоком и вторым истоком/стоком, при этом затворы первого транзистора и второго транзистора электрически соединены друг с другом и соединены с (Ν+1)-η затворной шиной, первый исток/сток первого транзистора электрически соединен с первым выводом блока накопления энергии и первый исток/сток второго транзистора электрически соединен со вторым выводом блока накопления энергии;
    вторые истоки/стоки первого транзистора и второго транзистора электрически соединены друг с другом и электрически соединены с первым напряжением сброса или третьим напряжением сброса.
  6. 6. Схема драйвера затвора по п.5, отличающаяся тем, что блок зарядки является транзистором, оснащенным затвором, первым истоком/стоком и вторым истоком/стоком, при этом затвор и первый исток/сток блока зарядки электрически соединены с (Ν-1)-ίί затворной
    - 6 032171 шиной и его второй исток/сток электрически соединен с первым выводом блока накопления энергии.
  7. 7. Схема драйвера затвора по п.6, отличающаяся тем, что управляющий блок является транзистором, оснащенным затвором, первым истоком/стоком и вторым истоком/стоком, при этом первый исток/сток управляющего блока электрически соединен с шиной тактового выходного сигнала, его затвор электрически соединен с первым выводом блока накопления энергии и его второй исток/сток электрически соединен с Ν-й затворной шиной и вторым выводом блока накопления энергии.
  8. 8. Способ управления схемой драйвера затвора, применяемой в жидкокристаллическом дисплее, при этом схема драйвера затвора содержит многокаскадные схемы драйвера затвора на матрице, схема драйвера затвора на матрице Ν-го каскада которых содержит блок накопления энергии;
    блок зарядки, электрически подсоединенный между (Ы-1)-й затворной шиной и блоком накопления энергии и использующийся для предварительной зарядки блока накопления энергии в соответствии с сигналом (Ы-1)-й затворной шины для получения напряжения;
    управляющий блок, электрически соединенный с шиной тактового выходного сигнала и Ν-й затворной шиной и использующийся для повышения сигнала Ν-й затворной шины до повышенного напряжения в соответствии с напряжением и тактовым импульсным сигналом;
    первый блок сброса, электрически подсоединенный между блоком накопления энергии и первым напряжением сброса или третьим напряжением сброса и использующийся для сброса сигнала Ν-й затворной шины до первого напряжения сброса или третьего напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и первым напряжением сброса или третьим напряжением сброса;
    второй блок сброса, электрически подсоединенный между Ν-й затворной шиной и вторым напряжением сброса и использующийся для сброса сигнала Ν-й затворной шины до второго напряжения сброса в соответствии с сигналом затворной шины (Ν+3) и вторым напряжением сброса, при этом способ включает прием сигнала (Ν-1)-ίί затворной шины через блок зарядки и предварительную зарядку блока накопления энергии для получения напряжения;
    прием тактового импульсного сигнала через управляющий блок и повышение сигнала Ν-й затворной шины до повышенного напряжения в соответствии с напряжением и тактовым импульсным сигналом;
    прием сигнала затворной шины (Ν+1) и первого напряжения сброса или третьего напряжения сброса через первый блок сброса и сброс сигнала Ν-й затворной шины до первого напряжения сброса или третьего напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и первым напряжением сброса или третьим напряжением сброса, причем когда затворная шина, соединенная с Ν-м каскадом схемы драйвера затвора на матрице, является отрицательной, первый блок сброса принимает первое напряжение сброса и сбрасывает сигнал Νй затворной шины до первого напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и первым напряжением сброса, при этом существует отрицательная разность напряжений между первым напряжением сброса и вторым напряжением сброса, когда затворная шина, соединенная с Ν-м каскадом схемы драйвера затвора на матрице, является положительной, первый блок сброса принимает третье напряжение сброса и сбрасывает сигнал Ν-й затворной шины до третьего напряжения сброса в соответствии с сигналом затворной шины (Ν+1) и третьим напряжением сброса, при этом существует положительная разность напряжений между третьим напряжением сброса и вторым напряжением сброса;
    прием сигнала затворной шины (Ν+3) и второго напряжения сброса через второй блок сброса и сброс сигнала Ν-й затворной шины до второго напряжения сброса в соответствии с сигналом затворной шины (Ν+3) и вторым напряжением сброса.
    - 7 032171
    Уск
    ПиймИ ГЫ-11
    1_^— трг431—
    ТРГЗ
    Ои№и1 ΓΝ+11
    Г>—
EA201691315A 2013-12-31 2014-01-24 Схема драйвера затвора и способ управления EA032171B1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310750809.1A CN103761949B (zh) 2013-12-31 2013-12-31 栅极驱动电路以及驱动方法
PCT/CN2014/071390 WO2015100828A1 (zh) 2013-12-31 2014-01-24 栅极驱动电路以及驱动方法

Publications (2)

Publication Number Publication Date
EA201691315A1 EA201691315A1 (ru) 2017-01-30
EA032171B1 true EA032171B1 (ru) 2019-04-30

Family

ID=50529178

Family Applications (1)

Application Number Title Priority Date Filing Date
EA201691315A EA032171B1 (ru) 2013-12-31 2014-01-24 Схема драйвера затвора и способ управления

Country Status (7)

Country Link
US (1) US10032424B2 (ru)
JP (1) JP6231692B2 (ru)
KR (1) KR101906943B1 (ru)
CN (1) CN103761949B (ru)
EA (1) EA032171B1 (ru)
GB (1) GB2536160B (ru)
WO (1) WO2015100828A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019184905A1 (zh) * 2018-03-27 2019-10-03 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN103474040B (zh) * 2013-09-06 2015-06-24 合肥京东方光电科技有限公司 栅极驱动单元、栅极驱动电路和显示装置
TWI533271B (zh) * 2014-05-23 2016-05-11 友達光電股份有限公司 顯示面板驅動方法
CN105116276B (zh) * 2015-09-15 2019-03-01 深圳市华星光电技术有限公司 一种电容屏的检测装置
CN105185339B (zh) 2015-10-08 2017-12-29 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动装置以及驱动方法
CN105702194B (zh) * 2016-04-26 2019-05-10 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN106448600B (zh) * 2016-10-26 2018-05-18 京东方科技集团股份有限公司 移位寄存器及其驱动方法
CN107481659B (zh) * 2017-10-16 2020-02-11 京东方科技集团股份有限公司 栅极驱动电路、移位寄存器及其驱动控制方法
CN108257568B (zh) * 2018-02-01 2020-06-12 京东方科技集团股份有限公司 移位寄存器、栅极集成驱动电路、显示面板及显示装置
CN109686330A (zh) * 2019-01-22 2019-04-26 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及其驱动方法
CN110349536B (zh) * 2019-04-08 2021-02-23 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111243543B (zh) * 2020-03-05 2021-07-23 苏州华星光电技术有限公司 Goa电路、tft基板、显示装置及电子设备
KR20220115707A (ko) * 2021-02-09 2022-08-18 삼성디스플레이 주식회사 전자 장치 및 전자 장치 검사 방법
CN116168660B (zh) * 2023-04-26 2023-08-08 惠科股份有限公司 显示面板的驱动电路、显示装置和驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242178A (zh) * 2007-02-07 2008-08-13 三菱电机株式会社 半导体装置以及移位寄存器电路
US8059780B2 (en) * 2010-03-19 2011-11-15 Au Optronics Corp. Shift register circuit and gate driving circuit
CN102855938A (zh) * 2012-08-31 2013-01-02 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450016B2 (ja) * 2007-06-12 2010-04-14 ソニー株式会社 液晶表示装置および液晶駆動回路
WO2011055569A1 (ja) * 2009-11-04 2011-05-12 シャープ株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
WO2011092924A1 (ja) * 2010-01-29 2011-08-04 シャープ株式会社 シフトレジスタおよび表示装置
TWI413972B (zh) * 2010-09-01 2013-11-01 Au Optronics Corp 移位暫存電路
JP5836024B2 (ja) * 2011-09-06 2015-12-24 株式会社ジャパンディスプレイ 駆動回路及び表示装置
CN202771779U (zh) * 2012-05-07 2013-03-06 京东方科技集团股份有限公司 一种阵列基板行驱动电路、阵列基板及显示装置
CN102831867B (zh) * 2012-07-26 2014-04-16 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN202887675U (zh) * 2012-09-28 2013-04-17 北京京东方光电科技有限公司 一种多阶栅极信号电路、驱动电路和显示装置
CN102915714B (zh) * 2012-10-11 2015-05-27 京东方科技集团股份有限公司 一种移位寄存器、液晶显示栅极驱动装置和液晶显示装置
KR102102902B1 (ko) * 2013-05-30 2020-04-21 엘지디스플레이 주식회사 쉬프트 레지스터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242178A (zh) * 2007-02-07 2008-08-13 三菱电机株式会社 半导体装置以及移位寄存器电路
US8059780B2 (en) * 2010-03-19 2011-11-15 Au Optronics Corp. Shift register circuit and gate driving circuit
CN102855938A (zh) * 2012-08-31 2013-01-02 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019184905A1 (zh) * 2018-03-27 2019-10-03 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置
US10810963B2 (en) 2018-03-27 2020-10-20 Ordos Yuansheng Optoelectronics Co., Ltd. Shift register and method for driving the same, gate driving circuit and display device

Also Published As

Publication number Publication date
KR20160087893A (ko) 2016-07-22
GB2536160A (en) 2016-09-07
WO2015100828A1 (zh) 2015-07-09
US20150206495A1 (en) 2015-07-23
US10032424B2 (en) 2018-07-24
CN103761949B (zh) 2016-02-24
CN103761949A (zh) 2014-04-30
JP2017510829A (ja) 2017-04-13
GB201610389D0 (en) 2016-07-27
KR101906943B1 (ko) 2018-10-11
GB2536160B (en) 2020-11-25
EA201691315A1 (ru) 2017-01-30
JP6231692B2 (ja) 2017-11-15

Similar Documents

Publication Publication Date Title
EA032171B1 (ru) Схема драйвера затвора и способ управления
US10902931B2 (en) Shift register unit and method for driving the same, gate driving circuit, and display apparatus
US20170061853A1 (en) Display panel, driving method for display panel, and display device
US11335293B2 (en) Shift register unit, method of driving shift register unit, gate drive circuit, and display device
US20210335301A1 (en) Gate drive circuit, touch display device and driving method
CN102831867B (zh) 栅极驱动单元电路及其栅极驱动电路和一种显示器
WO2016201909A1 (zh) 移位寄存器单元、栅极驱动电路和显示装置
US20160133337A1 (en) Shift register unit, shift register, gate drive circuit and display device
US20160372070A1 (en) Shift register unit, gate driving circuit and display apparatus
EP2988306A1 (en) Shift register unit, gate drive circuit and display device
US20170011699A1 (en) Gate driving unit and driving method thereof, gate driving circuit and display device
EA034004B1 (ru) Схема goa двунаправленной развертки
WO2017117895A1 (en) Shift register, driving method, and gate electrode drive circuit
US20160275834A1 (en) Shift register unit, shift register and display apparatus
US20180196563A1 (en) Shift register, display device provided with same, and shift register driving method
US20170039978A1 (en) Shift register unit and driving method thereof, as well as array substrate gate drive device and display panel
US9501995B2 (en) Liquid crystal display and method of charging/discharging pixels of a liquid crystal display
US11482184B2 (en) Row drive circuit of array substrate and display device
WO2020168895A1 (zh) 移位寄存器单元及驱动方法、栅极驱动器、触控显示面板和触控显示装置
US11361704B2 (en) Shift register unit, gate drive circuit, display device and method of driving gate drive circuit
US20190295674A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Device
US10186203B2 (en) Gate driving unit and display device including the same
JP2009258733A (ja) 液晶ディスプレーの駆動方法及び駆動装置
EP3365895A1 (en) Shift register unit, method for driving the same, related gate driver circuit, and related semiconductor device
US20180293925A1 (en) Shift register unit, driving method thereof, gate driving circuit and display device

Legal Events

Date Code Title Description
MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): AM AZ BY KZ KG TJ TM