CN102855938A - 移位寄存器、栅极驱动电路及显示装置 - Google Patents

Abstract

本发明公开了一种移位寄存器，包括移位寄存器，所述移位寄存器具有级联的多级，所述移位寄存器的第N级包括：上拉模块，根据输入信号和时钟信号向输出端输出驱动信号；复位模块，根据复位信号向所述输出端输出截止信号；下拉模块，根据保持信号将所述输出端的输出信号保持为所述截止信号；所述第N级的保持信号为第N+2级输出端的输出信号。本发明还公开了一种包括上述移位寄存器的栅极驱动电路和显示装置。本发明通过更加简单的电路结构实现了液晶显示器栅极驱动的作用；将栅极驱动电路输出端的噪音干扰降到最低；减少了下拉模块中薄膜晶体管的个数，达到降低功耗的目的。

Description

移位寄存器、栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路及显示装置。

背景技术

液晶显示面板采用M×N点排列的逐行扫描矩阵显示。薄膜晶体管液晶显示装置（Thin Film Transistor-Liquid Crystal Display，TFT-LCD）的驱动器主要包括栅极驱动器和数据驱动器，其中，栅极驱动器将输入的时钟信号通过移位寄存器转换后加在液晶显示面板的栅线上。

移位寄存器常用于液晶显示面板的栅极驱动器中，每一个栅线与移位寄存器的一个级电路单元对接。通过栅级驱动电路输出栅级输入信号，逐行进行扫描各像素。栅级驱动电路可以以柔性基板上的芯片技术（Chip on Flex，COF）或者玻璃基板上的芯片技术（Chip on Glass，COG）的封装方式设置在显示面板中，也可以用TFT构成集成电路单元形成在显示面板中。对于液晶显示面板，栅极驱动器集成在玻璃基板上（Gate on Array，GOA）的设计可以使得产品成本下降，也可以减去一道工序，提高产能。

现有的栅极驱动电路中，存在在因电路中晶体管数量较多而导致的电路复杂、成本较高的问题，例如一种栅极驱动电路中，移位寄存器包括级联的多级，其中，每一级包括上拉单元、下拉单元、复位单元和保持单元，所述保持单元用于产生保持信号，保持单元的功能需要通过较多的晶体管来实现，常常仅在保持单元中就包括了八个晶体管，用以提供保持信号，这样的移位寄存器结构比较复杂，降低了电路的可靠性，增加了功耗。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：提供一种结构简单的移位寄存器、栅极驱动电路及显示装置。

（二）技术方案

为解决上述问题，第一方面，本发明提供了一种移位寄存器，应用于显示基板栅极驱动电路，所述移位寄存器具有级联的M级，所述移位寄存器的第N级包括：

上拉模块，根据第N级的输入信号和时钟信号向第N级的输出端输出驱动信号；

复位模块，根据第N级的复位信号向所述第N级的输出端输出截止信号；

下拉模块，根据第N级的保持信号将所述第N级的输出端的输出信号保持为所述截止信号；

其中N和M为自然数，并且N小于等于M；

当N小于M-1时，所述第N级的保持信号为第N+2级输出端的输出信号；

所述移位寄存器还包括依次级联在第M级之后的：

第一伪级，用于生成输出信号作为第M-1级的保持信号，M级的复位信号；

第二伪级，用于生成输出信号作为第M级的保持信号，第一伪级的复位信号。

优选地，当N为1时，所述第N级的输入信号为场同步信号；当N不为1时，所述第N级的输入信号为第N-1级输出端的输出信号。

优选地，当N小于M时，所述第N级的复位信号为第N+1级输出端的输出信号；当N=M时，第N级的复位信号为所述第一伪级的输出信号。

优选地，所述上拉模块包括第一晶体管、第三晶体管和第一电容，其中：

所述第一晶体管的栅极和漏极连接所述输入信号、源极连接至第一节点；

所述第三晶体管的栅极连接至所述第一节点、漏极连接所述时钟信号、源极与所述输出端连接；

所述第一电容连接在所述第一节点和输出端之间。

优选地，所述复位模块包括第二晶体管和第四晶体管，其中：

所述第二晶体管的栅极连接所述复位信号、漏极连接所述第一节点、源极连接截止电压；

所述第四晶体管的栅极连接所述复位信号、漏极连接所述输出端、源极连接所述截止电压。

优选地，所述下拉模块包括第八晶体管、第二电容、第五晶体管、第六晶体管和第七晶体管，其中：

所述第八晶体管的栅极和漏极连接所述保持信号、源极连接至第二节点，所述第二节点还分别与所述第二电容的一端、所述第五晶体管和第六晶体管的栅极、以及第七晶体管的漏极连接；

所述第二电容的另一端连接所述第一节点；

所述第五晶体管的漏极连接至所述第一节点、源极连接截止电压；

所述第六晶体管的漏极连接所述输出端、源极连接所述截止电压；

所述第七晶体管的栅极连接至所述第一节点、源极连接所述截止电压。

第二方面，本发明还提供了一种栅极驱动电路，包括上述移位寄存器。

第三方面，本发明还提供了一种显示装置，包括上述栅极驱动电路。

（三）有益效果

本发明移位寄存器第N级的保持信号直接由第N+2级的输出信号实现，通过更加简单的电路结构实现了液晶显示器栅极驱动的作用；

本发明在栅极驱动电路输出端处于无效状态时，将噪音的干扰降到最低，避免由于晶体管本身阈值电压的漂移，造成移位寄存器的使用寿命缩短或错误输出；

本发明利用第二电容的存储电能的特性，减少了下拉模块中薄膜晶体管的个数，达到降到功耗的目的。

附图说明

图1为根据本发明实施例移位寄存器的结构示意图；

图2为根据本发明实施例移位寄存器第N级的结构示意图；

图3为根据本发明实施例移位寄存器第N级正向扫描的逻辑时序图。

具体实施方式

下面结合附图及实施例对本发明进行详细说明如下。

实施例一：

本实施例记载了一种移位寄存器，应用于显示基板栅极驱动电路，所述移位寄存器具有级联的M级，所述移位寄存器的第N级包括：

上拉模块，根据第N级的输入信号和时钟信号向第N级的输出端输出驱动信号；

复位模块，根据第N级的复位信号向所述第N级的输出端输出截止信号；

下拉模块，根据第N级的保持信号将所述第N级的输出端的输出信号保持为所述截止信号；

其中N和M为自然数，并且N小于等于M；

当N小于M-1时，所述第N级的保持信号为第N+2级输出端的输出信号；

所述移位寄存器还包括依次级联在第M级之后的：

第一伪级，用于生成输出信号作为第M-1级的保持信号；

第二伪级，用于生成输出信号作为第M级的保持信号。本实施例将移位寄存器第N+2级的输出信号作为第N级的保持信号，减少了电路中的器件尤其是晶体管器件的使用，通过更加简单的电路结构实现了液晶显示器栅极驱动的作用。

实施例二：

本实施例包括实施例一的全部内容，但是更为具体的：

当N为1时，所述第N级的输入信号为场同步信号；当N不为1时，所述第N级的输入信号为第N-1级输出端的输出信号。

当N小于M时，所述第N级的复位信号为第N+1级输出端的输出信号；当N=M时，第N级的复位信号为所述第一伪级的输出信号。

本实施例中，第一伪级与第二伪级本身可采用如使用场同步信号（Vertical Start Pulse，STV）或反向器等设计方法进行复位。

本实施例无需再使用其它信号生成器件，而是分别将上一级和下两级的输出信号作为本级的输入信号、复位信号和保持信号，使得电路结构更加简单。

实施例三：

本实施例包括实施例二的全部内容，但是更为具体的：

如图1和图2所示，在本实施例中：

所述上拉模块包括第一晶体管M1、第三晶体管M3和第一电容C1，其中：

所述第一晶体管M1的栅极和漏极（在本发明的实施例中，各晶体管的源极和漏极可以互换使用）连接所述输入信号、源极连接至第一节点PU；

所述第三晶体管M3的栅极连接至所述第一节点PU、漏极连接所述时钟信号、源极与所述输出端Output连接；

所述第一电容C1连接在所述第一节点PU和输出端Output之间。

所述复位模块包括第二晶体管M2和第四晶体管M4，其中：

所述第二晶体管M2的栅极连接所述复位信号G(n+1)、漏极连接所述第一节点PU、源极连接截止电压VSS；

所述第四晶体管M4的栅极连接所述复位信号G(n+1)、漏极连接所述输出端Output、源极连接所述截止电压VSS。

所述下拉模块包括第八晶体管M8、第二电容C2、第五晶体管M5、第六晶体管M6和第七晶体管M7，其中：

所述第八晶体管M8的栅极和漏极连接所述保持信号G(n+2)、源极连接第二节点PD；

所述第二电容C2的两端分别连接在第一节点PU和第二节点PD之间，所述第八晶体管M8的源极连接至第二节点PD。

所述第五晶体管M5的漏极连接至所述第一节点PU、源极连接截止电压VSS、栅极连接所述第二节点PD；

所述第六晶体管M6的漏极连接所述输出端Output、源极连接所述截止电压VSS、栅极连接所述第二节点PD；

所述第七晶体管M7的栅极连接至所述第一节点PU、源极连接所述截止电压VSS、漏极连接所述第二节点PD。

在本实施例中，所述栅极驱动器为GOA设计，所述第一至第八晶体管为TFT。

本实施例中所述栅极驱动电路具有两个时钟信号（CLK和CLKB），所述两个时钟信号在时域上互补，即一个时钟信号为高电平时，另一个时钟信号为低电平，如图3所示；移位寄存器的相邻级分别输入上述互补的两个时钟信号，例如第N级的时钟信号为CLK，第N+1级的时钟信号为CLKB；

如图2和图3所示，本实施例移位寄存器的工作原理如下：

第一阶段S1，输入信号端Input输入的输入信号G（n-1）为高电平，使得第一晶体管M1导通；时钟信号CLK（或CLKB）为低电位时，高电位的输入信号给第一电容C1进行充电，使得第一节点PU的电位被拉高，此时，第二电容C2进行充电，第二节点PD为低电位，同时也会使得第七晶体管M7管打开，使得这个时刻与第七晶体管漏极连接的第二节点PD的电位为低电位，使得第五晶体管M5和第六晶体管M6关断，从而保证信号的稳定性输出。

第二阶段S2，当输入信号端Input输入的输入信号G（n-1）为低电平，第一晶体管M1关断，第一节点PU继续保持高电位，第三晶体管M3保持开启状态。这时候时钟信号CLK为高电位，此时，第一节点由于自举效应（bootstrapping）放大了第一节点的电压，最终向输出端Output传输驱动信号G（n）；此时第一节点PU点为高电位，第七晶体管M7仍处于开启状态，使得第五晶体管M5和第六晶体管M6继续关闭，从而保证信号的稳定性输出。

第三阶段S3，第N+1级输出信号G（n+1）（即复位信号）为高电平。复位信号的高电平信号导通第二和第四晶体管M2和M4，使其对第一节点PU节点和输出端Output进行传输关断信号，将输出信号拉到截止电压VSS电位，并对C2放电。

第四阶段S4，第N+2级输出信号G（n+2）（即保持信号）为高电平。此时，第八晶体管M8打开并对第二电容C2进行充电，由于前一阶段通过第二和第四晶体管M2和M4已对第一节点PU和输出端Output进行了放电，此时第七晶体管M7处于关闭状态，所以不会对第二电容C2进行放电；由于M8的作用，此时第二节点PD电位被拉高，从而打开放电管——第五晶体管M5和第六晶体管M6，对第一节点PU点及输出端Output进行放噪，使得由时钟信号CLK产生的耦合（Coupling）噪声电压得以消除，从而保证低压输出，保证信号输出的稳定性。

第五阶段S5，在此阶段第N+2级输出信号G（n+2）为低电位，第八晶体管M8关闭，但是与第五晶体管M5，第六晶体管M6栅极相连的电容第二电容C2，由于第八晶体管M8前一时刻的工作而存储了电荷，因此第八晶体管M8的关闭不影响第二电容C2的状态，此时第二节点PD的电位仍被拉高，放电管第五晶体管M5和第六晶体管M6打开，继续对第一节点PU及输出端Output进行放噪。

由于第二电容C2存储的电荷保持第五晶体管M5，第六晶体管M6导通到下一帧，在此期间不断的对该级的第一节点PU及输出端Output进行放噪，因此保证了信号输出的稳定性。当下一帧时，输入信号为高电平，回到第一阶段，此时第七晶体管M7管打开，对第二电容C2进行放电，使得第二节点PD的电位为低电位，使得第五晶体管M5和第六晶体管M6关断，从而保证信号的稳定性输出。

因为第二电容具备存储的电荷的特性，一帧内只需通过第N+2级输出信号G（n+2）对其充电，相比较单纯增加晶体管的设计拉高第二节点PD电位的做法降低了功耗。

实施例四：

本实施例记载了一种栅极驱动电路，包括实施例一、二或三所记载的移位寄存器。

实施例五：

本实施例记载一种显示装置，包括实施例四所记载的栅极驱动电路。

本发明提出的新型移位寄存器的结构，不仅通过简单的结构实现了栅级驱动器的功能，同时考虑移位寄存器的寿命及信赖性相关的问题，并且解决由时钟信号产生的耦合噪声电压的问题，并利用电容的存储电荷的特性，减少控制模块中晶体管个数，达到降到功耗的目的。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (8)

1.一种移位寄存器，应用于显示基板栅极驱动电路，所述移位寄存器具有级联的M级，其特征在于，所述移位寄存器的第N级包括：

上拉模块，根据第N级的输入信号和时钟信号向第N级的输出端输出驱动信号；

复位模块，根据第N级的复位信号向所述第N级的输出端输出截止信号；

下拉模块，根据第N级的保持信号将所述第N级的输出端的输出信号保持为所述截止信号；

其中N和M为自然数，并且N小于等于M；

当N小于M-1时，所述第N级的保持信号为第N+2级输出端的输出信号；

所述移位寄存器还包括依次级联在第M级之后的：

第一伪级，用于生成输出信号作为第M-1级的保持信号；

第二伪级，用于生成输出信号作为第M级的保持信号。

2.如权利要求1所述的移位寄存器，其特征在于，当N为1时，所述第N级的输入信号为场同步信号；当N不为1时，所述第N级的输入信号为第N-1级输出端的输出信号。

3.如权利要求1所述的移位寄存器，其特征在于，当N小于M时，所述第N级的复位信号为第N+1级输出端的输出信号；当N=M时，第N级的复位信号为所述第一伪级的输出信号。

4.如权利要求1所述的移位寄存器，其特征在于，所述上拉模块包括第一晶体管、第三晶体管和第一电容，其中：

所述第一晶体管的栅极和漏极连接所述输入信号、源极连接至第一节点；

所述第三晶体管的栅极连接至所述第一节点、漏极连接所述时钟信号、源极与所述输出端连接；

所述第一电容连接在所述第一节点和所述输出端之间。

5.如权利要求4所述的移位寄存器，其特征在于，所述复位模块包括第二晶体管和第四晶体管，其中：

所述第二晶体管的栅极连接所述复位信号、漏极连接所述第一节点、源极连接截止电压源；

所述第四晶体管的栅极连接所述复位信号、漏极连接所述输出端、源极连接所述截止电压源。

6.如权利要求4所述的移位寄存器，其特征在于，所述下拉模块包括第八晶体管、第二电容、第五晶体管、第六晶体管和第七晶体管，其中：

所述第八晶体管的栅极和漏极连接所述保持信号，源极连接至第二节点，所述第二节点还分别与所述第二电容的一端、所述第五晶体管的栅极、第六晶体管的栅极以及第七晶体管的漏极连接；

所述第二电容的另一端连接所述第一节点；

所述第五晶体管的漏极连接至所述第一节点、源极连接截止电压源；

所述第六晶体管的漏极连接所述输出端、源极连接所述截止电压源；

所述第七晶体管的栅极连接至所述第一节点、源极连接所述截止电压源。

7.一种栅极驱动电路，其特征在于，包括权利要求1-6中任一项所述的移位寄存器。

8.一种显示装置，其特征在于，所述显示装置的显示基板包括权利要求7所述的栅极驱动电路。

Images