CN105204249B - 阵列基板上的扫描驱动电路及阵列基板 - Google Patents

阵列基板上的扫描驱动电路及阵列基板 Download PDF

Info

Publication number
CN105204249B
CN105204249B CN201510716664.2A CN201510716664A CN105204249B CN 105204249 B CN105204249 B CN 105204249B CN 201510716664 A CN201510716664 A CN 201510716664A CN 105204249 B CN105204249 B CN 105204249B
Authority
CN
China
Prior art keywords
transistor
signal
grade
circuit
cascade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510716664.2A
Other languages
English (en)
Other versions
CN105204249A (zh
Inventor
杜鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510716664.2A priority Critical patent/CN105204249B/zh
Priority to PCT/CN2015/099469 priority patent/WO2017071079A1/zh
Priority to US14/908,066 priority patent/US9905181B2/en
Publication of CN105204249A publication Critical patent/CN105204249A/zh
Application granted granted Critical
Publication of CN105204249B publication Critical patent/CN105204249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction

Abstract

本发明公开了一种阵列基板上的扫描驱动电路，包括多级级联电路，每级级联电路输入本级对应的时钟信号，输出本级扫描信号和本级级联信号，不同级联电路之间通过级联信号连接；多个抵消电路，每个抵消电路对应一级级联电路，对应本级级联电路的抵消电路输入相邻级级联电路所对应的时钟信号，输出抵消信号，抵消信号抵消本级级联电路输出的本级扫描信号的一部分，使得所有相邻的两级级联电路所输出的扫描信号之间不重叠。本发明还公开了一种阵列基板。通过上述方式，本发明能够在本级级联电路对应的时钟信号与相邻级级联电路对应的时钟信号的重叠部分脉冲作用期间拉低本级扫描信号，使得相邻两级扫描信号没有重叠，可以用于驱动广视角VA液晶。

Description

阵列基板上的扫描驱动电路及阵列基板
技术领域
本发明涉及显示领域，特别是涉及一种阵列基板上的扫描驱动电路及阵列基板。
背景技术
垂直配向(Vertical Alignment，VA)液晶具有高对比度，快速响应时间和高穿透率等优点，目前已经得到了广泛的应用。
通常将VA液晶的每一个像素分为两个区，其中一个区(主区)和正常的普通像素相同，第二个区(从区)通过电路设计产生与第一个区的电压差，从而实现改善VA液晶广视角表现的效果。采用这种设计的像素一般使用两条扫描线，其中第一条扫描线分别对像素的两个区进行正常的充电，第二条扫描线控制一个TFT对从区进行电荷共享，从而实现两个区像素电极之间的电压差。
由于两条扫描线会占用一部分空间，降低开口率，所以后续的改进方案中，将第二条扫描线和下一级像素的扫描线进行了合并，提高了开口率。但这样的设计要求两条扫描线不能同时开启，否则主区和从区的电压差不能产生，不能实现改善视角的目的。现有的大尺寸面板GOA电路设计中，由于电路负载等因素，往往都采用4时钟信号，6时钟信号甚至8时钟信号的多个时钟信号设计，使得相邻两级本级扫描信号的波形之间存在一定重叠，如图1所示，即相邻两级的扫描线会同时开启一段时间，没有办法满足上述广视角VA液晶的驱动需求。
发明内容
本发明主要解决的技术问题是提供一种阵列基板上的扫描驱动电路及阵列基板，能够解决现有技术中扫描驱动电路输出的本级扫描信号无法用于驱动广视角VA液晶的问题。
为了解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板上的扫描驱动电路，包括：多级级联电路，每级级联电路输入本级对应的时钟信号，输出本级扫描信号和本级级联信号，不同级联电路之间通过级联信号连接；多个抵消电路，每个抵消电路对应一级级联电路，对应本级级联电路的抵消电路输入相邻级级联电路所对应的时钟信号，输出抵消信号，抵消信号抵消本级级联电路输出的本级扫描信号的一部分，使得所有相邻的两级级联电路所输出的扫描信号之间不重叠。
其中，抵消电路包括第一晶体管，第一晶体管的控制端连接相邻级级联电路所对应的时钟信号，第一晶体管的第一连接端连接恒压低电位Vss，第一晶体管的第二连接端连接本级扫描信号。
其中，抵消电路包括第二晶体管、第三晶体管、第四晶体管和第五晶体管；第二晶体管的第一连接端连接相邻级级联电路所对应的时钟信号，第二晶体管的控制端连接第一控制信号，第二晶体管的第二连接端连接第三晶体管的控制端，第三晶体管的第一连接端连接恒压低电位Vss，第三晶体管的第二连接端连接本级扫描信号；第四晶体管的第一连接端连接相邻级级联电路所对应的时钟信号，第四晶体管的控制端连接第二控制信号，第四晶体管的第二连接端连接第五晶体管的控制端，第五晶体管的第一连接端连接恒压低电位Vss，第五晶体管的第二连接端连接本级扫描信号；其中第一控制信号和第二控制信号的相位相反，第一控制信号和第二控制信号的频率小于时钟信号的频率。
其中，抵消电路包括第六晶体管、第七晶体管、第八晶体管和第九晶体管；第六晶体管的第一连接端连接一相邻级级联电路所对应的时钟信号，第六晶体管的控制端连接正向扫描信号，第六晶体管的第二连接端连接第七晶体管的控制端，第七晶体管的第一连接端连接恒压低电位Vss，第七晶体管的第二连接端连接本级扫描信号；第八晶体管的第一连接端连接另一相邻级级联电路所对应的时钟信号，第八晶体管的控制端连接反向扫描信号，第八晶体管的第二连接端连接第九晶体管的控制端，第九晶体管的第一连接端连接恒压低电位Vss，第九晶体管的第二连接端连接本级扫描信号。
其中，级联电路包括一输出晶体管，输出晶体管的控制端连接控制节点，第一连接端连接本级对应的时钟信号，第二连接端连接本级扫描信号；配置输出晶体管和对应的抵消电路中连接恒压低电位Vss和本级扫描信号的晶体管的导通电阻比值，以使得相邻级级联电路所对应的时钟信号和本级对应的时钟信号的重叠部分脉冲作用期间，本级扫描信号的电位无法打开本级扫描信号连接的用于电荷共享的TFT。
其中，时钟信号一共有m组，其中m为偶数，每个时钟信号的占空比均为50％；本级级联电路为第n级，其中n为正整数，本级级联电路连接第n-m/2级级联电路输出的级联信号ST(n-m/2)和第n+m/2级级联电路输出的级联信号ST(n+m/2)。
为了解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，包括：以上任一项所述的扫描驱动电路。
其中，阵列基板进一步包括若干个阵列排布的像素，每个像素包括主区和从区，主区包括第一像素电极和第一TFT，从区包括第二像素电极、耦合电容、第二TFT和第三TFT；每个像素的主区中，第一TFT的控制端连接像素所在行对应的级联电路输出的本级扫描信号，第一TFT的第一连接端连接像素所在列对应的数据线，第一TFT的第二连接端连接第一像素电极；每个像素的从区中，第二TFT的控制端连接像素所在行对应的级联电路输出的本级扫描信号，第二TFT的第一连接端连接像素所在列对应的数据线，第二TFT的第二连接端连接第二像素电极和第三TFT的第一连接端，第三TFT的控制端连接第像素所在行的下一行对应的级联电路输出的扫描信号，第三TFT的第二连接端连接耦合电容。
其中，阵列基板进一步包括与像素行对应的扫描线，每个像素的第一TFT的控制端和像素所在行上一行的所有像素的第三TFT的控制端通过同一条扫描线连接像素所在行对应的级联电路输出的本级扫描信号。
本发明的有益效果是：在本级级联电路对应的时钟信号与相邻级级联电路对应的时钟信号的重叠部分脉冲作用期间，即当本级级级联电路对应的时钟信号和相邻级联电路对应的时钟信号均为高电位时，抵消电路输出的抵消信号抵消本级扫描信号，即将本级扫描信号从高电位下拉至低电位，使得相邻两级级联电路输出的扫描信号没有重叠，在不改变时钟信号的情况下可以用于驱动广视角VA液晶。
附图说明
图1是现有技术中使用4时钟信号的GOA电路的时序图；
图2是本发明扫描驱动电路第一实施例的结构框图；
图3是本发明扫描驱动电路第二实施例的电路图；
图4是本发明扫描驱动电路第二实施例中抵消电路接入CK(i-1)的时序图；
图5是本发明扫描驱动电路第二实施例中抵消电路接入CK(i+1)的时序图；
图6是本发明扫描驱动电路第三实施例的电路图；
图7是本发明扫描驱动电路第四实施例的电路图；
图8是本发明扫描驱动电路第四实施例的时序图；
图9是本发明阵列基板第一实施例的结构图。
具体实施方式
如图2所示，本发明扫描驱动电路的第一实施例包括：
多级级联电路1、多个抵消电路2，每个抵消电路2对应一级级联电路1。本实施例中的扫描驱动电路位于阵列基板上，用于通过扫描线向像素输出本级扫描信号。
每级级联电路1输入本级对应的时钟信号CK(i)，输出本级扫描信号G(n)和本级级联信号ST(n)，不同级联电路之间通过级联信号连接。
时钟信号一般为矩形波，本级扫描信号G(n)用于控制像素，在扫描一帧图像的过程中，本级扫描信号G(n)只需要有一个脉冲，因此级联电路1需要接入前一级联信号和后一级联信号来进一步控制本级扫描信号G(n)。前一级联信号是第n-j级级联电路输出的级联信号ST(n-j)，后一级联信号是第n+j级级联电路输出的级联信号ST(n+j)，j是根据时钟信号的组数和占空比计算出来的。
在本发明的一个实施例中，时钟信号一共有m组，其中m为偶数，每个时钟信号的占空比均为50％，计算可得j＝m/2。前一级联信号为ST(n-m/2)，后一级联信号为ST(n+m/2)，其中n为正整数。例如采用6组时钟信号时，前一级联信号为ST(n-3)，后一级联信号为ST(n+3)。
抵消电路2输入相邻级级联电路所对应的时钟信号，抵消信号抵消本级级联电路1输出的本级扫描信号的一部分，使得所有相邻的两级级联电路所输出的扫描信号之间不重叠。
图中画出的相邻级级联电路所对应的时钟信号是指上一级级联电路所对应的时钟信号，即CK(i-1)，也可以使用CK(i+1)。以抵消电路2输入CK(i-1)为例，CK(i-1)和CK(i)脉冲部分重叠，一般来说，是指在一个脉冲周期中，CK(i-1)由低电位变为高电位的时间和由高电位变为低电位的时间均早于CK(i)。抵消电路2输出的抵消信号，在CK(i)的脉冲中和CK(i-1)的脉冲重叠的前面一部分作用期间，抵消本级扫描信号G(n)。如果抵消电路2输入CK(i+1)，则是在CK(i)的脉冲中和CK(i+1)的脉冲重叠的后面一部分作用期间，抵消本级扫描信号G(n)。
时钟信号逐级循环接入级联电路1。假设时钟信号一共有m组，当CK(i)为第1组时钟信号时，CK(i-1)为第m组时钟信号；当CK(i)为第m组时钟信号时，CK(i+1)为第1组时钟信号。
通过上述实施例的实施，在本级级联电路对应的时钟信号与相邻级级联电路对应的时钟信号的重叠部分脉冲作用期间，即当本级级级联电路对应的时钟信号和相邻级联电路对应的时钟信号均为高电位时，抵消电路输出的抵消信号抵消本级扫描信号，即将本级扫描信号从高电位下拉至低电位，使得相邻两级级联电路输出的扫描信号没有重叠，在不改变时钟信号的情况下可以用于驱动广视角VA液晶。
结合图3、图4和图5，本发明扫描驱动电路的第二实施例包括多级级联电路和对应的抵消电路，图中只画出了一个级联电路11和对应的抵消电路12，不同级联电路之间的连接关系可参考图2。
级联电路11包括第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十二晶体管T15和自举电容C1。第十一晶体管T11的第一连接端和控制端连接前一级联信号，第十一晶体管T11的第二连接端连接控制节点Q1。第十二晶体管T12的控制端连接控制节点Q1，第一连接端连接时钟信号CK(i)，第二连接端输出本级级联信号ST(n)。第十三晶体管T13的控制端连接控制节点Q1，第一连接端连接时钟信号CK(i)，第二连接端输出本级扫描信号G(n)。自举电容C1的一端连接控制节点Q1，另一端连接本级扫描信号G(n)。本实施例中采用4组时钟信号，占空比均为50％，计算可知j＝2，前一级联信号为ST(n-2)。
第十四晶体管T14的控制端连接后一级联信号ST(n+2)，第一连接端连接恒压低电位Vss，第二连接端连接控制节点Q1。第十五晶体管T15的控制端连接后一级联信号ST(n+2)，第一连接端连接恒压低电位Vss，第二连接端连接本级扫描信号G(n)。
抵消电路12包括第一晶体管T1，第一晶体管T1的控制端连接CK(i-1)，第一连接端连接恒压低电位Vss，第二连接端连接本级扫描信号G(n)。对应的时序图如图4所示。
其中晶体管的控制端是指栅极。如果晶体管是对称的，那么第一连接端是源极，第二连接端是漏极；或者第一连接端是漏极，第二连接端是源极。如果晶体管是不对称的，那么第一连接端是源极，第二连接端是漏极。
从图4中可以看出，以G(n+2)为例，对应的CK3正脉冲的前半部分与CK2正脉冲的后半部分重叠，通过第一晶体管T1，在重叠的脉冲作用期间将本级扫描信号G(n+2)下拉至Vss，G(n+2)和G(n+1)没有重叠。其他相邻级联电路输出的扫描信号可以此类推。
图中所画的抵消电路12连接的是CK(i-1)，也可以连接CK(i+1)，在CK(i)的后半部分将本级扫描信号G(n)下拉至Vss，此时可以去除用于下拉本级扫描信号G(n)的第十五晶体管T15，对应的时序图如图5所示。
如图6所示，本发明扫描驱动电路的第三实施例，是在本发明扫描驱动电路第一实施例的基础上，进一步将第一控制信号LC1和第二控制信号LC2接入抵消电路22。图中只画出了一个级联电路21和对应的抵消电路22，不同级联电路之间的连接关系可参考图2。
级联电路21包含的元件和连接关系可参考本发明扫描驱动电路的第二实施例中对应部分的描述。本实施例中也采用4组时钟信号，占空比均为50％。抵消电路22包括第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5。
第二晶体管T2的第一连接端连接CK(i-1)，控制端连接第一控制信号LC1，第二连接端连接第三晶体管T3的控制端。第三晶体管T3的第一连接端连接恒压低电位Vss，第二连接端连接本级扫描信号G(n)。
第四晶体管T4的第一连接端连接CK(i-1)，控制端连接第二控制信号LC2，第二连接端连接第五晶体管T5的控制端。第五晶体管T5的第一连接端连接恒压低电位Vss，第二连接端连接本级扫描信号G(n)。
其中晶体管的控制端是指栅极。如果晶体管是对称的，那么第一连接端是源极，第二连接端是漏极；或者第一连接端是漏极，第二连接端是源极。如果晶体管是不对称的，那么第一连接端是源极，第二连接端是漏极。
第一控制信号LC1和第二控制信号LC2的相位相反，第一控制信号LC1和第二控制信号LC2的频率小于时钟信号的频率。例如，LC1和LC2的高/低电位每一帧时间切换一次，当LC1为高电位时，通过T3进行下拉，此时LC2为低电位，T5处于关闭状态，不会进行任何动作。下一帧时，LC1为低电位，T3关闭，通过T5进行下拉。时序图可参考图4。
图中所画的抵消电路22连接的是CK(i-1)，也可以连接CK(i+1)，此时可以去除用于下拉本级扫描信号G(n)的第二十五晶体管T25，时序图可参考图5。
通过上述实施例的实施，抵消电路22中任一晶体管的控制端都不会直接和一个高频时钟信号相连，不会受到高频信号的影响，进一步改善了电路的可靠性。
结合图7和图8，本发明扫描驱动电路的第四实施例，是在本发明扫描驱动电路第一实施例的基础上，进一步接入正向扫描信号Vsf和反向扫描信号Vsr。本实施例中也采用4组时钟信号，占空比均为50％。图中只画出了一个级联电路31和对应的抵消电路32，不同级联电路之间的连接关系可参考图2。
级联电路31包括第三十一晶体管T31、第三十二晶体管T32、第三十三晶体管T33、第三十四晶体管T34、第三十五晶体管T35、第三十六晶体管T36、第三十七晶体管T37、第三十八晶体管T38和自举电容C2。
第三十一晶体管T31的第一连接端连接前一级联信号ST(n-2)，控制端连接正向扫描信号Vsf，第二连接端连接控制节点Q3。第三十二晶体管T32的第一连接端连接后一级联信号ST(n+2)，控制端连接反向扫描信号Vsr，第二连接端连接控制节点Q3。第三十三晶体管T33的控制端连接控制节点Q3，第一连接端连接时钟信号CK(i)，第二连接端输出本级级联信号ST(n)。第三十四晶体管T34的控制端连接控制节点Q3，第一连接端连接时钟信号CK(i)，第二连接端输出本级扫描信号G(n)。自举电容C3的一端连接控制节点Q3，另一端连接本级扫描信号G(n)。
第三十五晶体管T35的第一连接端连接后一级联信号ST(n+2)，控制端连接正向扫描信号Vsf，第二连接端连接第三十六晶体管T36的控制端。第三十六晶体管T36的第一连接端连接恒压低电位Vss，第二连接端连接控制节点Q3。第三十七晶体管T37的第一连接端连接前一级联信号ST(n-2)，控制端连接反向扫描信号Vsr，第二连接端连接第三十八晶体管T38的控制端。第三十八晶体管T38的第一连接端连接恒压低电位Vss，第二连接端连接本级扫描信号G(n)。
抵消电路32包括第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9。第六晶体管T6的第一连接端连接CK(i-1)，控制端连接正向扫描信号Vsf，第二连接端连接第七晶体管T7的控制端。第七晶体管T7的第一连接端连接恒压低电位Vss，第二连接端连接本级扫描信号G(n)。第八晶体管T8的第一连接端连接CK(i+1)，控制端连接反向扫描信号Vsr，第二连接端连接第九晶体管T9的控制端。第九晶体管T9的第一连接端连接恒压低电位Vss，第二连接端连接本级扫描信号G(n)。
其中晶体管的控制端是指栅极。如果晶体管是对称的，那么第一连接端是源极，第二连接端是漏极；或者第一连接端是漏极，第二连接端是源极。如果晶体管是不对称的，那么第一连接端是源极，第二连接端是漏极。
参考图7，当正向扫描信号Vsf为高电位时，反向扫描信号Vsr为低电位时，GOA电路按照G(n)→G(n+1)→G(n+2)……的顺序依次打开。当正向扫描信号Vsf为低电位，反向扫描信号Vsr为高电位时，GOA电路按照G(n+2)→G(n+1)→G(n)……的顺序打开。可以通过控制正向扫描信号Vsf和反向扫描信号Vsr的电位来改变扫描的方向。
图中第六晶体管T6的第一连接端连接CK(i-1)，控制端连接正向扫描信号Vsf，第八晶体管T8的第一连接端连接CK(i+1)，控制端连接反向扫描信号Vsr，意味着正向扫描时抵消电路32使用CK(i-1)进行下拉，反向扫描时使用CK(i+1)进行下拉。也可以令第六晶体管T6的第一连接端连接CK(i+1)，控制端连接正向扫描信号Vsf，第八晶体管T8的第一连接端连接CK(i-1)，控制端连接反向扫描信号Vsr，其他连接关系不变；或者第六晶体管T6的第一连接端连接CK(i-1)，控制端连接反向扫描信号Vsr，第八晶体管T8的第一连接端连接CK(i+1)，控制端连接反向扫描信号Vsf，其他连接关系不变。此时正向扫描时抵消电路32使用CK(i+1)进行下拉，反向扫描时使用CK(i-1)进行下拉。
在本发明扫描驱动电路的一个实施例中，级联电路包括一输出晶体管，输出晶体管的控制端连接控制节点，第一连接端连接本级对应的时钟信号，第二连接端连接本级扫描信号。配置输出晶体管和对应的抵消电路中连接恒压低电位Vss和本级扫描信号的晶体管的导通电阻比值，以使得本级对应的时钟信号与相邻级级联电路所对应的时钟信号重叠的部分脉冲作用期间，本级扫描信号的电位无法打开本级扫描信号连接的用于电荷共享的TFT。
本实施例可以与本发明扫描驱动电路的第二至第四实施例中的任意一个相结合。当本实施例与扫描驱动电路的第二实施例相结合时，输出晶体管是指第十三晶体管T13，控制节点是指Q1，连接恒压低电位Vss和本级扫描信号的晶体管是指第一晶体管T1。在本级对应的时钟信号与相邻级级联电路所对应的时钟信号重叠的部分脉冲作用期间，第十三晶体管T13和第一晶体管T1都导通，本级对应的时钟信号CK(i)为高电位，此时本级扫描信号G(n)的电位为(VssR13+VHR1)/(R1+R13)，其中VH为CK(i)的高电位，R13为第十三晶体管T13的导通电阻，R1为第一晶体管T1的导通电阻。可以看出，R13/R1的比值越大，G(n)的电位越接近Vss。为了能够用于驱动广视角VA液晶，此时G(n)的电位要小于G(n)连接的用于电荷共享的TFT的开启电压，根据用于电荷共享的TFT的开启电压可以计算出R13/R1的阈值。当第十三晶体管T13和第一晶体管T1为场效应管时，可以采用调节沟道尺寸的方法来改变其导通电阻。
本实施例与扫描驱动电路的第三实施例相结合时，输出晶体管是指第二十三晶体管T23，控制节点是指Q2，连接恒压低电位Vss和本级扫描信号的晶体管是指第三晶体管T3和第五晶体管T5。R23/R3和R23/R5都应满足重叠脉冲作用期间G(n)的电位要求，具体描述可参阅本实施例与扫描驱动电路的第二实施例结合的内容。本实施例与扫描驱动电路的第四实施例相结合时，输出晶体管是指第三十四晶体管T34，控制节点是指Q3，连接恒压低电位Vss和本级扫描信号的晶体管是指第七晶体管T7和第九晶体管T9。R34/R7和R34/R9都应满足重叠脉冲作用期间G(n)的电位要求，具体描述可参阅本实施例与扫描驱动电路的第二实施例结合的内容。
如图9所示，本发明阵列基板的第一实施例，包括：
若干个阵列排布的像素，扫描驱动电路200，与像素行对应的扫描线300。
以像素100为例，包括主区110和从区120，主区110包括第一像素电极112和第一TFT111，从区120包括第二像素电极122、耦合电容124、第二TFT121和第三TFT123。其他像素的结构与像素100的结构相同。
像素100的主区110中，第一TFT111的控制端通过扫描线300连接像素100所在的第n行对应的第n级级联电路20n输出的本级扫描信号G(n)，第一TFT111的第一连接端连接像素100所在列对应的数据线，第一TFT111的第二连接端连接第一像素电极112。
像素100的从区120中，第二TFT121的控制端通过扫描线300连接本级扫描信号G(n)，第二TFT121的第一连接端连接像素100所在列对应的数据线，第二TFT121的第二连接端连接第二像素电极122和第三TFT123的第一连接端；第三TFT的控制端123连接第像素所在的第n行的下一行对应的级联电路输出的本级扫描信号G(n+1)，第三TFT123的第二连接端连接耦合电容124。
其中TFT的控制端是指栅极。如果TFT是对称的，那么第一连接端是源极，第二连接端是漏极；或者第一连接端是漏极，第二连接端是源极。如果TFT是不对称的，那么第一连接端是源极，第二连接端是漏极。
扫描驱动电路200可以为本发明扫描驱动电路任一实施例及可能的结合描述的扫描驱动电路，包括多级级联电路和多个与每级级联电路一一对应的抵消电路，相邻两级级联电路电路输出的扫描信号没有重叠。
每个像素100的主区110的工作原理和普通的像素工作原理相同，在此不做赘述。对于从区120而言，当G(n)为高电位时，G(n+1)为低电位，第二TFT121打开，通过数据线对第二像素电极122进行充电，充电结束后，第二像素电极122的电位和数据线的电位相同。接下来下一级控制端线打开，G(n+1)为高电位，G(n)为低电位，第三TFT123导通，使得第二像素电极122和耦合电容124连接，通过电容耦合的作用使第二像素电极122的电位更加接近公共电极的电位，从而形成两个区像素电极之间的电压差，实现广视角。
在本发明阵列基板的一个实施例中，每个像素的第一TFT的控制端和像素所在行上一行的所有像素的第三TFT的控制端通过同一条扫描线连接像素所在行对应的级联电路输出的本级扫描信号。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种阵列基板上的扫描驱动电路，其特征在于，包括：
多级级联电路，每级所述级联电路输入本级对应的时钟信号，输出本级扫描信号和本级级联信号，不同所述级联电路之间通过所述级联信号连接；
多个抵消电路，每个所述抵消电路对应一级所述级联电路，对应本级级联电路的所述抵消电路输入相邻级级联电路所对应的时钟信号，输出抵消信号，所述抵消信号抵消所述本级级联电路输出的本级扫描信号的一部分，使得所有相邻的两级级联电路所输出的扫描信号之间不重叠；
其中所述时钟信号一共有m组，其中所述m为偶数，每个所述时钟信号的占空比均为50％，
所述本级级联电路为第n级，其中所述n为正整数，所述本级级联电路连接第n-m/2级级联电路输出的级联信号ST(n-m/2)和第n+m/2级级联电路输出的级联信号ST(n+m/2)。
2.根据权利要求1所述的扫描驱动电路，其特征在于，
所述抵消电路包括第一晶体管，所述第一晶体管的控制端连接所述相邻级级联电路所对应的时钟信号，所述第一晶体管的第一连接端连接恒压低电位Vss，所述第一晶体管的第二连接端连接所述本级扫描信号。
3.根据权利要求1所述的扫描驱动电路，其特征在于，
所述抵消电路包括第二晶体管、第三晶体管、第四晶体管和第五晶体管；
所述第二晶体管的第一连接端连接所述相邻级级联电路所对应的时钟信号，所述第二晶体管的控制端连接第一控制信号，所述第二晶体管的第二连接端连接所述第三晶体管的控制端，所述第三晶体管的第一连接端连接恒压低电位Vss，所述第三晶体管的第二连接端连接所述本级扫描信号；
所述第四晶体管的第一连接端连接所述相邻级级联电路所对应的时钟信号，所述第四晶体管的控制端连接第二控制信号，所述第四晶体管的第二连接端连接所述第五晶体管的控制端，所述第五晶体管的第一连接端连接所述恒压低电位Vss，所述第五晶体管的第二连接端连接所述本级扫描信号；
其中所述第一控制信号和所述第二控制信号的相位相反，所述第一控制信号和所述第二控制信号的频率小于所述时钟信号的频率。
4.根据权利要求1所述的扫描驱动电路，其特征在于，
所述抵消电路包括第六晶体管、第七晶体管、第八晶体管和第九晶体管；
所述第六晶体管的第一连接端连接一所述相邻级级联电路所对应的时钟信号，所述第六晶体管的控制端连接正向扫描信号，所述第六晶体管的第二连接端连接所述第七晶体管的控制端，所述第七晶体管的第一连接端连接恒压低电位Vss，所述第七晶体管的第二连接端连接所述本级扫描信号；
所述第八晶体管的第一连接端连接另一所述相邻级级联电路所对应的时钟信号，所述第八晶体管的控制端连接反向扫描信号，所述第八晶体管的第二连接端连接所述第九晶体管的控制端，所述第九晶体管的第一连接端连接所述恒压低电位Vss，所述第九晶体管的第二连接端连接所述本级扫描信号。
5.根据权利要求2-4中任一项所述的扫描驱动电路，其特征在于，
所述级联电路包括一输出晶体管，所述输出晶体管的控制端连接控制节点，第一连接端连接所述本级对应的时钟信号，第二连接端连接所述本级扫描信号；
配置所述输出晶体管和对应的所述抵消电路中连接所述恒压低电位Vss和所述本级扫描信号的晶体管的导通电阻比值，以使得所述相邻级级联电路所对应的时钟信号和所述本级对应的时钟信号的重叠部分脉冲作用期间，所述本级扫描信号的电位无法打开所述本级扫描信号连接的用于电荷共享的TFT。
6.一种阵列基板，其特征在于，包括权利要求1-5中任一项所述的扫描驱动电路。
7.根据权利要求6所述的阵列基板，其特征在于，
所述阵列基板进一步包括若干个阵列排布的像素，每个所述像素包括主区和从区，所述主区包括第一像素电极和第一TFT，所述从区包括第二像素电极、耦合电容、第二TFT和第三TFT；
每个所述像素的主区中，所述第一TFT的控制端连接所述像素所在行对应的所述级联电路输出的所述本级扫描信号，所述第一TFT的第一连接端连接所述像素所在列对应的数据线，所述第一TFT的第二连接端连接所述第一像素电极；
每个所述像素的从区中，所述第二TFT的控制端连接所述像素所在行对应的所述级联电路输出的所述本级扫描信号，所述第二TFT的第一连接端连接所述像素所在列对应的数据线，所述第二TFT的第二连接端连接所述第二像素电极和所述第三TFT的第一连接端，所述第三TFT的控制端连接第所述像素所在行的下一行对应的所述级联电路输出的所述扫描信号，所述第三TFT的第二连接端连接所述耦合电容。
8.根据权利要求7所述的阵列基板，其特征在于，
所述阵列基板进一步包括与所述像素行对应的扫描线，每个所述像素的所述第一TFT的控制端和所述像素所在行上一行的所有像素的所述第三TFT的控制端通过同一条扫描线连接所述像素所在行对应的所述级联电路输出的所述本级扫描信号。
CN201510716664.2A 2015-10-29 2015-10-29 阵列基板上的扫描驱动电路及阵列基板 Active CN105204249B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510716664.2A CN105204249B (zh) 2015-10-29 2015-10-29 阵列基板上的扫描驱动电路及阵列基板
PCT/CN2015/099469 WO2017071079A1 (zh) 2015-10-29 2015-12-29 阵列基板上的扫描驱动电路及阵列基板
US14/908,066 US9905181B2 (en) 2015-10-29 2015-12-29 Array substrate and scan driving circuit thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510716664.2A CN105204249B (zh) 2015-10-29 2015-10-29 阵列基板上的扫描驱动电路及阵列基板

Publications (2)

Publication Number Publication Date
CN105204249A CN105204249A (zh) 2015-12-30
CN105204249B true CN105204249B (zh) 2018-07-17

Family

ID=54952009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510716664.2A Active CN105204249B (zh) 2015-10-29 2015-10-29 阵列基板上的扫描驱动电路及阵列基板

Country Status (3)

Country Link
US (1) US9905181B2 (zh)
CN (1) CN105204249B (zh)
WO (1) WO2017071079A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105652537B (zh) * 2016-01-27 2019-03-15 京东方科技集团股份有限公司 一种goa电路、驱动方法及显示装置
CN109559697B (zh) * 2018-12-26 2021-05-07 厦门天马微电子有限公司 一种移位寄存器单元及扫描电路
CN113990266A (zh) * 2021-10-28 2022-01-28 Tcl华星光电技术有限公司 像素电路及显示装置
CN114664223B (zh) * 2022-03-31 2022-11-25 惠科股份有限公司 显示面板的驱动电路、阵列基板及其驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127199A (zh) * 2007-09-06 2008-02-20 友达光电股份有限公司 输出无重叠扫描信号的栅极驱动器、液晶显示器及方法
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN102855938A (zh) * 2012-08-31 2013-01-02 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN104505033A (zh) * 2014-12-18 2015-04-08 深圳市华星光电技术有限公司 栅极驱动电路、阵列基板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100590744C (zh) * 2006-12-13 2010-02-17 中华映管股份有限公司 移位寄存器以及使用其的驱动电路与显示装置
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101448904B1 (ko) * 2007-08-07 2014-10-13 삼성디스플레이 주식회사 표시장치
KR101371604B1 (ko) * 2007-11-26 2014-03-06 삼성디스플레이 주식회사 액정 표시 장치
JP4826597B2 (ja) * 2008-03-31 2011-11-30 ソニー株式会社 表示装置
TWI400514B (zh) * 2009-01-08 2013-07-01 Au Optronics Corp 顯示面板
WO2012008186A1 (ja) * 2010-07-13 2012-01-19 シャープ株式会社 シフトレジスタおよびこれを備えた表示装置
TWI433095B (zh) * 2011-01-20 2014-04-01 Innolux Corp 支援雙解析度顯示之顯示裝置與其驅動方法
CN103971657B (zh) * 2014-05-27 2017-03-08 深圳市华星光电技术有限公司 液晶显示面板驱动方法
CN104091577B (zh) * 2014-07-15 2016-03-09 深圳市华星光电技术有限公司 应用于2d-3d信号设置的栅极驱动电路
CN106328042A (zh) * 2015-06-19 2017-01-11 上海和辉光电有限公司 移位寄存器及oled显示器驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127199A (zh) * 2007-09-06 2008-02-20 友达光电股份有限公司 输出无重叠扫描信号的栅极驱动器、液晶显示器及方法
CN102831867A (zh) * 2012-07-26 2012-12-19 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
CN102855938A (zh) * 2012-08-31 2013-01-02 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN104505033A (zh) * 2014-12-18 2015-04-08 深圳市华星光电技术有限公司 栅极驱动电路、阵列基板及显示装置

Also Published As

Publication number Publication date
US9905181B2 (en) 2018-02-27
US20170263202A1 (en) 2017-09-14
CN105204249A (zh) 2015-12-30
WO2017071079A1 (zh) 2017-05-04

Similar Documents

Publication Publication Date Title
US11749158B2 (en) Shift register unit, gate driving circuit, display device, and driving method
CN105096902B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105741744B (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106157912B (zh) 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN104575436B (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN105304011B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105390115B (zh) 液晶显示设备及goa电路
CN104778928B (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN102708779B (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
EP3041000B1 (en) Shift register unit, shift register, and display device
CN108281123A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
US20150318052A1 (en) Shift register unit, gate drive circuit and display device
US9214124B1 (en) Row driving circuit for array substrate and liquid crystal display device
CN107093414B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN108319385A (zh) 移位寄存器及具有移位寄存器的触控显示装置
CN104157252B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN105204249B (zh) 阵列基板上的扫描驱动电路及阵列基板
CN104064153A (zh) 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN103503057A (zh) 扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法
CN105825814B (zh) 一种栅极驱动电路、其驱动方法、显示面板及显示装置
KR102051665B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
CN106023949A (zh) 一种移位寄存器、栅极集成驱动电路及显示装置
CN102867475A (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN108470535A (zh) 一种移位寄存器、其驱动方法及栅极驱动电路、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant