CN104091577B - 应用于2d-3d信号设置的栅极驱动电路 - Google Patents

应用于2d-3d信号设置的栅极驱动电路 Download PDF

Info

Publication number
CN104091577B
CN104091577B CN201410337587.5A CN201410337587A CN104091577B CN 104091577 B CN104091577 B CN 104091577B CN 201410337587 A CN201410337587 A CN 201410337587A CN 104091577 B CN104091577 B CN 104091577B
Authority
CN
China
Prior art keywords
transistor
level
module
pull
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410337587.5A
Other languages
English (en)
Other versions
CN104091577A (zh
Inventor
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410337587.5A priority Critical patent/CN104091577B/zh
Priority to PCT/CN2014/084331 priority patent/WO2016008186A1/zh
Priority to US14/398,739 priority patent/US9472150B1/en
Publication of CN104091577A publication Critical patent/CN104091577A/zh
Application granted granted Critical
Publication of CN104091577B publication Critical patent/CN104091577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/344—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] with head-mounted left-right displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
    • H04N13/359—Switching between monoscopic and stereoscopic modes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种应用于2D-3D信号设置的栅极驱动电路，包括：级联的多个GOA单元，按照第N级GOA单元控制对显示区域第N级水平扫描线G(N)充电，该第N级GOA单元包括上拉控制模块、上拉模块、下传模块、第一下拉模块、自举电容模块、下拉维持模块、上拉补偿模块；本发明在现有的采用GOA技术的栅极驱动电路基础上增加一个上拉补偿模块，来补偿2D信号传递时存在的漏电间隙，确保漏电间隙期间栅极信号点Q(N)的电位不会降低；通过引入一条额外的直流控制信号源DC来控制上拉补偿模块的开启和关闭，使其在2D模式下打开工作时起到补偿工作，在3D模式下关闭以避免对3D信号传递的影响，进而有效的控制上拉补偿模块。

Description

应用于2D-3D信号设置的栅极驱动电路
技术领域
本发明涉及显示技术领域，尤其涉及一种应用于2D-3D信号设置的栅极驱动电路。
背景技术
GOA(GateDriveronArray，阵列基板行驱动)技术是将作为栅极开关电路的TFT(ThinFilmTransistor，薄膜场效应晶体管)集成于阵列基板上，从而省掉原先设置在阵列基板外的栅极驱动集成电路部分，从材料成本和工艺步骤两个方面来降低产品的成本。GOA技术是目前TFT-LCD(ThinFilmTransistor-LiquidCrystalDisplay，薄膜场效应晶体管液晶显示器)技术领域常用的一种栅极驱动电路技术，其制作工艺简单，具有良好的应用前景。GOA电路的功能主要包括：利用上一行栅线输出的高电平信号对移位寄存器单元中的电容充电，以使本行栅线输出高电平信号，再利用下一行栅线输出的高电平信号实现复位。
在2D显示模式中，GOA的电路传递架构由当前级水平扫描线G(n)(n为自然数)直接传递至其后的下一级水平扫描线G(n+1)，而在3D显示模式中(需分别扫描显示左右眼图像)，由于扫描频率的升高，GOA的电路传递架构由当前级水平扫描线G(n)传递至其后的下两级水平扫描线G(n+2)，而下一级水平扫描线G(n+1)保持与当前级水平扫描线G(n)相同的相位。如此一来，在下两级水平扫描线G(n+2)与当前级水平扫描线G(n)之间会多出一个高频信号宽度的悬浮期间(floatingperiod)，造成漏电问题。
对于大尺寸面板，如果采用GOA技术，考虑到面板显示区域和GOA电路区域走线、元件尺寸的寄生电容和电阻的负载较大，一般会采用多条高频时钟信号线来减轻RC负载，至少六条，有的甚至采用八条。对于八条高频时钟信号线的GOA电路，一般采用的信号传递方式是第n-4级传递给第n级。
请参阅图1，为目前常采用GOA技术的栅极驱动电路架构示意图。包括：级联的多个GOA单元，按照第N级GOA单元控制对显示区域第N级水平扫描线G(N)充电，该第N级GOA单元包括上拉控制模块100、上拉模块200、下传模块300、第一下拉模块400(Keypull-downpart)、自举电容模块500、下拉维持模块600(Pull-downholdingpart)。所述上拉模块200、第一下拉模块400、下拉维持模块600及自举电容模块500分别与栅极信号点Q(N)和该第N级水平扫描线G(N)电性连接，所述上拉控制模块100与下传模块300分别与该栅极信号点Q(N)电性连接，所述下拉维持模块600输入直流低电压VSS。所述上拉控制模块100包括第一晶体管T1，所述上拉模块200包括第二晶体管T2，所述下传模块300包括第三晶体管T3，所述第一下拉模块400包括第四晶体管T4与第五晶体管T5，所述自举电容模块500包括电容Cb；所述第一晶体管T1包括第一栅极g1、第一源极s1、第一漏极d1，所述第二晶体管T2包括第二栅极g2、第二源极s2、第二漏极d2，所述第三晶体管T3包括第三栅极g3、第三源极s3、第三漏极d3，所述第四晶体管T4包括第四栅极g4、第四源极s4、第四漏极d4，所述第五晶体管T5包括第五栅极g5、第五源极s5、第五漏极d5；所述第一栅极g1输入来自第N-4级GOA单元的下传信号ST(N-4)，所述第一漏极d1电性连接于第N-4级水平扫描线G(N-4)，所述第一源极s1电性连接于该栅极信号点Q(N)；所述第二栅极g2电性连接于该栅极信号点Q(N)，所述第二漏极d2输入第m级高频时钟信号CK(m)，所述第二源极s2电性连接于第N级水平扫描线G(N)；所述第三栅极g3电性连接于该栅极信号点Q(N)，所述第三漏极d3输入第m级高频时钟信号CK(m)，所述第三源极s3输出第N级下传信号ST(N)；所述第四栅极g4电性连接于第N+4级水平扫描线G(N+4)，所述第四漏极d4电性连接于第N级水平扫描线G(N)，所述第四源极s4输入直流低电压VSS；所述第五栅极g5电性连接于第N+4级水平扫描线G(N+4)，所述第五漏极d5电性连接于该栅极信号点Q(N)，所述第五源极s5输入该直流低电压VSS；所述电容Cb的上极板电性连接于该栅极信号点Q(N)，所述电容Cb的下极板电性连接于该第N级水平扫描线G(N)。所述第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5均为薄膜晶体管。如图1所示的电路架构主要是针对大尺寸液晶面板GOA技术采用八个高频时钟信号线时的连接方案，由图1可知，上拉控制模块100的控制信号主要是来自第N-4级水平扫描线G(N-4)，而第一下拉模块400中的控制信号来自第N+4级水平扫描线G(N+4)。
对于大尺寸面板，如果还要考虑2D显示和3D显示信号切换的话，不同模式下的时钟信号设置还会存在一定的差异。请参阅图2a，为2D模式下图1所示的栅极驱动电路进行信号传递的时序图，该栅极驱动电路采用了八个高频时钟信号CK1～CK8，相邻两个高频时钟信号之间相隔半个脉宽。图2a中第一级高频时钟信号CK1与第N-4级水平扫描线G(N-4)及栅极信号点Q(N)的第一次抬升相对应，第五级高频时钟信号CK5与第N级水平扫描线G(N)及栅极信号点Q(N)的第二次抬升相对应。在2D模式下八个高频时钟信号CK的传递方式是第N-4级水平扫描线G(N-4)传递给第N级水平扫描线G(N)，但是两个信号之间会存在一个较大的时间间隙没有任何信号作用，这样会导致栅极信号点Q(N)的第一次和第二次电位抬升之间存在着一定的漏电间隙，即栅极信号点Q(N)在第一次电位抬升之后电位又会降低，严重影响栅极信号点Q(N)第二次的自举作用，如果在高温操作下漏电严重的话，还会影响第N级水平扫描线G(N)的正常输出。请参阅图2b，为3D模式下图1所示的栅极驱动电路进行信号传递的时序图，该栅极驱动电路采用了八个高频时钟信号CK1～CK8，其中第一级高频时钟信号CK1与第二级高频时钟信号CK2的相位相同，第三级高频时钟信号CK3与第四级高频时钟信号CK4的相位相同，第五级高频时钟信号CK5与第六级高频时钟信号CK6的相位相同，第七级高频时钟信号CK7与第八级高频时钟信号CK8的相位相同，相邻的不同相位间的高频时钟信号相隔半个脉冲。图2b中具有相同相位的第一级高频时钟信号CK1及第二级高频时钟信号CK2与第N-4级水平扫描线G(N-4)及栅极信号点Q(N)的第一次抬升相对应，具有相同相位的第五级高频时钟信号CK5及第六级高频时钟信号CK6与第N级水平扫描线G(N)及栅极信号点Q(N)的第二次抬升相对应。在3D模式下，由于3D画面显示的原因，两个高频时钟信号CK会同时输出，如果依然是第N-4级水平扫描线G(N-4)传递给第N级水平扫描线G(N)，则不会存在信号传递时的漏电间隙问题，栅极信号点Q(N)能够正常抬升而不会有明显的电位损失。
因此，如果将GOA技术应用于大尺寸面板驱动，且考虑到2D和3D模式下的信号设置问题，必须设计一种特殊的采用GOA技术的栅极驱动电路方案来解决如下问题：(1)、在2D模式下，需要补偿信号传递之间存在的较大的漏电间隙问题；(2)、在3D模式下，设计的采用GOA技术的栅极驱动电路还需要不影响这样的3D信号传递；(3)、确保2D显示和3D显示下，采用GOA技术的栅极驱动电路均能正常工作。
发明内容
本发明的目的在于提供一种应用于2D-3D信号设置的栅极驱动电路，解决了2D信号传递时漏电间隙带来的问题，同时避免对3D信号传递的影响。
为实现上述目的，本发明提供一种应用于2D-3D信号设置的栅极驱动电路，包括：级联的多个GOA单元，按照第N级GOA单元控制对显示区域第N级水平扫描线G(N)充电，该第N级GOA单元包括上拉控制模块、上拉模块、下传模块、第一下拉模块、自举电容模块、下拉维持模块、上拉补偿模块；所述上拉模块、第一下拉模块、下拉维持模块及自举电容模块分别与栅极信号点Q(N)和该第N级水平扫描线G(N)电性连接，所述上拉控制模块、下传模块及上拉补偿模块分别与该栅极信号点Q(N)电性连接，所述下拉维持模块输入直流低电压VSS；
所述上拉控制模块包括第一晶体管T1，所述上拉模块包括第二晶体管T2，所述下传模块包括第三晶体管T3，所述第一下拉模块包括第四晶体管T4与第五晶体管T5，所述自举电容模块包括电容Cb；所述第一晶体管T1包括第一栅极g1、第一源极s1、第一漏极d1，所述第二晶体管T2包括第二栅极g2、第二源极s2、第二漏极d2，所述第三晶体管T3包括第三栅极g3、第三源极s3、第三漏极d3，所述第四晶体管T4包括第四栅极g4、第四源极s4、第四漏极d4，所述第五晶体管T5包括第五栅极g5、第五源极s5、第五漏极d5；
所述第一栅极g1输入第N-4级下传信号ST(N-4)，所述第一漏极d1电性连接于第N-4级水平扫描线G(N-4)，所述第一源极s1电性连接于该栅极信号点Q(N)；所述第二栅极g2电性连接于该栅极信号点Q(N)，所述第二漏极d2输入第m级高频时钟信号CK(m)，所述第二源极s2电性连接于第N级水平扫描线G(N)；所述第三栅极g3电性连接于该栅极信号点Q(N)，所述第三漏极d3输入该第m级高频时钟信号CK(m)，所述第三源极s3输出第N级下传信号ST(N)；所述第四栅极g4电性连接于第N+4级水平扫描线G(N+4)，所述第四漏极d4电性连接于第N级水平扫描线G(N)，所述第四源极s4输入该直流低电压VSS；所述第五栅极g5电性连接于第N+4级水平扫描线G(N+4)，所述第五漏极d5电性连接于该栅极信号点Q(N)，所述第五源极s5输入该直流低电压VSS；所述电容Cb的上极板电性连接于该栅极信号点Q(N)，所述电容Cb的下极板电性连接于该第N级水平扫描线G(N)。
所述栅极驱动电路采用的信号传递方式是第N-4级水平扫描线G(N-4)传递给第N级水平扫描线G(N)；所述高频时钟信号CK为八个；所述第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、及第五晶体管T5均为薄膜晶体管。
在2D模式下相邻两个高频时钟信号之间相隔半个脉宽。
在3D模式下第一级高频时钟信号CK1与第二级高频时钟信号CK2的相位相同，第三级高频时钟信号CK3与第四级高频时钟信号CK4的相位相同，第五级高频时钟信号CK5与第六级高频时钟信号CK6的相位相同，第七级高频时钟信号CK7与第八级高频时钟信号CK8的相位相同，相邻的不同相位间的高频时钟信号相隔半个脉冲。
所述上拉补偿模块包括第六晶体管T6，所述第六晶体管T6包括第六栅极g6、第六源极s6、第六漏极d6，所述第六栅极g6输入第m-2级高频时钟信号CK(m-2)，所述第六漏极d6电性连接于第N-2级水平扫描线G(N-2)或第N-2级下传信号ST(N-2)，所述第六源极s6作为上拉补偿模块的输出端电性连接于栅极信号点Q(N)；所述栅极驱动电路采用的信号传递方式是第N-4级水平扫描线G(N-4)传递给第N级水平扫描线G(N)，或第N-4级下传信号ST(N-4)传递给第N级下传信号ST(N)；所述第六晶体管T6为薄膜晶体管。
所述上拉补偿模块包括第六晶体管T6’与第七晶体管T7’，并增加一条直流控制信号源DC；所述第六晶体管T6’包括第六栅极g6’、第六源极s6’、第六漏极d6’，所述第七晶体管T7’包括第七栅极g7’、第七源极s7’、第七漏极d7’，所述第六栅极g6’输入第m-2级高频时钟信号CK(m-2)，所述第六漏极d6’与第七源极s7’电性连接于第一电路点D(N)，所述第一电路点D(N)为第六晶体管T6’的输入端，所述第六源极s6’作为上拉补偿模块的输出端电性连接于栅极信号点Q(N)，所述第七栅极g7’输入直流控制信号源DC，所述第七漏极d7’电性连接于第N-2级水平扫描线G(N-2)或第N-2级下传信号ST(N-2)。
所述直流控制信号源DC控制上拉补偿模块的关闭和开启，在2D模式下直流控制信号源DC提供一个正向的高电位打开上拉补偿模块，在3D模式下直流控制信号源DC提供一个负向的低电位关闭上拉补偿模块。
所述栅极驱动电路采用的信号传递方式是第N-4级水平扫描线G(N-4)传递给第N级水平扫描线G(N)，或第N-4级下传信号ST(N-4)传递给第N级下传信号ST(N)；所述第六晶体管T6’与第七晶体管T7’均为薄膜晶体管。
上拉补偿模块包括第六晶体管T6”与第七晶体管T7”，并增加一条直流控制信号源DC；所述第六晶体管T6”包括第六栅极g6”、第六源极s6”、第六漏极d6”，所述第七晶体管T7”包括第七栅极g7”、第七源极s7”、第七漏极d7”；所述第六栅极g6”输入直流控制信号源DC，所述第六漏极d6”与第七源极s7”电性连接于第一电路点D(N)，所述第一电路点D(N)为第六晶体管T6”的输入端；所述第六源极s6”作为上拉补偿模块的输出端电性连接于栅极信号点Q(N)，所述第七栅极g7”输入第m-2级高频时钟信号CK(m-2)，所述第七漏极d7”电性连接于第N-2级水平扫描线G(N-2)或第N-2级下传信号ST(N-2)。
所述直流控制信号源DC控制上拉补偿模块的关闭和开启，在2D模式下直流控制信号源DC提供一个正向的高电位打开上拉补偿模块，在3D模式下直流控制信号源DC提供一个负向的低电位关闭上拉补偿模块。
所述栅极驱动电路采用的信号传递方式是第N-4级水平扫描线G(N-4)传递给第N级水平扫描线G(N)，或第N-4级下传信号ST(N-4)传递给第N级下传信号ST(N)；所述第六晶体管T6”与第七晶体管T7”均为薄膜晶体管。
本发明的有益效果：本发明提供一种应用于2D-3D信号设置的栅极驱动电路，在现有的采用GOA技术的栅极驱动电路基础上增加一个上拉补偿模块，该模块的主要作用就是补偿2D信号传递时存在的漏电间隙，确保漏电间隙期间栅极信号点Q(N)的电位不会降低；通过引入一条额外的直流控制信号源DC来控制上拉补偿模块的开启和关闭，使其在2D模式下打开工作时起到补偿工作，在3D模式下关闭以避免对3D信号传递的影响，进而有效的控制上拉补偿模块。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为目前常采用GOA技术的栅极驱动电路架构示意图；
图2a为2D模式下图1所示的栅极驱动电路进行信号传递的时序图；
图2b为3D模式下图1所示的栅极驱动电路进行信号传递的时序图；
图3为本发明应用于2D-3D信号设置的栅极驱动电路架构示意图；
图4为图3所示的栅极驱动电路第一实施例的电路图；
图5为图3所示的栅极驱动电路第二实施例的电路图；
图6为图3所示的栅极驱动电路第三实施例的电路图；
图7为图5与图6所示的栅极驱动电路在2D模式下的时序图；
图8为图5与图6所示的栅极驱动电路在3D模式下的时序图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3，为本发明应用于2D-3D信号设置的栅极驱动电路架构示意图。包括：级联的多个GOA单元，按照第N级GOA单元控制对显示区域第N级水平扫描线G(N)充电，该第N级GOA单元包括上拉控制模块100、上拉模块200、下传模块300、第一下拉模块400、自举电容模块500、下拉维持模块600、上拉补偿模块700(Pull-upcompensationpart)。所述上拉模块200、第一下拉模块400、下拉维持模块600及自举电容模块500分别与栅极信号点Q(N)和该第N级水平扫描线G(N)电性连接，所述上拉控制模块100、下传模块300及上拉补偿模块700分别与该栅极信号点Q(N)电性连接，所述下拉维持模块600输入直流低电压VSS。所述上拉控制模块100包括第一晶体管T1，所述上拉模块200包括第二晶体管T2，所述下传模块300包括第三晶体管T3，所述第一下拉模块400包括第四晶体管T4与第五晶体管T5，所述自举电容模块500包括电容Cb；所述第一晶体管T1包括第一栅极g1、第一源极s1、第一漏极d1，所述第二晶体管T2包括第二栅极g2、第二源极s2、第二漏极d2，所述第三晶体管T3包括第三栅极g3、第三源极s3、第三漏极d3，所述第四晶体管T4包括第四栅极g4、第四源极s4、第四漏极d4，所述第五晶体管T5包括第五栅极g5、第五源极s5、第五漏极d5；所述第一栅极g1输入来自第N-4级GOA单元的下传信号ST(N-4)，所述第一漏极d1电性连接于第N-4级水平扫描线G(N-4)，所述第一源极s1电性连接于该栅极信号点Q(N)；所述第二栅极g2电性连接于该栅极信号点Q(N)，所述第二漏极d2输入第m级高频时钟信号CK(m)，所述第二源极s2电性连接于第N级水平扫描线G(N)；所述第三栅极g3电性连接于该栅极信号点Q(N)，所述第三漏极d3输入第m级高频时钟信号CK(m)，所述第三源极s3输出第N级下传信号ST(N)；所述第四栅极g4电性连接于第N+4级水平扫描线G(N+4)，所述第四漏极d4电性连接于第N级水平扫描线G(N)，所述第四源极s4输入该直流低电压VSS；所述第五栅极g5电性连接于第N+4级水平扫描线G(N+4)，所述第五漏极d5电性连接于该栅极信号点Q(N)，所述第五源极s5输入该直流低电压VSS；所述电容Cb的上极板电性连接于该栅极信号点Q(N)，所述电容Cb的下极板电性连接于该第N级水平扫描线G(N)；
所述第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5均为薄膜晶体管。所述上拉补偿模块700可以补偿2D模式下的漏电间隙，以确保在2D显示模式下栅极信号点Q(N)的第一次抬升后电位不会降低。
请参阅图4并结合图3，图4为图3所示的栅极驱动电路第一实施例的电路图。该第一实施例主要是将图3中所示的上拉补偿模块700进行了第一种设计，本实施例中该上拉补偿模块700包括用于补偿漏电间隙的第六晶体管T6，所述第六晶体管T6包括第六栅极g6、第六源极s6、第六漏极d6，该第六晶体管T6为薄膜晶体管。所述第六栅极g6输入第m-2级高频时钟信号CK(m-2)，所述第六漏极d6电性连接于第N-2级水平扫描线G(N-2)或第N-2级下传信号ST(N-2)，所述第六源极s6作为上拉补偿模块700的输出端电性连接于栅极信号点Q(N)，这样就可以利用第N-2级水平扫描线G(N-2)，来补偿第N-4级水平扫描线G(N-4)和第N级水平扫描线G(N)之间的传递间隙，或者利用第N-2级下传信号ST(N-2)，来补偿第N-4级下传信号ST(N-4)和第N级下传信号ST(N)之间的传递间隙。本实施例在2D模式下能够补偿2D信号传递时存在的漏电间隙，确保漏电间隙期间栅极信号点Q(N)的电位不会降低，但在3D模式下该上拉补偿模块无法正常关闭，严重的话会影响3D模式下栅极信号点Q(N)的自举作用。
请参阅图5并结合图3，图5为图3所示的栅极驱动电路第二实施例的电路图。该第二实施例主要是将图3中所示的上拉补偿模块700进行了第二种设计，本实施例中该上拉补偿模块700’包括第六晶体管T6’与第七晶体管T7’，并增加一条直流控制信号源DC，所述直流控制信号源DC控制上拉补偿模块700’的关闭和开启；所述第六晶体管T6’与第七晶体管T7’均为薄膜晶体管，所述第六晶体管T6’包括第六栅极g6’、第六源极s6’、第六漏极d6’，所述第七晶体管T7’包括第七栅极g7’、第七源极s7’、第七漏极d7’；所述第六栅极g6’输入第m-2级高频时钟信号CK(m-2)，所述第六漏极d6’与第七源极s7’电性连接于第一电路点D(N)，即第一电路点D(N)为第六晶体管T6’的输入端；所述第六源极s6’作为上拉补偿模块700’的输出端电性连接于栅极信号点Q(N)，所述第七栅极g7’输入直流控制信号源DC，所述第七漏极d7’电性连接于第N-2级水平扫描线G(N-2)或第N-2级下传信号ST(N-2)；这样的设计可以利用第N-2级水平扫描线G(N-2)，来补偿第N-4级水平扫描线G(N-4)和第N级水平扫描线G(N)之间的传递间隙，或者利用第N-2级下传信号ST(N-2)，来补偿第N-4级下传信号ST(N-4)和第N级下传信号ST(N)之间的传递间隙，同时可以确保在2D模式下直流控制信号源DC提供一个正向的高电位打开上拉补偿模块700’，在3D模式下直流控制信号源DC提供一个负向的低电位关闭上拉补偿模块700’，这样既可以起到补偿作用又可以避免上拉补偿模块700’对3D信号传递的影响。
请参阅图6并结合图3，图6为图3所示的栅极驱动电路第三实施例的电路图。该第三实施例主要是将图3中所示的上拉补偿模块700进行了第三种设计，本实施例中该上拉补偿模块700”包括第六晶体管T6”与第七晶体管T7”，并增加一条直流控制信号源DC，所述直流控制信号源DC控制上拉补偿模块700”的关闭和开启；所述第六晶体管T6”与第七晶体管T7”均为薄膜晶体管，所述第六晶体管T6”包括第六栅极g6”、第六源极s6”、第六漏极d6”，所述第七晶体管T7”包括第七栅极g7”、第七源极s7”、第七漏极d7”；所述第六栅极g6”输入直流控制信号源DC，所述第六漏极d6”与第七源极s7”电性连接于第一电路点D(N)，即第一电路点D(N)为第六晶体管T6”的输入端；所述第六源极s6”作为上拉补偿模块700”的输出端电性连接于栅极信号点Q(N)，所述第七栅极g7”输入第m-2级高频时钟信号CK(m-2)，所述第七漏极d7”电性连接于第N-2级水平扫描线G(N-2)或第N-2级下传信号ST(N-2)。本实施例与第二实施例可以起到同样的补偿效果，且不影响3D信号的传递。
由图4、图5、及图6可知，第一实施例的上拉补偿模块700通过一个晶体管来补偿漏电间隙，这种设计仅在2D模式下能够补偿2D信号传递时存在的漏电间隙，确保漏电间隙期间栅极信号点Q(N)的电位不降低；第二实施例的上拉补偿模块700’与第三实施例上拉补偿模块700”均是通过两个晶体管，并引入一条额外的用于控制上拉补偿模块700’或700”关闭与开启的直流控制信号源DC，进而确保在2D模式下上拉补偿模块700’或700”打开工作时起到补偿作用；在3D模式下上拉补偿模块700’或700”关闭以避免对3D信号传递的影响。第二实施例与第三实施例的差别在于两个晶体管的栅极端信号输入不一样，第二实施例中第六晶体管T6’的第六栅极g6’输入第m-2级高频时钟信号CK(m-2)，第七晶体管T7’的第七栅极g7’输入直流控制信号源DC；而第三实施例中第六晶体管T6”的第六栅极g6”输入直流控制信号源DC，第七晶体管T7”的第七栅极g7”输入第m-2级高频时钟信号CK(m-2)。
请参阅图7并结合图2a，图7为图5与图6所示的栅极驱动电路在2D模式下的时序图，该GOA电路采用了八个高频时钟信号CK1～CK8，相邻两个高频时钟信号之间相隔半个脉宽。具体地，可以看出本发明在2D模式下的工作过程为：第一级高频时钟信号CK1与第N-4级水平扫描线G(N-4)或第N-4级下传信号ST(N-4)、及栅极信号点Q(N)的第一次抬升相对应，第五级高频时钟信号CK5与第N级水平扫描线G(N)或第N级下传信号ST(N)、及栅极信号点Q(N)的第二次抬升相对应；第三级高频时钟信号CK3与第N-2级水平扫描线G(N-2)或第N-2级下传信号ST(N-2)相对应，来补偿第N-4级水平扫描线G(N-4)与第N级水平扫描线G(N)之间的传递间隙，或者第N-4级下传信号ST(N-4)与第N级下传信号ST(N)之间的传递间隙，确保漏电间隙期间栅极信号点Q(N)的电位(图7中虚线框指示的位置)不会降低。与图2a相比可以看出，栅极信号点Q(N)的波形由于上拉补偿模块700’或700”的作用不会在漏电间隙期间产生电位下降，此时直流控制信号源DC需要提供一个正向的高电位，主要负责开启上拉补偿模块700’或700”。
请参阅图8，为图5与图6所示的栅极驱动电路在3D模式下的时序图，该GOA电路采用了八个高频时钟信号CK1～CK8，其中第一级高频时钟信号CK1与第二级高频时钟信号CK2的相位相同，第三级高频时钟信号CK3与第四级高频时钟信号CK4的相位相同，第五级高频时钟信号CK5与第六级高频时钟信号CK6的相位相同，第七级高频时钟信号CK7与第八级高频时钟信号CK8的相位相同，相邻的不同相位间的高频时钟信号相隔半个脉冲。具体地，可以看出本发明在3D模式下的工作过程为：具有相同相位的第一级高频时钟信号CK1及第二级高频时钟信号CK2与第N-4级水平扫描线G(N-4)或第N-4级下传信号ST(N-4)、及栅极信号点Q(N)的第一次抬升相对应，具有相同相位的第五级高频时钟信号CK5及第六级高频时钟信号CK6与第N级水平扫描线G(N)或第N级下传信号ST(N)、及栅极信号点Q(N)的第二次抬升相对应。为了确保上拉补偿模块700’或700”能够关闭，直流控制信号源DC需要提供一个负向的低电位，在这种情况下由于上拉补偿模块700’或700”有效的关闭，则3D信号传递不会受到该上拉补偿模块700’或700”的影响。
综上所述，本发明提供一种应用于2D-3D信号设置的栅极驱动电路，在现有的采用GOA技术的栅极驱动电路基础上增加一个上拉补偿模块，该模块的主要作用就是补偿2D信号传递时存在的漏电间隙，确保漏电间隙期间栅极信号点Q(N)的电位不会降低；通过引入一条额外的直流控制信号源DC来控制上拉补偿模块的开启和关闭，使其在2D模式下打开工作时起到补偿工作，在3D模式下关闭以避免对3D信号传递的影响，进而有效的控制上拉补偿模块。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (11)

1.一种应用于2D-3D信号设置的栅极驱动电路，其特征在于，包括：级联的多个GOA单元，按照第N级GOA单元控制对显示区域第N级水平扫描线(G(N))充电，该第N级GOA单元包括上拉控制模块、上拉模块、下传模块、第一下拉模块、自举电容模块、下拉维持模块、上拉补偿模块；所述上拉模块、第一下拉模块、下拉维持模块及自举电容模块分别与栅极信号点(Q(N))和该第N级水平扫描线(G(N))电性连接，所述上拉控制模块、下传模块及上拉补偿模块分别与该栅极信号点(Q(N))电性连接，所述下拉维持模块输入直流低电压(VSS)；
所述上拉控制模块包括第一晶体管(T1)，所述上拉模块包括第二晶体管(T2)，所述下传模块包括第三晶体管(T3)，所述第一下拉模块包括第四晶体管(T4)与第五晶体管(T5)，所述自举电容模块包括电容(Cb)；所述第一晶体管(T1)包括第一栅极(g1)、第一源极(s1)、第一漏极(d1)，所述第二晶体管(T2)包括第二栅极(g2)、第二源极(s2)、第二漏极(d2)，所述第三晶体管(T3)包括第三栅极(g3)、第三源极(s3)、第三漏极(d3)，所述第四晶体管(T4)包括第四栅极(g4)、第四源极(s4)、第四漏极(d4)，所述第五晶体管(T5)包括第五栅极(g5)、第五源极(s5)、第五漏极(d5)；
所述第一栅极(g1)输入第N-4级下传信号(ST(N-4))，所述第一漏极(d1)电性连接于第N-4级水平扫描线(G(N-4))，所述第一源极(s1)电性连接于该栅极信号点(Q(N))；所述第二栅极(g2)电性连接于该栅极信号点(Q(N))，所述第二漏极(d2)输入第m级高频时钟信号(CK(m))，所述第二源极(s2)电性连接于第N级水平扫描线(G(N))；所述第三栅极(g3)电性连接于该栅极信号点(Q(N))，所述第三漏极(d3)输入该第m级高频时钟信号(CK(m))，所述第三源极(s3)输出第N级下传信号(ST(N))；所述第四栅极(g4)电性连接于第N+4级水平扫描线(G(N+4))，所述第四漏极(d4)电性连接于第N级水平扫描线(G(N))，所述第四源极(s4)输入该直流低电压(VSS)；所述第五栅极(g5)电性连接于第N+4级水平扫描线(G(N+4))，所述第五漏极(d5)电性连接于该栅极信号点(Q(N))，所述第五源极(s5)输入该直流低电压(VSS)；所述电容(Cb)的上极板电性连接于该栅极信号点(Q(N))，所述电容(Cb)的下极板电性连接于该第N级水平扫描线(G(N))。
2.如权利要求1所述的应用于2D-3D信号设置的栅极驱动电路，其特征在于，所述栅极驱动电路采用的信号传递方式是第N-4级水平扫描线(G(N-4))传递给第N级水平扫描线(G(N))；所述高频时钟信号(CK)为八个；所述第一晶体管(T1)、第二晶体管(T2)、第三晶体管(T3)、第四晶体管(T4)及第五晶体管(T5)均为薄膜晶体管。
3.如权利要求2所述的应用于2D-3D信号设置的栅极驱动电路，其特征在于，在2D模式下相邻两个高频时钟信号之间相隔半个脉宽。
4.如权利要求2所述的应用于2D-3D信号设置的栅极驱动电路，其特征在于，在3D模式下第一级高频时钟信号(CK1)与第二级高频时钟信号(CK2)的相位相同，第三级高频时钟信号(CK3)与第四级高频时钟信号(CK4)的相位相同，第五级高频时钟信号(CK5)与第六级高频时钟信号(CK6)的相位相同，第七级高频时钟信号(CK7)与第八级高频时钟信号(CK8)的相位相同，相邻的不同相位间的高频时钟信号相隔半个脉冲。
5.如权利要求1所述的应用于2D-3D信号设置的栅极驱动电路，其特征在于，所述上拉补偿模块包括第六晶体管(T6)，所述第六晶体管(T6)包括第六栅极(g6)、第六源极(s6)、第六漏极(d6)，所述第六栅极(g6)输入第m-2级高频时钟信号(CK(m-2))，所述第六漏极(d6)电性连接于第N-2级水平扫描线(G(N-2))或第N-2级下传信号(ST(N-2))，所述第六源极(s6)作为上拉补偿模块的输出端电性连接于栅极信号点(Q(N))；所述栅极驱动电路采用的信号传递方式是第N-4级水平扫描线(G(N-4))传递给第N级水平扫描线(G(N))，或第N-4级下传信号(ST(N-4))传递给第N级下传信号(ST(N))；所述第六晶体管(T6)为薄膜晶体管。
6.如权利要求1所述的应用于2D-3D信号设置的栅极驱动电路，其特征在于，所述上拉补偿模块包括第六晶体管(T6’)与第七晶体管(T7’)，并增加一条直流控制信号源(DC)；所述第六晶体管(T6’)包括第六栅极(g6’)、第六源极(s6’)、第六漏极(d6’)，所述第七晶体管(T7’)包括第七栅极(g7’)、第七源极(s7’)、第七漏极(d7’)，所述第六栅极(g6’)输入第m-2级高频时钟信号(CK(m-2))，所述第六漏极(d6’)与第七源极(s7’)电性连接于第一电路点(D(N))，所述第一电路点(D(N))为第六晶体管(T6’)的输入端，所述第六源极(s6’)作为上拉补偿模块的输出端电性连接于栅极信号点(Q(N))，所述第七栅极(g7’)输入直流控制信号源(DC)，所述第七漏极(d7’)电性连接于第N-2级水平扫描线(G(N-2))或第N-2级下传信号(ST(N-2))。
7.如权利要求6所述的应用于2D-3D信号设置的栅极驱动电路，其特征在于，所述直流控制信号源(DC)控制上拉补偿模块的关闭和开启，在2D模式下直流控制信号源(DC)提供一个正向的高电位打开上拉补偿模块，在3D模式下直流控制信号源(DC)提供一个负向的低电位关闭上拉补偿模块。
8.如权利要求6所述的应用于2D-3D信号设置的栅极驱动电路，其特征在于，所述栅极驱动电路采用的信号传递方式是第N-4级水平扫描线(G(N-4))传递给第N级水平扫描线(G(N))，或第N-4级下传信号(ST(N-4))传递给第N级下传信号(ST(N))；所述第六晶体管(T6’)与第七晶体管(T7’)均为薄膜晶体管。
9.如权利要求1所述的应用于2D-3D信号设置的栅极驱动电路，其特征在于，上拉补偿模块包括第六晶体管(T6”)与第七晶体管(T7”)，并增加一条直流控制信号源(DC)；所述第六晶体管(T6”)包括第六栅极(g6”)、第六源极(s6”)、第六漏极(d6”)，所述第七晶体管(T7”)包括第七栅极(g7”)、第七源极(s7”)、第七漏极(d7”)；所述第六栅极(g6”)输入直流控制信号源(DC)，所述第六漏极(d6”)与第七源极(s7”)电性连接于第一电路点(D(N))，所述第一电路点(D(N))为第六晶体管(T6”)的输入端；所述第六源极(s6”)作为上拉补偿模块的输出端电性连接于栅极信号点(Q(N))，所述第七栅极(g7”)输入第m-2级高频时钟信号(CK(m-2))，所述第七漏极(d7”)电性连接于第N-2级水平扫描线(G(N-2))或第N-2级下传信号(ST(N-2))。
10.如权利要求9所述的应用于2D-3D信号设置的栅极驱动电路，其特征在于，所述直流控制信号源(DC)控制上拉补偿模块的关闭和开启，在2D模式下直流控制信号源(DC)提供一个正向的高电位打开上拉补偿模块，在3D模式下直流控制信号源(DC)提供一个负向的低电位关闭上拉补偿模块。
11.如权利要求9所述的应用于2D-3D信号设置的栅极驱动电路，其特征在于，所述栅极驱动电路采用的信号传递方式是第N-4级水平扫描线(G(N-4))传递给第N级水平扫描线(G(N))，或第N-4级下传信号(ST(N-4))传递给第N级下传信号(ST(N))；所述第六晶体管(T6”)与第七晶体管(T7”)均为薄膜晶体管。
CN201410337587.5A 2014-07-15 2014-07-15 应用于2d-3d信号设置的栅极驱动电路 Active CN104091577B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410337587.5A CN104091577B (zh) 2014-07-15 2014-07-15 应用于2d-3d信号设置的栅极驱动电路
PCT/CN2014/084331 WO2016008186A1 (zh) 2014-07-15 2014-08-14 应用于2d-3d信号设置的栅极驱动电路
US14/398,739 US9472150B1 (en) 2014-07-15 2014-08-14 Gate driving circuit applied for 2D-3D signal setting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410337587.5A CN104091577B (zh) 2014-07-15 2014-07-15 应用于2d-3d信号设置的栅极驱动电路

Publications (2)

Publication Number Publication Date
CN104091577A CN104091577A (zh) 2014-10-08
CN104091577B true CN104091577B (zh) 2016-03-09

Family

ID=51639287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410337587.5A Active CN104091577B (zh) 2014-07-15 2014-07-15 应用于2d-3d信号设置的栅极驱动电路

Country Status (3)

Country Link
US (1) US9472150B1 (zh)
CN (1) CN104091577B (zh)
WO (1) WO2016008186A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017279A (ko) * 2014-08-01 2016-02-16 삼성디스플레이 주식회사 표시 장치
CN104575420B (zh) * 2014-12-19 2017-01-11 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104575439B (zh) 2015-02-15 2017-01-18 北京京东方多媒体科技有限公司 一种显示补偿方法、装置及显示设备
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
CN104934002B (zh) * 2015-06-04 2018-03-27 武汉华星光电技术有限公司 一种扫描驱动电路
CN106297624B (zh) * 2015-06-11 2020-03-17 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
CN105204249B (zh) * 2015-10-29 2018-07-17 深圳市华星光电技术有限公司 阵列基板上的扫描驱动电路及阵列基板
CN105280153B (zh) * 2015-11-24 2017-11-28 深圳市华星光电技术有限公司 一种栅极驱动电路及其显示装置
CN105448266B (zh) * 2016-01-07 2018-01-12 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN105869593B (zh) * 2016-06-01 2018-03-13 深圳市华星光电技术有限公司 一种显示面板及其栅极驱动电路
CN106448595B (zh) * 2016-10-24 2018-11-09 南京华东电子信息科技股份有限公司 一种高可靠性的栅极驱动电路
CN106710546B (zh) * 2016-12-27 2019-05-07 武汉华星光电技术有限公司 栅极驱动电路及显示装置
CN106782395B (zh) * 2016-12-30 2019-02-26 深圳市华星光电技术有限公司 Goa电路的驱动方法和驱动装置
CN106486078B (zh) * 2016-12-30 2019-05-03 深圳市华星光电技术有限公司 一种扫描驱动电路、驱动电路及显示装置
CN107103887B (zh) * 2017-05-16 2020-07-03 深圳市华星光电半导体显示技术有限公司 一种goa电路以及液晶显示器
JP2019070731A (ja) * 2017-10-10 2019-05-09 シャープ株式会社 シフトレジスタおよびそれを備えた表示装置
US10510314B2 (en) * 2017-10-11 2019-12-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit having negative gate-source voltage difference of TFT of pull down module
CN107808650B (zh) * 2017-11-07 2023-08-01 深圳市华星光电半导体显示技术有限公司 Goa电路
CN107705768B (zh) * 2017-11-15 2019-07-02 深圳市华星光电半导体显示技术有限公司 Goa电路
CN108172170B (zh) * 2017-11-30 2019-12-13 南京中电熊猫平板显示科技有限公司 一种触发驱动电路及有机发光显示装置
CN108010489B (zh) * 2017-11-30 2019-11-15 南京中电熊猫平板显示科技有限公司 一种有机发光二极管驱动电路及其显示装置
CN110120200B (zh) 2018-02-05 2021-08-10 群创光电股份有限公司 显示装置
CN108665865B (zh) * 2018-05-14 2020-12-01 昆山龙腾光电股份有限公司 栅极驱动单元以及显示装置
CN108877718B (zh) * 2018-07-24 2021-02-02 武汉华星光电技术有限公司 Goa电路及显示装置
CN108962171B (zh) * 2018-07-27 2020-02-18 深圳市华星光电半导体显示技术有限公司 Goa电路及具有该goa电路的液晶显示装置
CN108962175A (zh) * 2018-08-06 2018-12-07 深圳市华星光电技术有限公司 Goa电路
US11217150B2 (en) * 2018-09-06 2022-01-04 Boe Technology Group Co., Ltd. Compensated triple gate driving circuit, a method, and a display apparatus
CN109935188B (zh) * 2019-03-08 2020-11-24 合肥京东方卓印科技有限公司 栅极驱动单元、方法、栅极驱动模组、电路及显示装置
CN109817177A (zh) * 2019-03-20 2019-05-28 深圳市华星光电技术有限公司 栅极驱动电路及阵列基板
CN110007628B (zh) * 2019-04-10 2022-02-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110570799B (zh) * 2019-08-13 2022-10-04 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110570800A (zh) * 2019-08-13 2019-12-13 深圳市华星光电半导体显示技术有限公司 栅极驱动电路和显示面板
TWI715159B (zh) * 2019-08-22 2021-01-01 友達光電股份有限公司 顯示裝置與工作線路
CN110930918B (zh) * 2019-11-19 2023-06-02 深圳市华星光电半导体显示技术有限公司 Goa电路以及显示面板
CN111105763A (zh) * 2019-12-19 2020-05-05 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111312175B (zh) * 2020-04-22 2020-12-25 南京中电熊猫液晶显示科技有限公司 触发驱动电路及有机发光显示装置
CN114664223B (zh) * 2022-03-31 2022-11-25 惠科股份有限公司 显示面板的驱动电路、阵列基板及其驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130083151A (ko) * 2012-01-12 2013-07-22 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN103680453A (zh) * 2013-12-20 2014-03-26 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103730094A (zh) * 2013-12-30 2014-04-16 深圳市华星光电技术有限公司 Goa电路结构
CN103745700A (zh) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 自修复型栅极驱动电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341909B1 (ko) * 2009-02-25 2013-12-13 엘지디스플레이 주식회사 쉬프트 레지스터
CN103065577A (zh) * 2012-09-17 2013-04-24 友达光电股份有限公司 用于切换显示模式的移位寄存电路及控制方法
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
TWI463460B (zh) * 2013-05-10 2014-12-01 Au Optronics Corp 電壓拉升電路、移位暫存器和閘極驅動模組
CN103680386B (zh) * 2013-12-18 2016-03-09 深圳市华星光电技术有限公司 用于平板显示的goa电路及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130083151A (ko) * 2012-01-12 2013-07-22 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN103680453A (zh) * 2013-12-20 2014-03-26 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103745700A (zh) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 自修复型栅极驱动电路
CN103730094A (zh) * 2013-12-30 2014-04-16 深圳市华星光电技术有限公司 Goa电路结构

Also Published As

Publication number Publication date
CN104091577A (zh) 2014-10-08
US20160284294A1 (en) 2016-09-29
US9472150B1 (en) 2016-10-18
WO2016008186A1 (zh) 2016-01-21

Similar Documents

Publication Publication Date Title
CN104091577B (zh) 应用于2d-3d信号设置的栅极驱动电路
CN103730094B (zh) Goa电路结构
CN104485079B (zh) 用于液晶显示装置的goa电路
CN103928007B (zh) 一种用于液晶显示的goa电路及液晶显示装置
CN103208262B (zh) 栅极驱动电路以及具有栅极驱动电路的显示装置
CN109448631B (zh) 一种显示装置
CN104517575B (zh) 移位寄存器及级传栅极驱动电路
CN104835442B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104795034B (zh) 一种goa电路及液晶显示器
CN104732940B (zh) Cmos栅极驱动电路
CN105118459B (zh) 一种goa电路及液晶显示器
CN106448595B (zh) 一种高可靠性的栅极驱动电路
CN106325609B (zh) 触控显示装置
CN106710548B (zh) Cmos goa电路
CN105469754A (zh) 降低馈通电压的goa电路
CN104882108A (zh) 基于氧化物半导体薄膜晶体管的goa电路
CN103944553B (zh) 一种输出缓冲器、栅极驱动电路及其控制方法
CN107799087A (zh) 一种goa电路及显示装置
CN107808650A (zh) Goa电路
CN104766576A (zh) 基于p型薄膜晶体管的goa电路
CN108597431A (zh) 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN110428785A (zh) Tft面板控制电路
CN102956214A (zh) 一种公共电极驱动单元、液晶显示面板和液晶显示装置
CN107331360A (zh) Goa电路及液晶显示装置
CN103151013A (zh) 栅极驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant