CN103065577A - 用于切换显示模式的移位寄存电路及控制方法 - Google Patents
用于切换显示模式的移位寄存电路及控制方法 Download PDFInfo
- Publication number
- CN103065577A CN103065577A CN 201210345069 CN201210345069A CN103065577A CN 103065577 A CN103065577 A CN 103065577A CN 201210345069 CN201210345069 CN 201210345069 CN 201210345069 A CN201210345069 A CN 201210345069A CN 103065577 A CN103065577 A CN 103065577A
- Authority
- CN
- China
- Prior art keywords
- shift register
- electrically connected
- control signal
- register circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供了一种在2D模式与3D模式之间进行切换的移位寄存电路及其控制方法。该电路包括：第一移位寄存器，其输出端用于输出一第一扫描信号；第二移位寄存器，其第二输入端电性连接至第一移位寄存器的输出端，其输出端用于输出一第二扫描信号；以及第三移位寄存器，其第二和第三输入端分别电性连接至第一和第二移位寄存器各自的输出端，其输出端用于输出一第三扫描信号。移位寄存电路接收第一和第二控制信号，以便在2D模式与3D模式之间进行切换。采用本发明，通过移位寄存电路所接收的两路控制信号配合选择不同的信号传递方式，以便在不同的显示模式间切换。此外，该移位寄存架构还可避免漏电情形的产生，提升运行稳定性和可靠性。
Description
技术领域
本发明涉及一种移位寄存电路，尤其涉及一种在液晶显示器中用于切换显示模式的移位寄存电路及控制方法。
背景技术
当前，在主动式矩阵液晶显示器(Active Matrix Liquid CrystalDisplay，AMLCD)中，每个像素具有一个薄膜晶体管(Thin FilmTransistor，TFT)，该薄膜晶体管的栅极电性连接至水平方向的扫描线(Scan Line)，漏极电性连接至垂直方向的数据线(Data Line)，源极则电性连接至像素电极(诸如氧化铟锡或氧化铟锌)。具体地，在该像素结构中，由于同一扫描线往往对应于多个像素，于水平方向的某一扫描线上施加足够的扫描电压，就会使该条扫描线上的所有TFT打开，此时，对应的像素电极经由薄膜晶体管的源极和漏极从而与垂直方向的数据线相耦接，进而将数据线的像素电压信号写入像素中，以便控制不同液晶的透光度，达到控制色彩的效果。
在一些AMLCD中，无论是用于打开薄膜晶体管的栅驱动器(Gate Driver)，还是用于驱动像素电压信号的源驱动器(SourceDriver)，它们主要是由液晶面板外黏接IC来完成，使用的是CMOS制程，不但浪费成本，而且还增加了制程工艺的复杂度。为了整合产品的驱动部分，降低成本，已开始尝试直接将栅驱动器的移位寄存器制作于玻璃基板上，即GOA技术(Gate driver On Array，阵列基板行驱动技术)，以代替由外接硅芯片制作的驱动芯片。该GOA技术的应用由于能够直接做在面板周围，可减少制程工艺，提高TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)的面板集成度，使液晶面板更加薄型化。
此外，液晶显示器的要求规格越来越趋向于多元化，其不仅追求较高的扫描频率，而且还期望面板可以在2D显示模式(也称为平面显示模式)和3D显示模式(也称为立体显示模式)间进行切换。然而，移位寄存电路的传递架构也必须进行对应的调整，例如，在2D显示模式中，GOA的电路传递架构由当前级G(n)直接传递至其后的下一级G(n+1)，而在3D显示模式中，由于扫描频率的升高，GOA的电路传递架构由当前级G(n)传递至其后的下二级G(n+2)，而G(n+1)级保持与G(n)级相同的相位。如此一来，在G(n+2)级与G(n)级之间会多出一个高频信号宽度的悬浮期间(floating period)，造成漏电问题。
有鉴于此，如何设计一种移位寄存电路的改进方案，使其在实现2D模式与3D模式间切换的同时，还可解决上述漏电困扰，提升产品运行时的稳定性和可靠性，是业内相关技术人员亟待解决的一项课题。
发明内容
针对现有技术中的GOA电路传递架构所存在的漏电问题，本发明提供了一种用于在2D模式与3D模式之间进行切换的移位寄存电路及其控制方法。
依据本发明的一个方面，提供了一种用于在2D模式与3D模式之间进行切换的移位寄存电路，包括：
一第一移位寄存器，包括一输入端和一输出端，其输入端用于接收一第一时钟脉冲信号，其输出端用于输出一第一扫描信号；
一第二移位寄存器，包括一第一输入端、一第二输入端和一输出端，其第一输入端用以接收一第二时钟脉冲信号，其第二输入端电性连接至第一移位寄存器的输出端，第二移位寄存器的输出端用于输出一第二扫描信号；以及
一第三移位寄存器，包括一第一输入端、一第二输入端、一第三输入端和一输出端，其第一输入端用以接收一第三时钟脉冲信号，其第二输入端电性连接至第一移位寄存器的输出端，其第三输入端电性连接至第二移位寄存器的输出端，其输出端用于输出一第三扫描信号，
其中，移位寄存电路还用以接收一第一控制信号和一第二控制信号，藉由第一控制信号和第二控制信号在2D模式与3D模式之间进行切换。
优选地，当第一控制信号为高电平且第二控制信号为低电平时，移位寄存电路切换为2D模式；当第一控制信号为低电平且第二控制信号为高电平时，移位寄存电路切换为3D模式。进一步，高电平对应的电压为30V，低电平对应的电压为-10V。
优选地，移位寄存电路还包括：一第一薄膜晶体管，其源极电性连接至第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；一第二薄膜晶体管，其源极电性连接至第一控制信号，其栅极电性连接至第一薄膜晶体管的漏极；以及一第三薄膜晶体管，其源极和栅极均电性连接至第二薄膜晶体管的漏极，其漏极输出第(n+1)级的输出电压；一第四薄膜晶体管，其源极电性连接至第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；以及一第五薄膜晶体管，其源极电性连接至第二控制信号，其栅极经由一电容耦接至第一薄膜晶体管的栅极，其漏极输出第(n+2)级的输出电压，其中，n为自然数。
在一实施例中，第n时钟脉冲信号对应的第n级的输出电压等于第(n+1)时钟脉冲信号对应的第(n+1)级的输出电压，第(n+2)级的输出电压保持为零。
优选地，移位寄存电路还包括：一第一薄膜晶体管，其源极电性连接至第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；一第二薄膜晶体管，其源极电性连接至第一控制信号，其栅极电性连接至第一薄膜晶体管的漏极，其漏极输出第(n+2)级的输出电压；一第三薄膜晶体管，其源极电性连接至第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；一第四薄膜晶体管，其源极电性连接至第二控制信号，其栅极经由一电容耦接至第一薄膜晶体管的栅极；以及一第五薄膜晶体管，其源极和栅极均电性连接至第四薄膜晶体管的漏极，其漏极输出第(n+1)级的输出电压，其中，n为自然数。
在一实施例中，第n时钟脉冲信号对应的第n级的输出电压等于第(n+2)时钟脉冲信号对应的第(n+2)级的输出电压，第(n+1)级的输出电压保持为零。
依据本发明的一个方面，提供了一种基于移位寄存电路在2D模式与3D模式之间进行切换的控制方法，包括以下步骤：
提供一第一、第二和第三移位寄存器，其中，第二移位寄存器级联至第一移位寄存器的输出端，第三移位寄存器级联至第二移位寄存器的输出端；
向第二和第三移位寄存器分别提供一第一控制信号和一第二控制信号；以及
将第三移位寄存器级联至第一移位寄存器的输出端，藉由第一控制信号和第二控制信号使移位寄存电路在2D模式与3D模式之间进行切换。
优选地，该控制方法还包括：向第一、第二和第三移位寄存器分别提供相互紧邻的一第一、第二和第三时钟脉冲信号。
优选地，当第一控制信号为高电平且第二控制信号为低电平时，移位寄存电路切换为2D模式；当第一控制信号为低电平且第二控制信号为高电平时，移位寄存电路切换为3D模式。
采用本发明的用于在2D模式与3D模式之间进行切换的移位寄存电路及其控制方法，将相互级联的多个移位寄存器的第三移位寄存器的输入端分别电性连接至第一移位寄存器的输出端和第二移位寄存器的输出端，并且通过移位寄存电路所接收的两路控制信号配合选择第一移位寄存器的输出端与第三移位寄存器的输入端或者第二移位寄存器的输出端与第三移位寄存器的输入端的传递方式，以便液晶面板在2D显示模式与3D显示模式之间进行切换。此外，该移位寄存架构还可避免漏电情形的产生，提升了运行时的稳定性和可靠性。
附图说明
读者在参照附图阅读了本发明的具体实施方式以后，将会更清楚地了解本发明的各个方面。其中，
图1示出液晶显示设备采用一GOA电路架构进行信号传递的时序控制波形图；
图2示出液晶显示设备采用另一GOA电路架构进行信号传递的时序控制波形图；
图3示出依据本发明的一实施方式，用于液晶显示设备在2D模式与3D模式之间进行切换的移位寄存电路的电路结构示意图；
图4示出采用图3的移位寄存电路进行信号传递的第一具体实施例；以及
图5示出采用图3的移位寄存电路进行信号传递的第二具体实施例。
具体实施方式
为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。
下面参照附图，对本发明各个方面的具体实施方式作进一步的详细描述。
图1示出液晶显示设备采用一GOA电路架构进行信号传递的时序控制波形图，以及图2示出液晶显示设备采用另一GOA电路架构进行信号传递的时序控制波形图。
参照图1，阵列基板的GOA电路架构包括6条扫描线，即，G1、G2、G3、G4、G5和G6，当液晶显示设备工作于2D显示模式时(例如，扫描频率为60Hz)，扫描线G1所对应的扫描信号在传递时也会直接传递至扫描线G1的下一级(扫描线G2)，依次类推，扫描线G2所对应的扫描信号在传递时也会直接传递至扫描线G2的下一级(扫描线G3)，该信号传递模式也称为“1 to 2”模式。也就是说，扫描信号的传递发生于相邻的两扫描线之间。
参照图2，与图1不同的是，针对G1～G6这六条扫描线，扫描线G1和G2各自的扫描信号的相位相同，扫描线G3和G4各自的扫描信号的相位相同，扫描线G5和G6各自的扫描信号的相位相同。例如，当液晶显示设备工作于3D显示模式时(例如，扫描频率为60Hz)，扫描线G1所对应的扫描信号在传递时也会传递至扫描线G1的下两级(扫描线G3)，依次类推，扫描线G3所对应的扫描信号在传递时也会传递至扫描线G3的下两级(扫描线G5)，该信号传递模式为称为“1 to 3”模式。如前文所述，在现有技术中，1 to 3模式的传递架构在扫描频率为60Hz时，多了一高频讯号宽度的悬浮(floating)期间，因而会出现漏电情形。
为了有效地解决或消除上述漏电缺陷，图3示出依据本发明的一实施方式，用于液晶显示设备在2D模式与3D模式之间进行切换的移位寄存电路的电路结构示意图。
参照图3，用于在2D模式与3D模式之间进行切换的移位寄存电路包括一第一移位寄存器SR1(标记为100)、一第二移位寄存器SR2(标记为200)和一第三移位寄存器SR3(标记为300)。
第一移位寄存器100至少包括一输入端和一输出端，该输入端用于接收一第一时钟脉冲信号HC1，其输出端OUT1用于输出一第一扫描信号G1。此外，第一移位寄存器100还包括其他两个输入端，分别用来接收时钟信号LC1和LC2。
第二移位寄存器200至少包括一第一输入端、一第二输入端IN2和一输出端OUT2，其第一输入端用以接收一第二时钟脉冲信号HC2，其第二输入端IN2电性连接至第一移位寄存器100的输出端OUT1，该第二移位寄存器200的输出端OUT2用于输出一第二扫描信号G2。同样地，第二移位寄存器200也包括其他两个输入端，分别用来接收时钟信号LC1和LC2。
一第三移位寄存器300至少包括一第一输入端、一第二输入端IN31、一第三输入端IN32和一输出端OUT3，其第一输入端用以接收一第三时钟脉冲信号HC3，其第二输入端IN31电性连接至第一移位寄存器100的输出端OUT1，其第三输入端IN32电性连接至第二移位寄存器200的输出端OUT2，其输出端OUT3用于输出一第三扫描信号G3。同样，第三移位寄存器300也包括其他两个输入端，分别用来接收时钟信号LC1和LC2。
由图3所示的电路结构可知，第三移位寄存器SR3不仅电性连接至第一移位寄存器SR1的输出端，而且电性连接至第二移位寄存器SR2的输出端。另外，需要特别指出的是，本发明的移位寄存电路还接收一第一控制信号和一第二控制信号(图中未示出)，藉由该第一控制信号和该第二控制信号，使液晶显示设备在2D模式与3D模式之间进行切换。更具体地，当图3的电路结构运行于1 to 3模式时，液晶显示设备处于3D显示模式；当图3的电路结构运行于1 to 2模式时，液晶显示设备处于2D显示模式。
从上述GOA的电路传递架构还可知晓，本发明也揭示了一种基于移位寄存电路在2D模式与3D模式之间进行切换的控制方法。该控制方法首先提供一第一、第二和第三移位寄存器100、200和300，其中，第二移位寄存器200级联至第一移位寄存器100的输出端OUT1，第三移位寄存器300级联至第二移位寄存器200的输出端OUT2。然后，该控制方法向第二和第三移位寄存器200和300分别提供一第一控制信号和一第二控制信号。最后，将第三移位寄存器300级联至第一移位寄存器100的输出端OUT1，藉由第一控制信号和第二控制信号使移位寄存电路在2D模式与3D模式之间进行切换。
在一具体实施例中，当第一控制信号为高电平且第二控制信号为低电平时，移位寄存电路切换为2D模式；当第一控制信号为低电平且第二控制信号为高电平时，移位寄存电路切换为3D模式。
图4示出采用图3的移位寄存电路进行信号传递的第一具体实施例。参照图4，在该实施例中，移位寄存电路还包括一第一薄膜晶体管T22、一第二薄膜晶体管T12、一第三薄膜晶体管T13、一第四薄膜晶体管T21和一薄膜晶体管T11。
具体地，第一薄膜晶体管T22的漏极电性连接至第n时钟脉冲信号HC(n)，其栅极电性连接至第n级的输出电压Q(n)。第二薄膜晶体管T12的漏极电性连接至第一控制信号VA，其栅极电性连接至第一薄膜晶体管T22的源极。第三薄膜晶体管T13的漏极和栅极均电性连接至第二薄膜晶体管T12的源极，第三薄膜晶体管T13的源极输出第(n+1)级的输出电压Q(n+1)。第四薄膜晶体管T21的漏极电性连接至第n时钟脉冲信号HC(n)，其栅极电性连接至第n级的输出电压Q(n)。第五薄膜晶体管T11的漏极电性连接至第二控制信号VB，其栅极经由一电容耦接至第一薄膜晶体管T22的栅极，其源极输出第(n+2)级的输出电压Q(n+2)，其中，n为自然数。
在图4中，在60Hz的频率下，当欲使用1 to 2模式时，第一控制信号VA为高电平(如，30V)，第二控制信号VB为低电平(如，-10V)，且G(n)打开时，透过薄膜晶体管T12对下一级的Q(n+1)进行充电。与此同时，由于薄膜晶体管T11的漏极电性连接至第二控制信号VB，而VB为低电平，则第(n+2)级的输出电压Q(n+2)保持为低电平。同样地，当欲使用1 to 3模式时，第一控制信号VA为低电平，第二控制信号VB为高电平，且G(n)打开时，透过薄膜晶体管T11对下两级的Q(n+2)进行充电。但是，此时薄膜晶体管T12的源极会被拉至低电平，正是由于薄膜晶体管T13的存在，因而可避免出现漏电情形。
图5示出采用图3的移位寄存电路进行信号传递的第二具体实施例。
具体地，第一薄膜晶体管T22的漏极电性连接至第n时钟脉冲信号HC(n)，其栅极电性连接至第n级的输出电压Q(n)。第二薄膜晶体管T12的漏极电性连接至第一控制信号VA，其栅极电性连接至第一薄膜晶体管T22的源极。第三薄膜晶体管T21的漏极电性连接至第n时钟脉冲信号HC(n)，其栅极电性连接至第n级的输出电压Q(n)。第四薄膜晶体管T11的漏极电性连接至第二控制信号VB，其栅极经由一电容耦接至第一薄膜晶体管T22的栅极。第五薄膜晶体管T13的漏极和栅极均电性连接至第四薄膜晶体管T11的源极，第五薄膜晶体管T13的源极输出第(n+1)级的输出电压Q(n+1)，其中，n为自然数。
类似于图4，在图5所示的实施例中，当第一控制信号VA为低电平(如，-10V)，第二控制信号VB为高电平(如，30V)，且G(n)打开时，透过薄膜晶体管T11对下一级的Q(n+1)进行充电。当第一控制信号VA为高电平(如，30V)，第二控制信号VB为低电平(如，-10V)，且G(n)打开时，透过薄膜晶体管T12对下两级的Q(n+2)进行充电。与此同时，由于薄膜晶体管T11的漏极电性连接至第二控制信号VB，而VB为低电平，则第(n+1)级的输出电压Q(n+1)保持为低电平。
采用本发明的用于在2D模式与3D模式之间进行切换的移位寄存电路及其控制方法，将相互级联的多个移位寄存器的第三移位寄存器的输入端分别电性连接至第一移位寄存器的输出端和第二移位寄存器的输出端，并且通过移位寄存电路所接收的两路控制信号配合选择第一移位寄存器的输出端与第三移位寄存器的输入端或者第二移位寄存器的输出端与第三移位寄存器的输入端的传递方式，以便液晶面板在2D显示模式与3D显示模式之间进行切换，而且可分别因应不同的操作频率选择最佳的传递模式(1 to 2模式或1 to 3模式)。此外，该移位寄存架构还可避免漏电情形的产生，提升了运行时的稳定性和可靠性。
上文中，参照附图描述了本发明的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
Claims (10)
1.一种用于在2D模式与3D模式之间进行切换的移位寄存电路，其特征在于，所述移位寄存电路包括：
一第一移位寄存器，包括一输入端和一输出端，其输入端用于接收一第一时钟脉冲信号，其输出端用于输出一第一扫描信号；
一第二移位寄存器，包括一第一输入端、一第二输入端和一输出端，其第一输入端用以接收一第二时钟脉冲信号，其第二输入端电性连接至所述第一移位寄存器的输出端，所述第二移位寄存器的输出端用于输出一第二扫描信号；以及
一第三移位寄存器，包括一第一输入端、一第二输入端、一第三输入端和一输出端，其第一输入端用以接收一第三时钟脉冲信号，其第二输入端电性连接至所述第一移位寄存器的输出端，其第三输入端电性连接至所述第二移位寄存器的输出端，其输出端用于输出一第三扫描信号，
其中，所述移位寄存电路还用以接收一第一控制信号和一第二控制信号，藉由所述第一控制信号和所述第二控制信号在2D模式与3D模式之间进行切换。
2.根据权利要求1所述的移位寄存电路，其特征在于，当所述第一控制信号为高电平且所述第二控制信号为低电平时，所述移位寄存电路切换为2D模式；当所述第一控制信号为低电平且所述第二控制信号为高电平时，所述移位寄存电路切换为3D模式。
3.根据权利要求2所述的移位寄存电路，其特征在于，所述高电平对应的电压为30V，所述低电平对应的电压为-10V。
4.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存电路还包括：
一第一薄膜晶体管，其源极电性连接至第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；
一第二薄膜晶体管，其源极电性连接至所述第一控制信号，其栅极电性连接至所述第一薄膜晶体管的漏极；
一第三薄膜晶体管，其源极和栅极均电性连接至所述第二薄膜晶体管的漏极，其漏极输出第(n+1)级的输出电压；
一第四薄膜晶体管，其源极电性连接至第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；以及
一第五薄膜晶体管，其源极电性连接至所述第二控制信号，其栅极经由一电容耦接至所述第一薄膜晶体管的栅极，其漏极输出第(n+2)级的输出电压，其中，n为自然数。
5.根据权利要求4所述的移位寄存电路，其特征在于，所述第n时钟脉冲信号对应的第n级的输出电压等于第(n+1)时钟脉冲信号对应的第(n+1)级的输出电压，所述第(n+2)级的输出电压保持为零。
6.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存电路还包括：
一第一薄膜晶体管，其源极电性连接至所述第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；
一第二薄膜晶体管，其源极电性连接至所述第一控制信号，其栅极电性连接至所述第一薄膜晶体管的漏极，其漏极输出第(n+2)级的输出电压；
一第三薄膜晶体管，其源极电性连接至所述第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；
一第四薄膜晶体管，其源极电性连接至所述第二控制信号，其栅极经由一电容耦接至所述第一薄膜晶体管的栅极；以及
一第五薄膜晶体管，其源极和栅极均电性连接至所述第四薄膜晶体管的漏极，其漏极输出第(n+1)级的输出电压，其中，n为自然数。
7.根据权利要求6所述的移位寄存电路，其特征在于，所述第n时钟脉冲信号对应的第n级的输出电压等于第(n+2)时钟脉冲信号对应的第(n+2)级的输出电压，所述第(n+1)级的输出电压保持为零。
8.一种基于移位寄存电路在2D模式与3D模式之间进行切换的控制方法，其特征在于，该控制方法包括以下步骤：
提供一第一、第二和第三移位寄存器，其中，所述第二移位寄存器级联至所述第一移位寄存器的输出端，所述第三移位寄存器级联至所述第二移位寄存器的输出端；
向所述第二和第三移位寄存器分别提供一第一控制信号和一第二控制信号；以及
将所述第三移位寄存器级联至所述第一移位寄存器的输出端，藉由所述第一控制信号和所述第二控制信号使所述移位寄存电路在2D模式与3D模式之间进行切换。
9.根据权利要求8所述的控制方法，其特征在于，该控制方法还包括：
向所述第一、第二和第三移位寄存器分别提供相互紧邻的一第一、第二和第三时钟脉冲信号。
10.根据权利要求8所述的控制方法，其特征在于，当所述第一控制信号为高电平且所述第二控制信号为低电平时，所述移位寄存电路切换为2D模式；当所述第一控制信号为低电平且所述第二控制信号为高电平时，所述移位寄存电路切换为3D模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201210345069 CN103065577A (zh) | 2012-09-17 | 2012-09-17 | 用于切换显示模式的移位寄存电路及控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201210345069 CN103065577A (zh) | 2012-09-17 | 2012-09-17 | 用于切换显示模式的移位寄存电路及控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103065577A true CN103065577A (zh) | 2013-04-24 |
Family
ID=48108185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201210345069 Pending CN103065577A (zh) | 2012-09-17 | 2012-09-17 | 用于切换显示模式的移位寄存电路及控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103065577A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI493522B (zh) * | 2013-08-16 | 2015-07-21 | Au Optronics Corp | 移位暫存器電路 |
| WO2016008186A1 (zh) * | 2014-07-15 | 2016-01-21 | 深圳市华星光电技术有限公司 | 应用于2d-3d信号设置的栅极驱动电路 |
| CN107610637A (zh) * | 2017-11-03 | 2018-01-19 | 武汉天马微电子有限公司 | 一种显示面板及其显示方法、以及电子设备 |
| CN113473082A (zh) * | 2021-06-28 | 2021-10-01 | 青岛信芯微电子科技股份有限公司 | 一种基准监视器及切换视频模式的方法 |
-
2012
- 2012-09-17 CN CN 201210345069 patent/CN103065577A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI493522B (zh) * | 2013-08-16 | 2015-07-21 | Au Optronics Corp | 移位暫存器電路 |
| WO2016008186A1 (zh) * | 2014-07-15 | 2016-01-21 | 深圳市华星光电技术有限公司 | 应用于2d-3d信号设置的栅极驱动电路 |
| CN107610637A (zh) * | 2017-11-03 | 2018-01-19 | 武汉天马微电子有限公司 | 一种显示面板及其显示方法、以及电子设备 |
| CN113473082A (zh) * | 2021-06-28 | 2021-10-01 | 青岛信芯微电子科技股份有限公司 | 一种基准监视器及切换视频模式的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11749158B2 (en) | Shift register unit, gate driving circuit, display device, and driving method | |
| US10261620B2 (en) | Array substrate, display panel, display device and method for driving array substrate | |
| CN101625837B (zh) | 液晶显示装置的选通驱动单元及其修复方法 | |
| CN1885379B (zh) | 用于显示器件的移位寄存器和包括移位寄存器的显示器件 | |
| KR101310004B1 (ko) | 주사 신호선 구동 회로 및 그것을 구비한 표시 장치 | |
| CN103730094B (zh) | Goa电路结构 | |
| CN104575420B (zh) | 一种扫描驱动电路 | |
| CN104134430B (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
| CN102810303B (zh) | 显示装置 | |
| CN104332150A (zh) | 显示面板及其中的信号传送方法 | |
| CN104008738B (zh) | 显示面板与栅极驱动器 | |
| CN103208262A (zh) | 栅极驱动电路以及具有栅极驱动电路的显示装置 | |
| CN107705762A (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置 | |
| CN105469763A (zh) | 栅极驱动单元、栅极驱动电路及显示装置 | |
| CN105405406A (zh) | 栅极驱动电路和使用栅极驱动电路的显示器 | |
| CN104050942A (zh) | 一种公共电压驱动补偿单元、方法和显示面板 | |
| CN103021359A (zh) | 一种阵列基板及其驱动控制方法和显示装置 | |
| CN104637430B (zh) | 栅极驱动电路及显示装置 | |
| US9361844B2 (en) | Double sided single drive gate driver with reduced dark spots | |
| US9805682B2 (en) | Scanning driving circuits and the liquid crystal devices with the same | |
| CN104269151A (zh) | 一种可实现信号双向传输的栅极驱动电路 | |
| CN103680450A (zh) | 一种可实现信号双向传输的驱动电路及其移位寄存器 | |
| CN104880875A (zh) | 一种阵列基板和液晶显示面板 | |
| CN103065577A (zh) | 用于切换显示模式的移位寄存电路及控制方法 | |
| CN104570417A (zh) | 一种液晶显示屏和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130424 |