CN110007628B - Goa电路及显示面板 - Google Patents

Goa电路及显示面板 Download PDF

Info

Publication number
CN110007628B
CN110007628B CN201910283268.3A CN201910283268A CN110007628B CN 110007628 B CN110007628 B CN 110007628B CN 201910283268 A CN201910283268 A CN 201910283268A CN 110007628 B CN110007628 B CN 110007628B
Authority
CN
China
Prior art keywords
transistor
electrically connected
signal
node
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910283268.3A
Other languages
English (en)
Other versions
CN110007628A (zh
Inventor
张留旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910283268.3A priority Critical patent/CN110007628B/zh
Priority to PCT/CN2019/086230 priority patent/WO2020206792A1/zh
Priority to US16/980,907 priority patent/US11138939B2/en
Publication of CN110007628A publication Critical patent/CN110007628A/zh
Application granted granted Critical
Publication of CN110007628B publication Critical patent/CN110007628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21119—Circuit for signal adaption, voltage level shift, filter noise
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

本申请实施例提供一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、第一输出模块、第二输出模块、下拉模块、反相模块、维持模块以及自举电容。本申请实施例提供的GOA电路及显示面板，采用较为简单的电路设计可同时输出正脉冲波形信号和负脉冲波形信号。

Description

GOA电路及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种GOA电路及显示面板。
背景技术
GOA(英文全称：Gate Driver on Array，中文全称：集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。
在有机发光二极管显示面板中，GOA电路输出的信号需要两种脉冲波形：一种为正脉冲波形，该波形可以使用常规的GOA电路产生；另一种为负脉冲波形。然而，现有的GOA电路为生成负脉冲波形的信号，其电路设计较为复杂。
发明内容
本申请实施例的目的在于提供一种GOA电路及显示面板，能够解决现有的GOA电路为生成负脉冲波形的信号，其电路设计较为复杂的技术问题。
本申请实施例提供一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、第一输出模块、第二输出模块、下拉模块、反相模块、维持模块以及自举电容；
所述输入模块接入第一时钟信号以及上一级级传信号，并电性连接于第一节点以及第二节点，用于在所述第一时钟信号的控制下将所述上一级级传信号输出至所述第一节点；
所述第一输出模块接入第二时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；
所述第二输出模块接入第三参考低电平信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；
所述下拉模块接入下一级级传信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级级传信号，用于在所述下一级级传信号的控制下，将所述第一节点的电位下拉至所述第一参考低电平信号的电位，以及将所述本级级传信号的电位下拉至所述第二参考低电平信号的电位；
所述反相模块接入参考高电平信号以及所述第一参考低电平信号，并电性连接于第三节点以及所述第一节点，用于根据所述参考高电平信号、所述第一参考低电平信号以及所述第一节点的电位控制所述第三节点的电位；
所述维持模块接入所述第一参考低电平信号、所述参考高电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点、所述第三节点、所述本级级传信号以及所述本级扫描信号，用于在所述第三节点的电位控制下，将所述第一节点的电位以及所述本级级传信号的电位维持在所述第一参考低电平信号的电位，以及将所述本级扫描信号的电位维持在所述参考高电平信号的电位；
所述自举电容的一端电性连接于所述第一节点，所述自举电容的另一端电性连接于所述本级级传信号；
其中，所述本级级传信号为正脉冲信号，所述本级扫描信号为负脉冲信号。
在本申请所述的GOA电路中，所述输入模块包括：第二晶体管以及第三晶体管；
所述第二晶体管的栅极以及所述第三晶体管的栅极均电性连接于所述第一时钟信号，所述第二晶体管的源极电性连接于所述上一级级传信号，所述第二晶体管的漏极与所述第三晶体管的源极均与所述第二节点电性连接，所述第三晶体管的漏极电性连接于所述第一节点。
在本申请所述的GOA电路中，所述第一输出模块包括：第四晶体管；
所述第四晶体管的栅极电性连接于所述第一节点，所述第四晶体管的源极电性连接于所述第二时钟信号，所述第四晶体管的漏极电性连接于所述本级级传信号。
在本申请所述的GOA电路中，所述第二输出模块包括：第五晶体管；
所述第五晶体管的栅极电性连接于所述第一节点，所述第五晶体管的源极电性连接于所述第三参考低电平信号，所述第五晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述下拉模块包括：第六晶体管、第七晶体管以及第八晶体管；
所述第六晶体管的栅极、所述第七晶体管的栅极以及所述第八晶体管的栅极均电性连接于所述下一级级传信号，所述第六晶体管的源极电性连接于所述第二参考低电平信号，所述第六晶体管的漏极电性连接于所述本级级传信号，所述第七晶体管的漏极电性连接于所述第一节点，所述第七晶体管的源极与所述第八晶体管的漏极电性连接，所述第八晶体管的源极电性连接于所述第一参考低电平信号。
在本申请所述的GOA电路中，所述反相模块包括：第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管；
所述第九晶体管的栅极、源极以及所述第十一晶体管的源极均电性连接于所述参考高电平信号，所述第九晶体管的漏极、所述第十一晶体管的栅极以及所述第十晶体管的漏极电性连接，所述第十一晶体管的漏极以及所述第十二晶体管的漏极均电性连接于所述第三节点，所述第十晶体管的栅极以及所述第十二晶体管的栅极均电性连接于所述第一节点，所述第十晶体管的源极以及所述第十二晶体管的源极均电性连接于所述第一参考低电平信号。
在本申请所述的GOA电路中，所述维持模块包括：第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
所述第十三晶体管的栅极、所述第十四晶体管的栅极、所述第十五晶体管的栅极以及所述第十六晶体管的栅极均电性连接于所述第三节点，所述第十三晶体管的源极电性连接于所述参考高电平信号，所述第十三晶体管的漏极电性连接于所述本级扫描信号，所述第十四晶体管的源极电性连接于所述第二参考低电平信号，所述第十四晶体管的漏极电性连接于所述本级级传信号，所述第十六晶体管的漏极与所述第十五晶体管的源极电性连接，所述第十五晶体管的漏极电性连接于所述第一节点，所述第十六晶体管的源极电性连接于所述第一参考低电平信号。
在本申请所述的GOA电路中，所述GOA电路还包括：第十七晶体管、第十八晶体管以及第十九晶体管；
所述第十七晶体管的栅极电性连接于所述本级级传信号，所述第十七晶体管的漏极电性连接于所述第二节点，所述第十七晶体管的源极、所述第十八晶体管的漏极以及所述第十九晶体管的漏极电性连接，所述第十八晶体管的栅极电性连接于所述第一节点，所述第十八晶体管的源极电性连接于所述第二时钟信号，所述第十九晶体管的栅极电性连接于所述第三节点，所述第十九晶体管的源极电性连接于所述第二参考低电平信号。
在本申请所述的GOA电路中，所述第一参考低电平信号的电位小于所述第二参考低电平信号的电位，且所述第二参考电平信号的电位等于所述第三参考低电平信号的电位。
本申请实施例还提供一种显示面板，包括以上所述的GOA电路。
本申请实施例提供的GOA电路及显示面板，采用较为简单的电路设计可同时输出正脉冲波形信号和负脉冲波形信号。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的GOA电路的结构示意图；
图2为本申请实施例提供的GOA电路中一GOA单元的第一种电路示意图；
图3为本申请实施例提供的GOA电路中一GOA单元的信号时序图；
图4为本申请实施例提供的GOA电路中一GOA单元的第二种电路示意图；以及
图5为本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管均为N型晶体管，其中，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
进一步的，请参阅图2，图2为本申请实施例提供的GOA电路中一GOA单元的第一种电路示意图。如图2所示，该GOA电路包括：输入模块101、第一输出模块102、第二输出模块103、下拉模块104、反相模块105、维持模块106以及自举电容Cb。
其中，输入模块101接入第一时钟信号CLK以及上一级级传信号Gout(n-1)，并电性连接于第一节点Q(n)以及第二节点L(n)，用于在第一时钟信号CLK的控制下将上一级级传信号Gout(n-1)输出至第一节点Q(n)。
其中，第一输出模块102接入第二时钟信号CK，并电性连接于第一节点Q(n)，用于在第一节点Q(n)的电位控制下输出本级级传信号Cout(n)。
其中，第二输出模块103接入第三参考低电平信号VGL3，并电性连接于第一节点Q(n)，用于在第一节点Q(n)的电位控制下输出本级扫描信号G(n)。
其中，下拉模块104接入下一级级传信号Cout(n+1)、第一参考低电平信号VGL1以及第二参考低电平信号VGL2，并电性连接于第一节点Q(n)以及本级级传信号Cout(n)，用于在下一级级传信号Cout(n+1)的控制下，将第一节点Q(n)的电位下拉至第一参考低电平信号VGL1的电位，以及将本级级传信号Cout(n)的电位下拉至第二参考低电平信号VGL2的电位。
其中，反相模块105接入参考高电平信号VGH以及第一参考低电平信号VGL1，并电性连接于第三节点K(n)以及第一节点Q(n)，用于根据参考高电平信号VGH、第一参考低电平信号VGL1以及第一节点Q(n)的电位控制第三节点K(n)的电位。
其中，维持模块106接入第一参考低电平信号VGL1、参考高电平信号VGH以及第二参考低电平信号VGL2，并电性连接于第一节点Q(n)、第三节点K(n)、本级级传信号Cout(n)以及本级扫描信号G(n)，用于在第三节点K(n)的电位控制下，将第一节点Q(n)的电位以及本级级传信号Cout(n)的电位维持在第一参考低电平信号VGL1的电位，以及将本级扫描信号G(n)的电位维持在参考高电平信号VGH的电位。
其中，自举电容Cb的一端电性连接于第一节点Q(n)，自举电容Cb的另一端电性连接于本级级传信号Cout(n)。
在一些实施例中，输入模块101包括：第二晶体管T2以及第三晶体管T3；第二晶体管T2的栅极以及第三晶体管T3的栅极均电性连接于第一时钟信号CLK，第二晶体管T2的源极电性连接于上一级级传信号Cout(n-1)，第二晶体管T2的漏极与第三晶体管T3的源极均与第二节点L(n)电性连接，第三晶体管T3的漏极电性连接于第一节点Q(n)。
在一些实施例中，第一输出模块102包括：第四晶体管T4；第四晶体管T4的栅极电性连接于第一节点Q(n)，第四晶体管T4的源极电性连接于第二时钟信号CK，第四晶体管T4的漏极电性连接于本级级传信号Cout(n)。
在一些实施例中，第二输出模块103包括：第五晶体管T5；第五晶体管T5的栅极电性连接于第一节点Q(n)，第五晶体管T5的源极电性连接于第三参考低电平信号VGL3，第五晶体管T5的漏极电性连接于本级扫描信号G(n)。
在一些实施例中，下拉模块104包括：第六晶体管T6、第七晶体管T7以及第八晶体管T8；第六晶体管T6的栅极、第七晶体管T7的栅极以及第八晶体管T8的栅极均电性连接于下一级级传信号Cout(n+1)，第六晶体管T6的源极电性连接于第二参考低电平信号VGL2，第六晶体管T6的漏极电性连接于本级级传信号Cout(n)，第七晶体管T7的漏极电性连接于第一节点Q(n)，第七晶体管T7的源极与第八晶体管T8的漏极电性连接，第八晶体管T8的源极电性连接于第一参考低电平信号VGL1。
在一些实施例中，反相模块105包括：第九晶体管T9、第十晶体管T10、第十一晶体管T11以及第十二晶体管T12；第九晶体管T9的栅极、源极以及第十一晶体管T11的源极均电性连接于参考高电平信号VGH，第九晶体管T9的漏极、第十一晶体管T11的栅极以及第十晶体管T10的漏极电性连接，第十一晶体管T11的漏极以及第十二晶体管T12的漏极均电性连接于第三节点K(n)，第十晶体管T10的栅极以及第十二晶体管T12的栅极均电性连接于第一节点Q(n)，第十晶体管T10的源极以及第十二晶体管T12的源极均电性连接于第一参考低电平信号VGL1。
在一些实施例中，维持模块106包括：第十三晶体管T13、第十四晶体管T14、第十五晶体管T15以及第十六晶体管T16；第十三晶体管T13的栅极、第十四晶体管T14的栅极、第十五晶体管T15的栅极以及第十六晶体管T16的栅极均电性连接于第三节点K(n)，第十三晶体管T13的源极电性连接于参考高电平信号VGH，第十三晶体管T13的漏极电性连接于本级扫描信号G(n)，第十四晶体管T14的源极电性连接于第二参考低电平信号VGL2，第十四晶体管T14的漏极电性连接于本级级传信号Cout(n)，第十六晶体管T16的漏极与第十五晶体管T15的源极电性连接，第十五晶体管T15的漏极电性连接于第一节点Q(n)，第十六晶体管T16的源极电性连接于第一参考低电平信号VGL1。
在一些实施例中，第一参考低电平信号VGL1的电位小于第二参考低电平信号VGL2的电位，且第二参考电平信号VGL2的电位等于第三参考低电平信号VGL3的电位。
需要说明的是，本申请实施例提供的GOA电路的本级级传信号为正脉冲信号，本级扫描信号为负脉冲信号。也即，本申请实施例提供的GOA可同时输出正脉冲波形信号和负脉冲波形信号。
具体的，请结合图2、图3，图3为本申请实施例提供的GOA电路中一GOA电路的信号时序图。其中，第一时钟信号CLK的周期与第二时钟信号CK的周期相同，且第一时钟信号CLK的极性与第二时钟信号CK的极性相反。第一参考低电平信号VGL1的电位小于第二参考低电平信号VGL2的电位。
在第一时间段t1，第一时钟信号CLK为高电位，第二晶体管T2以及第三晶体管T3此时打开，由于此时第二晶体管T2的源极输入的上一级级传信号Gout(n-1)此时为高电位，使得第一节点Q(n)的电位被抬高，第四晶体管T4和第五晶体管T5打开；此时由于第二时钟信号CK为低电位，因此本级级传信号Cout(n)为低电位；本级扫描信号G(n)的电位等于第三参考低电平信号VGL3的电位，也即，本级扫描信号G(n)为低电位。
在第二时间段t2，第一时钟信号CLK为低电位，第一晶体管T1、第二晶体管T2以及第三晶体管T3此时关闭，第一节点Q(n)的电位继续保持为高电位，第四晶体管T4和第五晶体管T5依然打开。此时第二时钟信号CK为高电位，因此，本级级传信号Cout(n)为高电位，本级扫描信号G(n)的电位仍等于第三参考低电平信号VGL3的电位，也即，本级扫描信号G(n)为低电位。。
同时，在本阶段，由于本级级传信号Cout(n)为高电位，在自举电容Cb的作用下，将第一节点Q(n)的电位进一步抬高，保证第四晶体管T4和第五晶体管T5的打开以及本级级传信号Cout(n)为高电位信号、本级扫描信号G(n)为低电位。
在第三时间段t3，由于下一级级传信号Cout(n+1)为高电位信号，使得第六晶体管T6、第七晶体管T7和第八晶体管T8开启，直接将第一节点Q(n)与第一参考低电平信号VGL1连通，以及将本级级传信号Cout(n)与第二参考低电平信号VGL2连通。也即，此时，本级级传信号Cout(n)的电位被下拉至第二参考低电平信号VGL2的电位，第一节点Q(n)的电位被下拉至第一参考低电平信号VGL1的电位。
在第四时间段t3，第一节点Q(n)的电位为低电位，第十晶体管T10和第十二晶体管T12关闭，参考高电平信号VGH的高电位输出至第二节点L(n)，从而使得第十三晶体管T13、第十四晶体管T14、第十五晶体管T15以及第十六晶体管T16打开，第一节点Q(n)的电位维持在第一参考低电平信号VGL1的电位，本级级传信号Cout(n)的电位维持在第二参考低电平信号VGL2的电位，以及本级扫描信号G(n)的电位维持在参考高电平信号VGH的电位。
另外，请参阅图3，图3为本申请实施例提供的GOA电路中一GOA单元的第二种电路示意图。其中，图3所示的电路与图2所示的电路的区别在于：图3所示的GOA电路还包括：第十七晶体管T17、第十八晶体管T18以及第十九晶体管T19。
其中，第十七晶体管T17的栅极电性连接于本级级传信号Cout(n)，第十七晶体管T17的漏极电性连接于第二节点L(n)，第十七晶体管T17的源极、第十八晶体管T18的漏极以及第十九晶体管T19的漏极电性连接，第十八晶体管T18的栅极电性连接于第一节点Q(n)，第十八晶体管T18的源极电性连接于第二时钟信号CK，第十九晶体管T19的栅极电性连接于第三节点K(n)，第十九晶体管T19的源极电性连接于第二参考低电平信号VGL2。
需要说明的是，本申请实施例通过增加第十七晶体管T17、第十八晶体管T18以及第十九晶体管T19，从而扩展GOA电路的功能，使得GOA电路更加安全、稳定。
请参阅图5，图5为本申请实施例提供的显示面板的结构示意图。如图5所示，该显示面板包括显示区域100以及集成设置在显示区域100边缘上的GOA电路200；其中，该GOA电路200与上述的GOA电路的结构和原理类似，这里不再赘述。
以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种GOA电路，其特征在于，包括：多级级联的GOA单元，每一级GOA单元均包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、第一输出模块、第二输出模块、下拉模块、反相模块、维持模块以及自举电容；
所述输入模块接入第一时钟信号以及上一级级传信号，并电性连接于第一节点以及第二节点，用于在所述第一时钟信号的控制下将所述上一级级传信号输出至所述第一节点；
所述第一输出模块接入第二时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；
所述第二输出模块接入第三参考低电平信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；
所述下拉模块接入下一级级传信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级级传信号，用于在所述下一级级传信号的控制下，将所述第一节点的电位下拉至所述第一参考低电平信号的电位，以及将所述本级级传信号的电位下拉至所述第二参考低电平信号的电位；
所述反相模块接入参考高电平信号以及所述第一参考低电平信号，并电性连接于第三节点以及所述第一节点，用于根据所述参考高电平信号、所述第一参考低电平信号以及所述第一节点的电位控制所述第三节点的电位；
所述维持模块接入所述第一参考低电平信号、所述参考高电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点、所述第三节点、所述本级级传信号以及所述本级扫描信号，用于在所述第三节点的电位控制下，将所述第一节点的电位以及所述本级级传信号的电位维持在所述第一参考低电平信号的电位，以及将所述本级扫描信号的电位维持在所述参考高电平信号的电位；
所述自举电容的一端电性连接于所述第一节点，所述自举电容的另一端电性连接于所述本级级传信号；
其中，所述第一时钟信号的周期与所述第二时钟信号的周期相同，且所述第一时钟信号的极性与所述第二时钟信号的极性相反，所述第一参考低电平信号的电位小于所述第二参考低电平信号的电位，所述第二参考低电平信号的电位等于所述第三参考低电平信号的电位，所述本级级传信号为正脉冲信号，所述本级扫描信号为负脉冲信号。
2.根据权利要求1所述的GOA电路，其特征在于，所述输入模块包括：第二晶体管以及第三晶体管；
所述第二晶体管的栅极以及所述第三晶体管的栅极均电性连接于所述第一时钟信号，所述第二晶体管的源极电性连接于所述上一级级传信号，所述第二晶体管的漏极与所述第三晶体管的源极均与所述第二节点电性连接，所述第三晶体管的漏极电性连接于所述第一节点。
3.根据权利要求1所述的GOA电路，其特征在于，所述第一输出模块包括：第四晶体管；
所述第四晶体管的栅极电性连接于所述第一节点，所述第四晶体管的源极电性连接于所述第二时钟信号，所述第四晶体管的漏极电性连接于所述本级级传信号。
4.根据权利要求1所述的GOA电路，其特征在于，所述第二输出模块包括：第五晶体管；
所述第五晶体管的栅极电性连接于所述第一节点，所述第五晶体管的源极电性连接于所述第三参考低电平信号，所述第五晶体管的漏极电性连接于所述本级扫描信号。
5.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括：第六晶体管、第七晶体管以及第八晶体管；
所述第六晶体管的栅极、所述第七晶体管的栅极以及所述第八晶体管的栅极均电性连接于所述下一级级传信号，所述第六晶体管的源极电性连接于所述第二参考低电平信号，所述第六晶体管的漏极电性连接于所述本级级传信号，所述第七晶体管的漏极电性连接于所述第一节点，所述第七晶体管的源极与所述第八晶体管的漏极电性连接，所述第八晶体管的源极电性连接于所述第一参考低电平信号。
6.根据权利要求1所述的GOA电路，其特征在于，所述反相模块包括：第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管；
所述第九晶体管的栅极、源极以及所述第十一晶体管的源极均电性连接于所述参考高电平信号，所述第九晶体管的漏极、所述第十一晶体管的栅极以及所述第十晶体管的漏极电性连接，所述第十一晶体管的漏极以及所述第十二晶体管的漏极均电性连接于所述第三节点，所述第十晶体管的栅极以及所述第十二晶体管的栅极均电性连接于所述第一节点，所述第十晶体管的源极以及所述第十二晶体管的源极均电性连接于所述第一参考低电平信号。
7.根据权利要求1所述的GOA电路，其特征在于，所述维持模块包括：第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
所述第十三晶体管的栅极、所述第十四晶体管的栅极、所述第十五晶体管的栅极以及所述第十六晶体管的栅极均电性连接于所述第三节点，所述第十三晶体管的源极电性连接于所述参考高电平信号，所述第十三晶体管的漏极电性连接于所述本级扫描信号，所述第十四晶体管的源极电性连接于所述第二参考低电平信号，所述第十四晶体管的漏极电性连接于所述本级级传信号，所述第十六晶体管的漏极与所述第十五晶体管的源极电性连接，所述第十五晶体管的漏极电性连接于所述第一节点，所述第十六晶体管的源极电性连接于所述第一参考低电平信号。
8.根据权利要求1所述的GOA电路，其特征在于，所述GOA电路还包括：第十七晶体管、第十八晶体管以及第十九晶体管；
所述第十七晶体管的栅极电性连接于所述本级级传信号，所述第十七晶体管的漏极电性连接于所述第二节点，所述第十七晶体管的源极、所述第十八晶体管的漏极以及所述第十九晶体管的漏极电性连接，所述第十八晶体管的栅极电性连接于所述第一节点，所述第十八晶体管的源极电性连接于所述第二时钟信号，所述第十九晶体管的栅极电性连接于所述第三节点，所述第十九晶体管的源极电性连接于所述第二参考低电平信号。
9.一种显示面板，其特征在于，包括权利要求1-8任一项所述的GOA电路。
CN201910283268.3A 2019-04-10 2019-04-10 Goa电路及显示面板 Active CN110007628B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910283268.3A CN110007628B (zh) 2019-04-10 2019-04-10 Goa电路及显示面板
PCT/CN2019/086230 WO2020206792A1 (zh) 2019-04-10 2019-05-09 Goa电路及显示面板
US16/980,907 US11138939B2 (en) 2019-04-10 2019-05-09 Gate driver on array (GOA) circuit and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910283268.3A CN110007628B (zh) 2019-04-10 2019-04-10 Goa电路及显示面板

Publications (2)

Publication Number Publication Date
CN110007628A CN110007628A (zh) 2019-07-12
CN110007628B true CN110007628B (zh) 2022-02-01

Family

ID=67170617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910283268.3A Active CN110007628B (zh) 2019-04-10 2019-04-10 Goa电路及显示面板

Country Status (3)

Country Link
US (1) US11138939B2 (zh)
CN (1) CN110007628B (zh)
WO (1) WO2020206792A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110706631A (zh) * 2019-09-03 2020-01-17 深圳市华星光电半导体显示技术有限公司 显示驱动电路
CN111402829B (zh) * 2020-04-10 2021-07-27 苏州华星光电技术有限公司 Goa电路、显示面板
KR20220086869A (ko) * 2020-12-17 2022-06-24 엘지디스플레이 주식회사 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치
CN114495793B (zh) * 2022-02-14 2023-08-22 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN114758635B (zh) * 2022-04-27 2023-07-25 Tcl华星光电技术有限公司 Goa电路及显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY147669A (en) * 2005-11-18 2012-12-31 Glenmark Pharmaceuticals Sa Anti-alpha2 integrin antibodies and their uses
CN101510411B (zh) * 2009-03-05 2011-01-19 友达光电股份有限公司 显示装置及其修复方法
CN101944321B (zh) * 2010-09-26 2012-11-21 友达光电股份有限公司 栅极驱动脉冲补偿电路以及显示装置
CN102820007B (zh) * 2012-08-27 2014-10-15 京东方科技集团股份有限公司 阵列基板行驱动电路、显示面板及显示装置
CN103680450A (zh) * 2013-12-18 2014-03-26 友达光电股份有限公司 一种可实现信号双向传输的驱动电路及其移位寄存器
CN103928005B (zh) * 2014-01-27 2015-12-02 深圳市华星光电技术有限公司 用于共同驱动栅极和公共电极的goa单元、驱动电路及阵列
CN104091577B (zh) * 2014-07-15 2016-03-09 深圳市华星光电技术有限公司 应用于2d-3d信号设置的栅极驱动电路
CN104157259B (zh) * 2014-09-10 2016-06-22 深圳市华星光电技术有限公司 基于igzo制程的栅极驱动电路
CN104409058B (zh) * 2014-11-14 2017-02-22 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104537991B (zh) * 2014-12-30 2017-04-19 深圳市华星光电技术有限公司 正反向扫描的栅极驱动电路
CN104505048A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
CN104867438B (zh) * 2015-06-24 2018-02-13 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105206237B (zh) * 2015-10-10 2018-04-27 武汉华星光电技术有限公司 应用于In Cell型触控显示面板的GOA电路
CN105469754B (zh) * 2015-12-04 2017-12-01 武汉华星光电技术有限公司 降低馈通电压的goa电路
US10818255B2 (en) * 2017-04-13 2020-10-27 Boe Technology Group Co., Ltd. Shift register circuit and driving method thereof, gate driver on array circuit, and touch sensing display panel
CN109285504B (zh) * 2017-07-20 2020-07-24 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路
CN109493783B (zh) * 2018-12-21 2020-10-13 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
US10950155B1 (en) * 2020-03-27 2021-03-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit and display panel

Also Published As

Publication number Publication date
CN110007628A (zh) 2019-07-12
WO2020206792A1 (zh) 2020-10-15
US20210158761A1 (en) 2021-05-27
US11138939B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
CN110007628B (zh) Goa电路及显示面板
CN107799087B (zh) 一种goa电路及显示装置
JP6542901B2 (ja) Ｇｏａ回路と液晶ディスプレイ
US9865211B2 (en) Shift register unit, gate driving circuit and display device
CN109448624B (zh) Goa电路及显示面板
EP3051537B1 (en) Shift register unit and gate driving circuit
CN107833552B (zh) 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置
CN110111715B (zh) Goa电路及显示面板
WO2016037380A1 (zh) 基于igzo制程的栅极驱动电路
CN109935192B (zh) Goa电路及显示面板
CN109493783B (zh) Goa电路及显示面板
WO2016037381A1 (zh) 基于igzo制程的栅极驱动电路
CN111986605B (zh) 栅极驱动电路
CN109448656B (zh) 移位暂存器和栅极驱动电路
CN111145680B (zh) 驱动电路及显示面板
CN109427409B (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN111199703A (zh) Goa电路及显示面板
CN111754925A (zh) Goa电路以及显示面板
CN109345998B (zh) Goa电路及显示面板
CN110070828B (zh) Goa电路及显示面板
CN110085160B (zh) Goa电路及显示面板
CN110349536B (zh) Goa电路及显示面板
CN110767175A (zh) 驱动电路及显示面板
CN110767176A (zh) 驱动电路及显示面板
CN110570799B (zh) Goa电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant