CN101944321B

CN101944321B - 栅极驱动脉冲补偿电路以及显示装置

Info

Publication number: CN101944321B
Application number: CN2010102933611A
Authority: CN
Inventors: 高伟仁; 郑少钧; 林卓贤; 石明昌; 黄家慷; 陈文彬; 林师勤
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2010-09-26
Filing date: 2010-09-26
Publication date: 2012-11-21
Anticipated expiration: 2030-09-26
Also published as: CN101944321A

Abstract

一种栅极驱动脉冲补偿电路以及显示装置，该电路适于接收栅极驱动电路于频率周期内产生的栅极驱动脉冲且包括：前置处理电路、峰值检测器、存储电荷释放电路、电压缓冲器与电荷泵浦电路。前置处理电路对栅极驱动脉冲进行前置处理以调整栅极驱动脉冲的电压，传送至峰值检测器执行电荷存储操作以获取峰值电压以及至存储电荷释放电路决定是否使能存储电荷释放电路以提供释放电流路径供峰值检测器释放电荷。电荷泵浦电路通过电压缓冲器从峰值检测器获取峰值电压并根据峰值电压调变栅极驱动脉冲的波形。另外，采用上述的栅极驱动脉冲补偿电路的显示装置也被提供。本发明可达到连续且即时补偿栅极驱动电路的输出电压的效果。

Description

栅极驱动脉冲补偿电路以及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及栅极驱动脉冲补偿电路以及显示装置的结构。

背景技术

以非晶硅(a-Si)工艺完成的阵列上栅极(Gate-on-Array，GOA)电路易在环境(例如温度、压力等)变化时造成薄膜晶体管的电流-电压(I-V)特性发生改变，使得阵列上栅极电路输出的栅极驱动脉冲的波形产生变化(也即，栅极驱动脉冲的最高电压与最低电压之间的压差过小或过大)，导致面板显示不良或无法正常启动，进而影响面板的可靠性。其中，阵列上栅极电路是一种直接形成于显示装置的显示基板上的栅极驱动电路，其通常包括多级串联耦接的移位暂存器以依序产生多个栅极驱动脉冲。

然而，目前与阵列上栅极电路补偿有关的电路均只有针对温度的改变来做补偿，若是电学应力(stress)、负载等因素导致栅极驱动脉冲的波形发生变化的问题则无法解决。

发明内容

本发明的目的是提供一种栅极驱动脉冲补偿电路，以有效改善栅极驱动电路的输出。

本发明的再一目的是提供一种显示装置，通过改善栅极驱动电路的输出来克服面板显示不良或无法正常启动等问题。

本发明实施例提出的一种栅极驱动脉冲补偿电路适于接收栅极驱动电路于频率周期内产生的栅极驱动脉冲。具体地，栅极驱动脉冲补偿电路包括前置处理电路、峰值检测器、存储电荷释放电路、电压缓冲器以及电荷泵浦电路。其中，前置处理电路对栅极驱动脉冲进行前置处理以调整栅极驱动脉冲的电压。峰值检测器执行电荷存储操作而得前置处理后的栅极驱动脉冲的峰值电压。存储电荷释放电路接收前置处理后的栅极驱动脉冲以提供释放电流路径供峰值检测器作电荷释放之用。电压缓冲器的输入端电性耦接峰值检测器以接收峰值电压。电荷泵浦电路从电压缓冲器的输出端获取峰值电压，并依据峰值电压调变栅极驱动脉冲的波形，以使栅极驱动脉冲的最高电压与最低电压之间的压差在每一频率周期内维持大致稳定。

在本发明的一实施例中，上述的前置处理电路包括降压保护电路以及信号放大与电平偏移电路。其中，降压保护电路对栅极驱动脉冲进行分压处理；信号放大与电平偏移电路对分压后的栅极驱动脉冲进行放大及电平偏移操作而得前置处理后的栅极驱动脉冲。

在本发明的一实施例中，上述的峰值检测器包括保持二极管以及保持电容。其中，保持二极管的正极接收前置处理后的栅极驱动脉冲，保持二极管的负极作为峰值电压的输出端，保持电容电性耦接于保持二极管的负极与预设电位之间。

在本发明的一实施例中，上述的存储电荷释放电路包括高通滤波电路、开关元件以及电流源。其中，高通滤波电路的输入端接收前置处理后的栅极驱动脉冲，高通滤波电路的输出端与开关元件电性耦接以控制开关元件的导通/截止状态，且于开关元件导通时电流源与开关元件位于释放电流路径上。

在本发明的一实施例中，上述的存储电荷释放电路借由前置处理后的栅极驱动脉冲的正缘触发而被使能。

在本发明的一实施例中，上述的电压缓冲器包括放大器，放大器的非反相输入端接收峰值电压，放大器的反相输入端与放大器的输出端电性耦接，且放大器的输出端将峰值电压输出至电荷泵浦电路。

在本发明的一实施例中，上述的电荷泵浦电路通过调整栅极驱动脉冲的最低电压来调变栅极驱动脉冲的波形。

在本发明的一实施例中，上述的栅极驱动脉冲补偿电路还包括开机加速电路，电性耦接于电压缓冲器的输入端与输出端之间，且于电压缓冲器的输入端与输出端存在压差时启动，以对峰值检测器进行充电。

在本发明的一实施例中，上述的开机加速电路为电流源；又或者是，上述的开机加速电路为单个二极管或多个串接的二极管。

本发明实施例提出的一种显示装置包括栅极驱动电路以及上述的栅极驱动脉冲补偿电路。其中，栅极驱动电路于频率周期内依序产生多个栅极驱动脉冲；栅极驱动脉冲补偿电路接收这些栅极驱动脉冲中的指定栅极驱动脉冲并依据指定栅极驱动脉冲的峰值电压对这些栅极驱动脉冲的最低电压进行调变，以使各个栅极驱动脉冲的最高电压与最低电压之间的压差在每一频率周期内维持大致稳定。

在本发明的一实施例中，上述的栅极驱动电路包括多级串联耦接的移位暂存器以依序产生这些栅极驱动脉冲，而指定栅极驱动脉冲是由这些移位暂存器中的最后一级移位暂存器产生。在此，最后一级移位暂存器是指在某一频率周期内最后输出栅极驱动脉冲的移位暂存器。

本发明实施例以模拟反馈方式完成栅极驱动电路的输出电压补偿，并不局限于温度补偿，可包含所有会影响栅极驱动电路的输出的补偿。此外，波峰检测器与存储电荷释放电路此二结构构成的即时峰值检测电路易于实现峰值电压的即时检测与更新，达到连续且即时补偿栅极驱动电路的输出电压的效果。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附附图，作详细说明如下。

附图说明

图1示出相关于本发明实施例的一种显示装置的结构框图。

图2示出图1所示栅极驱动脉冲补偿电路的一种电路结构实施形态。

图3示出图2所示存储电荷释放电路的运行情况。

图4示出相关于本发明实施例的开机加速电路的不同于图2所示结构的另一实施形态。

图5示出相关于本发明实施例的栅极驱动脉冲的最低电压在不同情形下的调变效果模拟。

其中，附图标记说明如下：

10：显示装置

11：显示基板

112：显示区域

13：源极驱动电路

15：阵列上栅极电路

17：驱动电压源

19：栅极驱动脉冲补偿电路

S₁～S_m：显示数据信号

G₁～G_n：栅极驱动脉冲

190：降压保护电路

192：信号放大与电平偏移电路

193：峰值检测器

195：存储电荷释放电路

197：电荷泵浦电路

199：开机加速电路

R₁、R₂：分压电阻

AMP：放大器

D_hold：保持二极管

C_hold：保持电容

U2：电压缓冲器

V_div、V_opao：脉冲信号

V_hold：峰值电压

hold、y：节点

AVDD：电源电位

AGND：接地电位

V_GL：栅极驱动脉冲的最低电压

V_sw：控制信号

具体实施方式

请参阅图1，其示出相关于本发明实施例的一种显示装置的结构框图。如图1所示，显示装置10包括基板11、源极驱动电路13、阵列上栅极电路15、驱动电压源17以及栅极驱动脉冲补偿电路19。其中，基板11具有显示区域112以及位于显示区域112周边的外围区域(图1中未标示)，显示区域112内形成有薄膜晶体管阵列以及与薄膜晶体管阵列电性耦接的多个像素电极。源极驱动电路13电性耦接至基板11以向显示区域112提供显示数据信号S₁～S_m。阵列上栅极电路15形成于基板11的外围区域，其包括多级串联耦接的移位暂存器以在频率周期(例如，图框周期)内向显示区域112依序提供栅极驱动脉冲G₁～G_n。驱动电压源17电性耦接于源极驱动电路13、阵列上栅极电路15及栅极驱动脉冲补偿电路19，以向其提供工作电压例如包括模拟电压及/或数字电压。栅极驱动脉冲补偿电路19接收阵列上栅极电路15产生的栅极驱动脉冲G_n。本实施例中，m及n均为正整数，栅极驱动脉冲G_n由阵列上栅极电路15的最后一级移位暂存器产生；在此，所谓最后一级移位暂存器指在频率周期内最后产生栅极驱动脉冲的移位暂存器。

请参阅图2，其示出相关于本发明实施例的栅极驱动脉冲补偿电路19的一种电路结构实施形态。如图2所示，栅极驱动脉冲补偿电路19包括降压保护电路190、信号放大与电平偏移电路192、峰值检测器193、存储电荷释放电路195、电压缓冲器U2、电荷泵浦电路197与开机加速电路199。

降压保护电路190和信号放大与电平偏移电路192在此构成前置处理电路，以在栅极驱动脉冲G_n输入峰值检测器193之前对栅极驱动脉冲G_n进行前置处理来适当调整栅极驱动脉冲G_n的电压例如电压幅度。具体地，降压保护电路190接收栅极驱动脉冲G_n并对栅极驱动脉冲G_n进行分压处理，以保护后端电路，避免栅极驱动脉冲G_n的高电压烧毁后端电子零件。在此，降压保护电路190例如包括串联相接的分压电阻R1及R2以对栅极驱动脉冲Gn进行分压处理，而分压电阻R1与R2电性耦接处输出脉冲信号V_div。信号放大与电平偏移电路192例如包括放大器AMP，放大器AMP的输入端电性耦接至分压电阻R1与R2的电性耦接处接收脉冲信号V_div以由放大器AMP对其进行信号放大操作，放大器AMP的功能端接收电平偏移信号以使放大器AMP对输入其内的脉冲信号V_div执行电平偏移操作，放大器AMP的输出端将放大与电平偏移后的脉冲信号V_opao输出，也即前置处理后的栅极脉冲信号。在此，信号放大操作与电平偏移操作的主要目的是为了在满足脉冲信号V_opao位于放大器AMP的输出范围内的前提下能够使后续电荷泵浦电路197输出的栅极驱动脉冲的最低电压V_GL与栅极驱动脉冲G_n呈一定的线性比例关系，而执行于脉冲信号V_div的信号放大操作与电平偏移操作并不限制其先后顺序。

峰值检测器193接收脉冲信号V_opao并执行电荷存储操作以获取脉冲信号V_opao的峰值电压V_hold。具体地，峰值检测器193例如包括保持二极管D_hold和保持电容C_hold；其中，保持二极管D_hold的正极电性耦接至放大器AMP的输出端以接收脉冲信号V_opao，保持二极管D_hold的负极作为峰值电压V_hold的输出端；保持电容C_hold电性耦接于保持二极管D_hold的负极与预设电位例如接地电位AGND之间以作电荷存储之用。在此，保持二极管D_hold与保持电容C_hold之间的电连接点定义为节点hold，而节点hold处的电压则为峰值电压V_hold。

存储电荷释放电路195接受脉冲信号V_opao的控制并在存储电荷释放电路195被使能后提供释放电流路径供峰值检测器193作电荷释放之用。具体地，存储电荷释放电路195例如包括高通滤波电路、开关元件与电流源；高通滤波电路的输入端电性耦接至放大器AMP的输出端以及保持二极管D_hold的正极，高通滤波电路的输出端与开关元件的控制端电性耦接以通过输出控制信号Vsw来控制开关元件(例如晶体管)的导通/截止状态；开关元件的一通路端电性耦接至接地电位AGND，开关元件的另一通路端电性耦接至电流源的一端，而电流源的另一端电性耦接至节点hold。因此，当开关元件处于导通状态时，开关元件与电流源共同提供释放电流路径以供峰值检测器193的保持电容C_hold作电荷释放之用。

请参阅图3，其示出相关于本发明实施例的存储电荷释放电路195的运行情况。如图3所示，当脉冲信号V_opao跳变为高电平时，存储电荷释放电路195的高通滤波电路的输出端将会产生如图3所示的控制信号V_sw至开关元件以使开关元件导通，进而提供上述的电流释放路径；换而言之，存储电荷释放电路195借由脉冲信号V_opao的正缘触发而被使能。另外，从图3还可以得知，在脉冲信号V_opao处于高电平期间，存储电荷释放电路195持续处于被使能状态，电流释放路径上的放电电流逐渐减小，而峰值电压V_hold则先下降再保持基本不变。

请再参阅图2，电压缓冲器U2例如是放大器，放大器的非反相输入端电性耦接峰值检测器193以接收峰值电压V_hold，放大器的反相输入端电性耦接至放大器的输出端，放大器的输出端电性耦接至电荷泵浦电路197且其与电荷泵浦电路197的电性耦接处定义为节点y，放大器的二电源端分别电性耦接至电源电位AVDD及接地电位AGND。在此，电压缓冲器U2的设置是为避免后端电路抽取峰值检测器193的保持电容C_hold上的电荷，以达到稳定峰值电压V_hold的目的。

电荷泵浦电路197从电压缓冲器U2的输出端获取峰值电压V_hold，并依据峰值电压V_hold调变栅极驱动脉冲G₁～G_n的最低电压V_GL，栅极驱动脉冲G₁～G_n的波形也会被相应地调变，以使得各个栅极驱动脉冲G1～Gn的最高电压(图未标示)与最低电压VGL之间的压差在每一频率周期内维持大致稳定。在此，电荷泵浦电路197可采用公知的电路结构，其通常由电容、电阻、二极管及电压源等电子零件构成，而各个电子零件之间的电连接关系在此不再赘述。

开机加速电路199电性耦接于节点hold与节点y之间，且在节点hold与节点y之间存在压差时启动，以对峰值检测器193的保持电容C_hold进行充电。图2示出开机加速电路199为电流源，此电流源在节点hold与节点y之间存在压差时启动，而当二者之间无压差时电流源关闭。此外，开机加速电路199并不限制为电流源，其也可为如图4所示的多个串接于节点hold与节点y之间的二极管，而二极管的数量则视实际需要而定，当然，二极管的数量也可为单个。本实施例中，开机加速电路199的设置一方面可在阵列上栅极电路15起始运行时大幅缩短最低电压V_GL达到未补偿的正常电压(例如-12V)的时间(也即开机稳定时间)，另一方面可解决开机时若在常温下V_GL过低导致最高电压与最低电压V_GL之间的压差过大，致使晶体管烧毁或是无法正常启动的问题。

请参阅图5，其示出相关于本发明实施例的栅极驱动脉冲的最低电压V_GL在不同情形下的调变效果模拟图。在图5中，其示出开机、栅极驱动脉冲G_n的最高电压逐渐变小、栅极驱动脉冲G_n的最高电压逐渐增大、以及关机等情形下栅极驱动脉冲G_n的最低电压V_GL的调变效果；需要说明的是，由于图5中水平坐标的刻度取值较大，故使得图5中栅极驱动脉冲G_n均以垂直线形式表示，换而言之，图5中的各条垂直线均代表方波信号。具体地，从图5中可知：(1)对于在开机情形下，由于节点hold与节点y之间存在压差使得开机加速电路199启动而对峰值检测器193的保持电容C_hold进行充电，进而使得栅极驱动脉冲的最低电压V_GL能从0V左右快速下降至-10V左右，若无此开机加速电路199，最低电压V_GL会从0V左右快速下降至-20V左右，经过第一个栅极驱动脉冲后最低电压才会回复至-10V左右，由此可见，开机加速电路199的设置大大缩短最低电压V_GL的开机稳定时间；(2)对于在关机情形下，栅极驱动脉冲的最低电压V_GL被放电至0V左右；(3)而对于在开机后且关机前的正常操作情形下，栅极驱动脉冲的最低电压V_GL会被调变为跟随最高电压的增大而增大以及最高电压的减小而减小。由此可见，本发明实施例以频率周期内产生的某个栅极驱动脉冲(例如G_n)的最高电压的峰值电压作为调变栅极驱动脉冲的最低电压V_GL的依据，通过改变最低电压V_GL后可使各个栅极驱动脉冲的最高电压与最低电压V_GL基本保持固定差距，不会有过大或是过小的情况发生，不论何种因素造成栅极驱动脉冲的最高电压下降或上升，均有相对应的最低电压V_GL产生，达到连续且即时补偿的效果。

此外，任何本领域普通技术人员还可对本发明上述实施例提出的显示装置以及栅极驱动脉冲补偿电路作适当变更，例如适当栅极驱动脉冲补偿电路中各个功能电路的电路结构、适当增加或减少前置处理电路中的电路方块等等。

虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims

1.一种栅极驱动脉冲补偿电路，适于接收栅极驱动电路于一频率周期内产生的一栅极驱动脉冲，该栅极驱动脉冲补偿电路包括：

一前置处理电路，对该栅极驱动脉冲进行前置处理以调整该栅极驱动脉冲的电压；

一峰值检测器，执行电荷存储操作而得前置处理后的该栅极驱动脉冲的峰值电压；

一存储电荷释放电路，接收前置处理后的该栅极驱动脉冲以提供一释放电流路径供该峰值检测器作电荷释放之用；

一电压缓冲器，该电压缓冲器的一输入端电性耦接该峰值检测器以接收该峰值电压；以及

一电荷泵浦电路，从该电压缓冲器的一输出端获取该峰值电压，并依据该峰值电压调变该栅极驱动脉冲的波形，以使该栅极驱动脉冲的最高电压与最低电压之间的压差在每一该频率周期内维持大致稳定，

其中该前置处理电路包括：一降压保护电路，对该栅极驱动脉冲进行分压处理；以及一信号放大与电平偏移电路，对分压后的该栅极驱动脉冲进行放大及电平偏移操作而得前置处理后的该栅极驱动脉冲，

其中该存储电荷释放电路包括一高通滤波电路、一开关元件以及一电流源，该高通滤波电路的输入端接收前置处理后的该栅极驱动脉冲，该高通滤波电路的输出端与该开关元件电性耦接以控制该开关元件的导通/截止状态，且于该开关元件导通时该电流源与该开关元件位于该释放电流路径上。

2.如权利要求1所述的栅极驱动脉冲补偿电路，其中该峰值检测器包括一保持二极管以及一保持电容，该保持二极管的正极接收前置处理后的该栅极驱动脉冲，该保持二极管的负极作为该峰值电压的输出端，该保持电容电性耦接于该保持二极管的该负极与一预设电位之间。

3.如权利要求1所述的栅极驱动脉冲补偿电路，其中该存储电荷释放电路借由前置处理后的该栅极驱动脉冲的正缘触发而被使能。

4.如权利要求1所述的栅极驱动脉冲补偿电路，其中该电压缓冲器包括一放大器，该放大器的一非反相输入端接收该峰值电压，该放大器的一反相输入端与该放大器的一输出端电性耦接，且该放大器的该输出端将该峰值电压输出至该电荷泵浦电路。

5.如权利要求1所述的栅极驱动脉冲补偿电路，其中该电荷泵浦电路通过调整该栅极驱动脉冲的该最低电压来调变该栅极驱动脉冲的波形。

6.如权利要求1所述的栅极驱动脉冲补偿电路，还包括：

一开机加速电路，电性耦接于该电压缓冲器的该输入端与该输出端之间，且于该电压缓冲器的该输入端与该输出端存在压差时启动，以对该峰值检测器进行充电。

7.如权利要求6所述的栅极驱动脉冲补偿电路，其中该开机加速电路为一电流源。

8.如权利要求6所述的栅极驱动脉冲补偿电路，其中该开机加速电路为一个二极管或多个串接的二极管。

9.一种显示装置，包括：

一栅极驱动电路，于一频率周期内依序产生多个栅极驱动脉冲；以及

一栅极驱动脉冲补偿电路，接收所述多个栅极驱动脉冲中的一指定栅极驱动脉冲并依据该指定栅极驱动脉冲的峰值电压对所述多个栅极驱动脉冲的最低电压进行调变，以使每一所述多个栅极驱动脉冲的该最高电压与该最低电压之间的压差在每一该频率周期内维持大致稳定，该栅极驱动脉冲补偿电路包括：

一前置处理电路，对该指定栅极驱动脉冲进行前置处理以调整该指定栅极驱动脉冲的电压；

一峰值检测器，执行电荷存储操作而得前置处理后的该指定栅极驱动脉冲的该峰值电压；

一存储电荷释放电路，接收前置处理后的该指定栅极驱动脉冲以提供一释放电流路径供该峰值检测器作电荷释放之用；

一电荷泵浦电路，从该电压缓冲器的一输出端获取该峰值电压，并依据该峰值电压调变所述多个栅极驱动脉冲的该最低电压，

其中该前置处理电路包括：一降压保护电路，对该指定栅极驱动脉冲进行分压处理；以及一信号放大与电平偏移电路，对分压后的该指定栅极驱动脉冲进行放大及电平偏移操作而得前置处理后的该指定栅极驱动脉冲，

其中该存储电荷释放电路包括：一高通滤波电路，该高通滤波电路的输入端电性耦接至该保持二极管的该正极；一开关元件，包括一控制端、一第一通路端以及一第二通路端，该控制端与该高通滤波电路的输出端电性耦接，该第一通路端电性耦接至该预设电位；以及一电流源，电性耦接于该保持二极管的该负极与该开关元件的该第二通路端之间。

10.如权利要求9所述的显示装置，其中该峰值检测器包括：一保持二极管，该保持二极管的正极接收前置处理后的该指定栅极驱动脉冲，且该保持二极管的负极作为该峰值电压的输出端；以及一保持电容，该保持电容电性耦接于该保持二极管的该负极与一预设电位之间。

11.如权利要求9所述的显示装置，其中该存储电荷释放电路借由前置处理后的该指定栅极驱动脉冲的正缘触发而被使能。

12.如权利要求9所述的显示装置，其中该电压缓冲器包括一放大器，该放大器的一非反相输入端接收该峰值电压，该放大器的一反相输入端与该放大器的一输出端电性耦接，且该放大器的该输出端将该峰值电压输出至该电荷泵浦电路。

13.如权利要求9所述的显示装置，更包括：

14.如权利要求13所述的显示装置，其中该开机加速电路为一电流源。

15.如权利要求13所述的显示装置，其中该开机加速电路为一个二极管或多个串接的二极管。

16.如权利要求9所述的显示装置，其中该栅极驱动电路包括多级串联耦接的移位暂存器以依序产生所述多个栅极驱动脉冲，该指定栅极驱动脉冲是由所述移位暂存器中的最后一级移位暂存器产生。