JP4938253B2

JP4938253B2 - 電源回路、表示装置および携帯機器

Info

Publication number: JP4938253B2
Application number: JP2005181238A
Authority: JP
Inventors: 健一中田; 大樹竹内; 幹也土井
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2004-10-01
Filing date: 2005-06-21
Publication date: 2012-05-23
Anticipated expiration: 2025-06-21
Also published as: JP2006126781A; KR20060051884A; US20060071896A1; TW200627361A

Description

本発明は、走査線とデータ線がマトリクス状に配された液晶パネルなどの走査線駆動回路に電源供給する電源供給方法、電源回路、表示装置および携帯機器に関する。

近年、アクティブマトリクス型のＴＦＴ（Thin Film Transistor）液晶パネルなどが普及してきており、そのパネルも年々、大型化されてきている。パネルが大型になると、走査線の寄生インピーダンスが大きくなり、パネルの両端において、例えばパルス状の走査線信号にタイミング遅れが生じる。このようなタイミング遅れは、パネルがちらつく原因となる。

特許文献１は、画素電極のスイッチング用トランジスタのゲート電極に印加するゲートパルス信号に対して、外部より電源電圧の制御を可能としたバッファ回路を具備する。そして、映像信号を当該画素電極に書き込む間のオン期間中に、当該バッファ回路に印加する電源電圧を正弦波状に制御する。これにより、スイッチング用トランジスタのゲート電極に印加するゲートパルス波形の立ち上がりおよび立ち下がり形状を滑らかに変えるように制御するとしている。
特開２０００−２２１４７４号公報

しかしながら、特許文献１は、その図１に開示されているように、垂直走査ドライバに供給される電源を生成している回路と、上記バッファ回路を別々に構成している。したがって、当該バッファ回路に供給する電源が別個に必要であり、このような制御を行うために消費電流が増大する。

本発明はこうした状況に鑑みてなされたものであり、その目的は、消費電流を抑えながら、表示パネルのちらつきを低減させることが可能な電源供給方法、電源回路、表示装置および携帯機器を提供することにある。

上記課題を解決するために、本発明のある態様の電源供給方法は、表示パネルの走査線に接続されたスイッチング素子を駆動するための信号を生成する走査線駆動回路に、電源電圧を供給する電源供給方法であって、スイッチング素子のオン期間に対応して、電源電圧の波形をなまらせる。この態様によると、消費電流を抑えながら、表示パネルのちらつきを低減させることができる。

本発明の別の態様は、電源回路である。この電源回路は、表示パネルの走査線に接続されたスイッチング素子を駆動するための信号を生成する走査線駆動回路に、電源電圧を供給する電源回路であって、所定の電源電圧を生成する電圧生成回路と、スイッチング素子のオン期間に対応して、前記電源電圧の波形をなまらせるよう、前記電圧生成回路の出力から所定の電荷を引き抜く回路と、を備える。「電圧生成回路」は、チャージポンプ回路であってもよい。電源回路はひとつの半導体基板上に一体集積化されてもよい。この態様によると、消費電流を抑えながら、表示パネルのちらつきを低減させることができる。

電圧生成回路は、電荷を引き抜いている期間に対応して、電源電圧の生成を停止してもよい。この態様によれば、電荷を引き抜いている期間、電圧生成回路の消費電流を抑えることができる。電圧生成回路の動作タイミングおよび電荷を引き抜く回路の動作タイミングは、同一のタイミングコントローラにより生成されたタイミング信号により制御されてもよい。この態様によれば、電荷を引き抜いている期間、電圧生成回路の消費電流を抑えることができ、回路構成も簡素化することができる。

電荷を引き抜く期間を調整する回路をさらに備えてもよい。この態様によれば、外部から与えられるタイミング信号に制限されずに、出力波形を整形することができる。走査線駆動回路を制御するタイミングコントローラにより生成されたタイミング信号を遅延させる遅延回路をさらに備えてもよい。電圧生成回路の動作タイミングおよび前記電荷を引き抜く回路の動作タイミングは、遅延回路により遅延されたタイミング信号により制御されてもよい。この態様によれば、タイミングコントローラから与えられるタイミング信号に制限されずに、出力波形を整形することができる。

本発明のさらに別の態様は、表示装置である。この装置は、表示パネルと、前記表示パネルの走査線に接続されたスイッチング素子を駆動するための信号を生成する走査線駆動回路と、上述した態様の電源回路と、を備える。

この態様によると、消費電流を抑えながら、表示パネルのちらつきを低減させた表示装置を実現することができる。

本発明のさらに別の態様は、表示装置である。この装置は、表示パネルと、表示パネルの走査線に接続されたスイッチング素子を駆動するための信号を生成する走査線駆動回路と、上述した態様の電源回路と、を備え、電源回路は、搭載される直流電源から電源供給される。「搭載される直流電源」は電池であってもよい。

この態様によると、消費電流を抑えながら、表示パネルのちらつきを低減させた携帯機器を実現することができる。

なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、消費電流を抑えながら、表示パネルのちらつきを低減させるることができる。

まず、本発明の実施形態における電源回路１００の詳細を説明する前に、それが適用される表示装置５００の本発明に関連する部分を説明する。図１は、実施形態における電源回路１００が適用される表示装置５００の概略図である。電源回路１００およびタイミングコントローラ２００の詳細は後述する。

表示パネル４００には、液晶パネルや有機ＥＬパネルなどを使用することができる。表示パネル４００内には複数の画素が設けられ、表示パネル４００内の画素群がマトリクス状に配された走査線４１０とデータ線４２０により制御される。図１には、表示パネル４００内の画素群のうちの一画素を制御する画素回路を示している。

この画素回路は、２個のｎチャネルトランジスタである第１トランジスタ４３０、第２トランジスタ４３４と、有機ＥＬ素子などの光学素子４３６と、第１容量４３２と、走査線４１０、電源Ｖｄｄと、輝度データを入力するデータ線４２０を備える。勿論、光学素子４３６は、液晶セルであってもよい。

この画素回路の動作は、光学素子４３６の輝度データの書込のために、走査線４１０がハイになり、第１トランジスタ４３０がオンとなり、データ線４２０に入力された輝度データが第２トランジスタ４３４および第１容量４３２に設定される。発光のタイミングとなり、走査線４１０がローとなることで第１トランジスタ４３０がオフとなり、第２トランジスタ４３４のゲート電圧は維持され、設定された輝度データで発光する。なお、図１では、アクティブマトリクス駆動を説明したが、パッシブマトリクス駆動の表示パネルでもよい。

このように、各画素は、第１トランジスタ４３０のゲートのオンオフ制御により発光制御される。ゲートドライバ３００は、第１トランジスタ４３０のゲートのオンオフ制御をするためのパルス状の制御信号を、走査線４１０に印加する。すなわち、走査線を駆動する走査線駆動回路として機能する。

（実施形態１）
図２は、実施形態１に係る電源回路１００の構成を示す図である。電源回路１００は、チャージポンプ回路１１０を備える。チャージポンプ回路１１０は、図示しない電源電圧を昇圧して、一定レベルの電圧を出力する回路である。本実施形態では、例えば３０Ｖ程度の定電圧を出力する。チャージポンプ回路１１０は、その内部に図示しない複数の容量と、それらの容量への充電をオンオフするためのスイッチを備える。一般に、チャージポンプ回路は、各容量の充放電タイミングを制御することにより、入力電圧を昇圧することができる。このスイッチのオンオフタイミングは、後述するタイミング信号により制御される。

第２容量１２２、抵抗１２４、および第３トランジスタ１２８は、チャージポンプ回路１１０の出力から所定のタイミングで電荷を引き抜くための回路（以下、ゲートシェーディング回路１２０という。）を構成する。第２容量１２２は、チャージポンプ回路１１０の出力を充電する。ＮＯＴ回路１２６は、後述するタイミング信号の論理を反転する。第３トランジスタ１２８は、ｎチャネルトランジスタであり、ＮＯＴ回路１２６の出力がハイのときオンし、ローのときオフとなる。なお、第３トランジスタ１２８は、スイッチング作用を持つ素子であればなんでもよい。抵抗１２４は、第３トランジスタ１２８がオンした際に、第２容量１２２に充電された電荷をグラウンドに引き抜くためにある。

チャージポンプ回路１１０の前段にはＮＡＮＤ回路１０２が接続される。ＮＡＮＤ回路１０２の一方の入力端子には、所定のクロック信号ＣＬＫが常時入力される。このクロック信号ＣＬＫは、チャージポンプ回路１１０内で、上記電源電圧を昇圧するためのタイミングを供給するものである。ＮＡＮＤ回路１０２の他方の入力端子には、タイミングコントローラ２００からタイミング信号が入力される。

図３は、実施形態１におけるタイミングコントローラ２００の供給するタイミング信号の波形、および電源回路１００の出力波形を示す図である。タイミングコントローラ２００は、図３（ａ）に示すようなパルスを生成し、ＮＡＮＤ回路１０２、チャージポンプ回路１１０のシャットダウン端子、およびゲートシェーディング回路１２０に入力する。結果、図３（ｂ）の様に波形が変化されて、電源回路１００から電圧が出力される。

例えば、１秒間に６０フレームを表示し、走査線が７６０本の表示パネル４００を想定すると、一本の走査線４１０の割当時間を２０μｓ程度に設定することができる。その場合、電源回路１００の出力波形になまりを生成するための期間として、５μｓ程度のロー期間を設定する。これらの期間は一例であり、表示パネル４００の仕様などにより適宜、設定変更される値である。

ＮＡＮＤ回路１０２は、上記タイミング信号がハイのとき、上記クロック信号ＣＬＫの論理を反転した信号を出力する。この場合、チャージポンプ回路１１０は、この反転したクロック信号ＣＬＫを利用して、上記電源電圧を昇圧する。一方、ＮＡＮＤ回路１０２は、上記タイミング信号がローのとき、上記クロック信号ＣＬＫに関わらず、常時ハイを出力する。この場合、チャージポンプ回路１１０は、タイミングが供給されないので昇圧することができない。

チャージポンプ回路１１０の構成を、自己の出力電圧を利用して内部の最終段の容量のスイッチを制御可能な構成にし、オペアンプを用いた積分回路を介して、その積分回路の出力電圧をスイッチング制御に利用する場合、そのオペアンプの電源にシャットダウン端子を接続することができる。この構成では、上記タイミング信号がハイのときは、そのオペアンプに電源供給されて通常通り動作する。一方、上記タイミング信号がローのときは、そのオペアンプに電源供給されなくなり、上記スイッチがオフとなり、最終段の容量が充電できなくなる。これにより、チャージポンプ回路１１０は動作を停止し、第２容量１２２に充電しなくなる。

ゲートシェーディング回路１２０は、上記タイミング信号がハイのとき、その第３トランジスタ１２８がオフし、機能しない。一方、上記タイミング信号がローのとき、その第３トランジスタ１２８がオンし、チャージポンプ回路１１０の出力から電荷を引き抜くことができる。

電源回路１００の出力波形は、ゲートドライバ３００や表示パネル４００の仕様などにより調整する。この調整は、引き抜く電荷量により行うことができ、第２容量１２２の容量値、抵抗１２４の抵抗値、および第３トランジスタ１２８のサイズのいずれか、またはその組み合わせを調整することにより、引き抜く電荷量を設定することができる。

以上の説明をまとめると、電源回路１００の出力には、上記タイミング信号がハイのとき、チャージポンプ回路１１０の出力がそのまま出現し、上記タイミング信号がローのとき、チャージポンプ回路１１０の出力が引き抜かれて、なまった波形が出現することになる。例えば、図３（ａ）のタイミング信号に対して、電源回路１００の出力は、図３（ｂ）のような出力波形となる。図３（ｂ）のハイとローの電位差ΔＶは、第２容量１２２の容量値と、抵抗１２４の抵抗値によって任意に作り出すことができる。

このような電源回路１００の出力は、図１に示したゲートドライバ３００の電源電圧となる。図４は、ゲートドライバ３００の出力波形を示す図である。ゲートドライバ３００は、当該電源電圧と上記タイミング信号を基に、第１トランジスタ４３０を駆動するための制御信号を生成する。図４（ａ）は、本実施形態における制御信号の波形を示す。電源電圧がなまっているため、その制御信号のハイからローへの立ち下がりエッジもなまる。

これに対し、図４（ｂ）は、なまりのない通常の電源電圧と上記タイミング信号を基に生成した制御信号である。図４（ｂ）の左の波形はゲートドライバに近い点の信号を表し、右の波形はゲートドライバから遠い点の信号を表す。図１の表示パネル４００では、立ち下がりエッジのタイミングで、走査線を切り替えている。よって、図４（ｂ）のように、ゲートドライバから遠い点の信号のほうの立ち下がりエッジがなまり、近いほうの立ち下がりエッジがなまらないと、ゲートドライバからの距離によって、第１トランジスタ４３０の駆動タイミングにずれが生じてしまう。この点、図４（ａ）のように、予めなまった電源電圧を基に当該制御信号を生成することにより、ゲートドライバからの距離に関係なく、立ち下げりエッジのタイミングを均一化することができる。

以上説明したように実施形態１によれば、走査線に印加する制御信号のハイ期間がなまるよう、電源回路の出力をなまらしてゲートドライバに供給したことにより、同一走査線上における画素選択のタイミングずれを低減し、表示パネルのちらつきを低減することができる。

また、当該電源電圧をなまらしている期間に、電源回路を構成するチャージポンプ回路などの定電圧生成回路の動作を停止することにより、消費電流を抑制することができる。上述した図３の例では、２０μｓの１周期に対して５μｓ、チャージポンプ回路の動作を停止することにより、停止しない場合の３／４の消費電流に抑えることができる。

（実施形態２）
図５は、実施形態２に係る電源回路１００の構成を示す図である。実施形態２は、実施形態１に係る電源回路１００に遅延回路１３０が付加された構成である。実施形態１と同じ構成については同符号を付し、実施形態１とは異なる構成と動作を説明する。

遅延回路１３０は、ラッチ回路１３２、定電流源１３４、第４トランジスタ１３６、第３容量１３８、コンパレータ１４０、第２ＮＯＴ回路１４２、第３ＮＯＴ回路１４４、およびＡＮＤ回路１４６を備える。

ラッチ回路１３２は、ゲートドライバ３００から供給されるタイミング信号がセット端子に入力され、ＡＮＤ回路１４６の出力がリセット端子に入力される。まず、上記タイミング信号がハイのとき、ハイを出力する。すると、第２ＮＯＴ回路１４２の出力がローとなり、ＡＮＤ回路１４６の一方の端子にローが入力されることになる。これにより、ＡＮＤ回路１４６の出力がローになり、ＮＡＮＤ回路１０２、チャージポンプ回路１１０のシャットダウン端子、第３トランジスタのゲート、およびラッチ回路１３２にローが入力されることになる。したがって、チャージポンプ回路１１０は通常動作を維持し、ゲートシェーディング回路１２０も電荷を引き抜かない。

次に、ラッチ回路１３２は、上記タイミング信号がローに遷移すると、ローを出力する。すると、第２ＮＯＴ回路１４２の出力がハイとなり、ＡＮＤ回路１４６の一方の端子にハイが入力されることになる。よって、もう一方の端子への入力によって出力が決まることになる。

ラッチ回路１３２のロー出力は、第４トランジスタ１３６のベースをオフすることになる。すると、定電流源１３４の出力が第４トランジスタ１３６を導通せずに、そのコレクタに出力が表れるようになり、第３容量１３８に電圧が充電される。この第３容量１３８の両端電圧Ｖｃは、コンパレータ１４０の反転入力端子に入力される。

コンパレータ１４０の非反転入力端子には、所定の基準電圧Ｖｒが入力される。この基準電圧値、定電流源１３４の電流値Ｉ、および第３容量１３８の容量値Ｃにより後述する遅延期間Δｔを設定することができる。すなわち、Δｔ＝Ｖｒ・Ｃ／Ｉとなる。

コンパレータ１４０は、第３容量１３８の両端電圧Ｖｃが所定の基準電圧Ｖｒを超えたときにハイを出力し、それ以下のときにローを出力する。第４トランジスタ１３６がオフになってから、上記遅延期間Δｔ、コンパレータ１４０はローを出力する。そのとき、第３ＮＯＴ回路の出力がハイとなり、ＡＮＤ回路１４６の全入力端子がハイとなるため、ＡＮＤ回路１４６は、ＮＡＮＤ回路１０２、チャージポンプ回路１１０のシャットダウン端子、第３トランジスタのゲート、およびラッチ回路１３２にハイを出力する。

これにより、チャージポンプ回路１１０は動作を停止し、ゲートシェーディング回路１２０はチャージポンプ回路１１０の出力から電荷を引き抜く。本実施形態のラッチ回路１３２は、リセット端子がハイのとき、セット端子の入力を保持する。この場合、上記タイミング信号がハイに遷移してもローを保持する。

第４トランジスタ１３６がオフになってから、上記遅延期間Δｔが経過すると、コンパレータ１４０がハイに遷移する。すると、第３ＮＯＴ回路の出力がローとなり、ＡＮＤ回路１４６の一方の入力端子がローとなるため、ＡＮＤ回路１４６は、ＮＡＮＤ回路１０２、チャージポンプ回路１１０のシャットダウン端子、第３トランジスタのゲート、およびラッチ回路１３２にローを出力する。したがって、チャージポンプ回路１１０は通常動作に復帰し、ゲートシェーディング回路１２０も電荷を引き抜かなくなる。また、ラッチ回路１３２は、リセット端子がローのとき、セット端子の値をリセットする。したがって、この段階でセット端子にハイが入力されていれば、ハイを出力する。

図６は、実施形態２におけるタイミングコントローラ２００の供給するタイミング信号の波形、第３容量１３８の両端電圧Ｖｃの波形および電源回路１００の出力波形を示す図である。図６（ａ）は、図３（ａ）と同様に、タイミングコントローラ２００により生成されるパルス信号を示す。図６（ｂ）は、第３容量１３８の両端電圧が積分されながら、コンパレータ１４０の基準電圧Ｖｒまで立ち上がる。この基準電圧Ｖｒまでの期間が上記遅延期間Δｔである。図６（ｃ）は、実施形態２における電源回路１００の出力波形を示す。図３（ｂ）に示した実施形態１の出力波形と比較すると分かるように、上記タイミング信号のパルス幅に制限されずに、波形をなまらせる期間を設定することができる。すなわち、上記遅延期間Δｔに対応したなまりを生成することができるため、上記した基準電圧Ｖｒの基準電圧値、定電流源１３４の電流値Ｉ、および第３容量１３８の容量値Ｃなどのパラメータを調整することにより、任意の波形を生成することができる。

以上説明したように実施形態２によれば、タイミングコントローラから供給されるタイミングに制限されずに、電源回路の出力波形をなまらせることができる。よって、当該タイミング信号がゲートドライバなど、他の回路で利用する場合、その回路に影響を与えずに上記出力波形を調整することができ、設計が容易になる。

（実施形態３）
図７は、実施形態３に係る携帯機器６００の構成を示すブロック図である。この携帯機器６００は、携帯電話機、ＰＨＳ（Personal Handyphone System）、ＰＤＡ（Personal Digital Assistance）、デジタルカメラ、音楽再生機器など、表示部を搭載する携帯機器が該当する。携帯機器６００は、所定の画像を表示する表示パネル４００、その走査線を制御するゲートドライバ３００、それに電源を供給する実施形態１、２に説明した電源回路１００、その電源回路１００に電源を供給する直流電源６１０を備える。直流電源６１０は、例えば、リチウムイオン電池や充電式のバッテリなどが該当する。

以上説明したように実施形態３によれば、実施形態１、２の電源回路１００を搭載することにより、消費電流を抑えながら、表示パネルのちらつきを低減することができる携帯機器を実現することができる。したがって、携帯機器の駆動時間の延長と、表示部に表示される画質の向上を両立することができる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施形態では、安定化した電源電圧を生成するためにチャージポンプ回路を利用する例を説明した。この点、スイッチングレギュレータや一般のレギュレータを用いてもよい。この場合、ある程度高い電源電圧をそれらに入力する必要がある。

また、実施形態では、抵抗により電荷を引き抜いたが、定電流源で引き抜いてもよい。

また、実施形態では、立ち下がりエッジをなまらせる例を説明したが、走査線に印加する信号の立ち上がりエッジをなまらせることも可能である。また、両方のエッジをなまらせることも可能である。そのような電源電圧の波形は、一般の波形整形技術により、容易に実現可能である。

実施形態における電源回路が適用される表示装置の概略図である。実施形態１に係る電源回路の構成を示す図である。実施形態１におけるタイミングコントローラの供給するタイミング信号の波形、および電源回路の出力波形を示す図である。ゲートドライバの出力波形を示す図である。実施形態２に係る電源回路の構成を示す図である。実施形態２におけるタイミングコントローラの供給するタイミング信号の波形、第３容量の両端電圧の波形および電源回路の出力波形を示す図である。実施形態３に係る携帯機器の構成を示す図である。

符号の説明

１００電源回路、１０２ＮＡＮＤ回路、１１０チャージポンプ回路、１２０ゲートシェーディング回路、１２２第２容量、１２４抵抗、１２８第３トランジスタ、１３０遅延回路、２００タイミングコントローラ、３００ゲートドライバ、４００表示パネル、４１０走査線、４２０データ線、４３０第１トランジスタ、４３２第１容量、４３４第２トランジスタ、４３６光学素子、５００表示装置。

Claims

表示パネルの走査線に接続されたスイッチング素子を駆動するためのパルス状の制御信号を生成するゲートドライバに、電源電圧を供給する電源回路であって、
入力電圧を昇圧して前記電源電圧を生成するチャージポンプ回路と、
前記チャージポンプ回路の出力から所定の電荷を引き抜く回路と、を備え、
前記チャージポンプ回路の動作タイミングおよび前記電荷を引き抜く回路の動作タイミングは、同一のタイミングコントローラにより生成されたタイミング信号により制御され、
前記タイミング信号がハイのとき、前記チャージポンプ回路は昇圧し、前記電荷を引き抜く回路は電荷を引き抜かず、
前記タイミング信号がローのとき、前記チャージポンプ回路は昇圧せず、前記電荷を引き抜く回路は電荷を引き抜き、
前記ゲートドライバは、本電源回路から出力される電源電圧と、前記タイミング信号をもとに、立ち下がりエッジがなまったパルス状の制御信号を生成することを特徴とする電源回路。
前記電荷を引き抜く回路は、
前記チャージポンプ回路の出力を充電するための容量と、
前記容量に充電された電荷をグラウンドに引きぬくための抵抗およびトランジスタと、を含み、
前記トランジスタは、前記タイミング信号によりオンに制御されたとき、前記チャージポンプ回路の出力をグラウンドに引きぬくことを特徴とする請求項１に記載の電源回路。
前記電荷を引き抜く期間を調整する回路をさらに備えることを特徴とする請求項１に記載の電源回路。
前記タイミングコントローラにより生成されたタイミング信号を遅延させる遅延回路をさらに備え、
前記チャージポンプ回路の動作タイミングおよび前記電荷を引き抜く回路の動作タイミングは、前記遅延回路により遅延されたタイミング信号により制御されることを特徴とする請求項１に記載の電源回路。
前記遅延回路は、
前記タイミング信号がセット端子に入力されるラッチ回路と、
ベースで前記ラッチ回路の出力を受け、コレクタが定電流源に接続され、エミッタがグラウンドに接続されたトランジスタと、
前記トランジスタのコレクタの電圧を充電するための容量と、
反転入力端子に前記容量の電圧が入力され、非反転入力端子に所定の基準電圧が入力されるコンパレータと、
前記ラッチ回路の出力を反転させる第１のＮＯＴ回路と、
前記コンパレータの出力を反転させる第２のＮＯＴ回路と、
前記第１のＮＯＴ回路および前記第２のＮＯＴ回路の出力を受けるＡＮＤ回路と、を含み、
前記ＡＮＤ回路の出力は、前記ラッチ回路のリセット端子、前記チャージポンプ回路のシャットダウン端子、および前記電荷を引き抜く回路に含まれるトランジスタのゲートに入力されることを特徴とする請求項４に記載の電源回路。
ひとつの半導体基板上に一体集積化されることを特徴とする請求項１から５のいずれかに記載の電源回路。
表示パネルと、
前記表示パネルの走査線に接続されたスイッチング素子を駆動するためのパルス状の制御信号を生成するゲートドライバと、
請求項１から６のいずれかに記載の電源回路と、を備え、
前記ゲートドライバは、前記電源回路から出力される電源電圧と、前記タイミング信号をもとに、立ち下がりエッジがなまったパルス状の制御信号を生成することを特徴とする表示装置。
表示パネルと、
前記表示パネルの走査線に接続されたスイッチング素子を駆動するためのパルス状の制御信号を生成するゲートドライバと、
請求項１から６のいずれかに記載の電源回路と、を備え、
前記電源回路は、搭載される直流電源から電源供給され、
前記ゲートドライバは、前記電源回路から出力される電源電圧と、前記タイミング信号をもとに、立ち下がりエッジがなまったパルス状の制御信号を生成することを特徴とする携帯機器。