CN110070828B - Goa电路及显示面板 - Google Patents

Goa电路及显示面板 Download PDF

Info

Publication number
CN110070828B
CN110070828B CN201910276192.1A CN201910276192A CN110070828B CN 110070828 B CN110070828 B CN 110070828B CN 201910276192 A CN201910276192 A CN 201910276192A CN 110070828 B CN110070828 B CN 110070828B
Authority
CN
China
Prior art keywords
transistor
node
electrically connected
signal
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910276192.1A
Other languages
English (en)
Other versions
CN110070828A (zh
Inventor
张留旗
韩佰祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910276192.1A priority Critical patent/CN110070828B/zh
Priority to PCT/CN2019/086401 priority patent/WO2020206796A1/zh
Publication of CN110070828A publication Critical patent/CN110070828A/zh
Application granted granted Critical
Publication of CN110070828B publication Critical patent/CN110070828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Abstract

本申请实施例提供的GOA电路及显示面板，该GOA包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、反相模块、维持模块、第一输出模块、第二输出模块、以及输出控制模块，其采用较为简单的电路设计输出负脉冲波形信号。

Description

GOA电路及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种GOA电路及显示面板。
背景技术
GOA(英文全称：Gate Driver on Array，中文全称：集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。
在有机发光二极管显示面板中，GOA电路输出的信号需要两种脉冲波形：一种为正脉冲波形，该波形可以使用常规的GOA电路产生；另一种为负脉冲波形。然而，现有的GOA电路为生成负脉冲波形的信号，其电路设计较为复杂。
发明内容
本申请实施例的目的在于提供一种GOA电路及显示面板，能够解决现有的GOA电路为生成负脉冲波形的信号，其电路设计较为复杂的技术问题。
本申请实施例提供一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、反相模块、维持模块、第一输出模块、第二输出模块、以及输出控制模块；
所述输入模块接入本级时钟信号以及上一级级传信号，并电性连接于第一节点，用于在所述本级时钟信号的控制下将所述上一级级传信号输出至所述第一节点；
所述反相模块电性连接于第二节点以及所述第一节点，用于在所述第一节点的电位控制下，控制所述第二节点的电位；
所述维持模块接入低电平信号，并电性连接于所述第二节点以及所述第一节点，用于在所述第二节点的电位控制下，维持所述第一节点的电位在所述低电平信号的电位；
所述第一输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级级传信号；
所述第二输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级扫描信号；
所述输出控制模块接入高电平信号，并电性连接于所述第一节点、所述本级扫描信号以及所述本级级传信号，用于在所述第一节点的电位控制下，将所述本级级传信号上拉至所述高电平信号的电位，以及将所述本级扫描信号上拉至所述高电平信号的电位。
在本申请所述的GOA电路中，所述输入模块包括第一晶体管；
所述第一晶体管的栅极电性连接于所述本级时钟信号，所述第一晶体管的源极电性连接于所述上一级级传信号，所述第一晶体管的漏极电性连接于所述第一节点。
在本申请所述的GOA电路中，所述反相模块包括第二晶体管、第三晶体管、第四晶体管以及第五晶体管；
所述第二晶体管的栅极以及所述第三晶体管的栅极均电性连接于所述第一节点，所述第二晶体管的源极以及所述第三晶体管的源极均电性连接于所述低电平信号；所述第二晶体管的漏极、所述第四晶体管的漏极以及所述第五晶体管的栅极电性连接，所述第四晶体管的栅极、所述第四晶体管的源极以及所述第五晶体管的源极均与所述高电平信号电性连接；所述第三晶体管的漏极以及所述第五晶体管的漏极均与所述第二节点电性连接。
在本申请所述的GOA电路中，所述维持模块包括第六晶体管；
所述第六晶体管的栅极电性连接于所述第二节点，所述第六晶体管的源极电性连接于所述低电平信号，所述第六晶体管的漏极电性连接于所述第一节点。
在本申请所述的GOA电路中，所述第一输出模块包括第七晶体管；
所述第七晶体管的栅极电性连接于所述第二节点，所述第七晶体管的源极电性连接于所述本级时钟信号，所述第七晶体管的漏极电性连接于所述本级级传信号。
在本申请所述的GOA电路中，所述第二输出模块包括第八晶体管；
所述第八晶体管的栅极电性连接于所述第二节点，所述第八晶体管的源极电性连接于所述本级时钟信号，所述第八晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述输出控制模块包括第九晶体管以及第十晶体管；
所述第九晶体管的栅极以及所述第十晶体管的栅极均电性连接于所述第一节点，所述第九晶体管的源极以及所述第十晶体管的源极均电性连接于所述高电平信号，所述第九晶体管的漏极电性连接于所述本级级传信号，所述第十晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述GOA电路还包括第十一晶体管；所述第十一晶体管的栅极以及源极均电性连接于复位信号，所述第十一晶体管的漏极电性连接于所述第一节点。
在本申请所述的GOA电路中，第一级GOA单元由起始信号启动，其余GOA单元由相应的上一级GOA单元级传启动。
本申请实施例还提供一种显示面板，包括以上所述的GOA电路。
本申请实施例提供的GOA电路及显示面板，采用较为简单的电路设计输出负脉冲波形信号。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的GOA电路的结构示意图；
图2为本申请实施例提供的GOA电路中一GOA单元的第一种电路示意图；
图3为本申请实施例提供的GOA电路中一GOA单元的信号时序图；
图4为本申请实施例提供的GOA电路中一GOA单元的第二种电路示意图；以及
图5为本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管均为N型晶体管，其中，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
请参阅图1，图1为本申请实施例提供的GOA电路的结构示意图。如图1所示，本申请实施例提供的GOA电路10包括多级级联的GOA单元20。每一级GOA单元20均用于输出一负脉冲波形的扫描信号以及一负脉冲波形的级传信号。其中，当该GOA电路10工作时，第一级GOA单元20接入起始信号STV，随后，第二级GOA单元20、第三级GOA单元20，……，最后一级GOA单元20依次级传启动。
例如，以级联的第n-1级GOA单元、第n级GOA单元和第n+1级GOA单元为例。当第n-1级GOA单元工作时，第n-1级GOA单元输出负脉冲波形的扫描信号以及负脉冲波形的级传信号，用于在发光二极管显示面板中控制发光二极管发光。随后，第n-1级GOA单元的级传信号启动第n级GOA单元，第n级GOA单元输出负脉冲波形的扫描信号以及负脉冲波形的级传信号。最后，第n级GOA单元的级传信号启动第n+1级GOA单元，第n+1级GOA单元输出负脉冲波形的扫描信号以及负脉冲波形的级传信号。
进一步的，请参阅图2，图2为本申请实施例提供的GOA电路中一GOA单元的第一种电路示意图。如图2所示，该GOA单元20包括：输入模块101、反相模块102、维持模块103、第一输出模块104、第二输出模块105、以及输出控制模块106。
其中，输入模块101接入本级时钟信号CK(n)以及上一级级传信号Cout(n-1)，并电性连接于第一节点a，用于在本级时钟信号CK(n)的控制下将上一级级传信号Cout(n-1)输出至第一节点a。
其中，反相模块102电性连接于第二节点b以及第一节点a，用于在第一节点a的电位控制下，控制第二节点b的电位。
其中，维持模块103接入低电平信号VGL，并电性连接于第二节点b以及第一节点a，用于在第二节点b的电位控制下，维持第一节点a的电位在低电平信号VGL的电位。
其中，第一输出模块104接入本级时钟信号CK(n)，并电性连接于第二节点b，用于在第二节点b的电位控制下，输出本级级传信号Cout(n)。
其中，第二输出模块105接入本级时钟信号CK(n)，并电性连接于第二节点b，用于在第二节点b的电位控制下，输出本级扫描信号G(n)。
其中，输出控制模块106接入高电平信号VGH，并电性连接于第一节点a、本级扫描信号G(n)以及本级级传信号Cout(n)，用于在第一节点a的电位控制下，将本级级传信号Cout(n)上拉至高电平信号VGH的电位，以及将本级扫描信号G(n)上拉至高电平信号VGH的电位。
在一些实施例中，输入模块101包括第一晶体管T1；第一晶体管T1的栅极电性连接于本级时钟信号CK(n)，第一晶体管T1的源极电性连接于上一级级传信号Cout(n-1)，第一晶体管T1的漏极电性连接于第一节点a。
在一些实施例中，反相模块102包括第二晶体管T2、第三晶体管T3、第四晶体管T4以及第五晶体管T5；第二晶体管T2的栅极以及第三晶体管T3的栅极均电性连接于第一节点a，第二晶体管T2的源极以及第三晶体管T3的源极均电性连接于低电平信号VGL；第二晶体管T2的漏极、第四晶体管T4的漏极以及第五晶体管T5的栅极电性连接，第四晶体管T4的栅极、第四晶体管T4的源极以及第五晶体管T5的源极均与高电平信号VGH电性连接；第三晶体管T3的漏极以及第五晶体管T5的漏极均与第二节点b电性连接。
在一些实施例中，维持模块103包括第六晶体管T6；第六晶体管T6的栅极电性连接于第二节点b，第六晶体管T6的源极电性连接于低电平信号VGL，第六晶体管T6的漏极电性连接于第一节点a。
在一些实施例中，第一输出模块104包括第七晶体管T7；第七晶体管T7的栅极电性连接于第二节点b，第七晶体管T7的源极电性连接于本级时钟信号CK(n)，第七晶体管T7的漏极电性连接于本级级传信号Cout(n)。
在一些实施例中，第二输出模块105包括第八晶体管T8；第八晶体管T8的栅极电性连接于第二节点b，第八晶体管T8的源极电性连接于本级时钟信号CK(n)，第八晶体管T8的漏极电性连接于本级扫描信号G(n)。
在一些实施例中，输出控制模块106包括第九晶体管T9以及第十晶体管T10；第九晶体管T9的栅极以及第十晶体管T10的栅极均电性连接于第一节点a，第九晶体管T9的源极以及第十晶体管T10的源极均电性连接于高电平信号VGH，第九晶体管T9的漏极电性连接于本级级传信号Cout(n)，第十晶体管T10的漏极电性连接于本级扫描信号G(n)。
需要说明的是，现有的GOA电路生成正脉冲波形的信号，其采用的晶体管一般为N型晶体管，而现有的GOA电路生成负脉冲波形的信号，其采用的晶体管一般为P型晶体管，其中，P型晶体管为在栅极为低电平时导通，在栅极为高电平时截止。也即，现有的发光二极管显示面板为同时生成正脉冲波形的信号和负脉冲波形的信号，其需要采用两种不同类型晶体管。
本申请实施例提供的GOA电路10与现有的GOA电路的区别在于：本申请实施例提供的GOA电路10生成负脉冲波形的信号，其采用的晶体管均为N型晶体管，从而可以在发光二极管中使用同种类型的晶体管，简化工艺，且电路设计较为简单。
具体的，请结合图2、图3，图3为本申请实施例提供的GOA电路中一GOA单元的信号时序图。其中，该GOA单元20的工作时序包括：第一时间段t1、第二时间段t2以及第三时间段t3。
具体的，在第一时间段t1，本级时钟信号CK(n)为高电位，使得第一晶体管T1打开，上一级级传信号Cout(n-1)输出至第一节点a，使得第一节点a的电位为低电位。由于第一节点a的电位为低电位，使得第二晶体管T2以及第三晶体管T3关闭，进而使得第二节点b的电位为高电位。由于第二节点b的电位为高电位，使得第六晶体管T6、第七晶体管T7以及第八晶体管T8打开，本级级传信号Cout(n)的电位为高电位，本级扫描信号G(n)的电位为高电位，低电平信号VGL经第六晶体管T6输出至第一节点a，以维持第一节点a的电位在低电平信号VGL的电位。由于第一节点a的电位为低电位，使得第九晶体管T9以及第十晶体管T10关闭。
在第二时间段t2，本级时钟信号CK(n)为低电位，使得第一晶体管T1关闭，第一节点a的电位为低电位。由于第一节点a的电位为低电位，使得第二晶体管T2以及第三晶体管T3关闭，进而使得第二节点b的电位为高电位。由于第二节点b的电位为高电位，使得第六晶体管T6、第七晶体管T7以及第八晶体管T8打开，本级级传信号Cout(n)的电位为低电位，本级扫描信号G(n)的电位为低电位，低电平信号VGL经第六晶体管T6输出至第一节点a，以维持第一节点a的电位在低电平信号VGL的电位。由于第一节点a的电位为低电位，使得第九晶体管T9以及第十晶体管T10关闭。
在第三时间段t3，本级时钟信号CK(n)为高电位，使得第一晶体管T1打开，上一级级传信号Cout(n-1)输出至第一节点a，使得第一节点a的电位为高电位。由于第一节点a的电位为高电位，使得第二晶体管T2以及第三晶体管T3打开，进而使得第二节点b的电位为低电位。由于第二节点b的电位为低电位，使得第六晶体管T6、第七晶体管T7以及第八晶体管T8关闭。由于第一节点a的电位为高电位，使得第九晶体管T9以及第十晶体管T10打开，本级级传信号Cout(n)的电位为高电位，本级扫描信号G(n)的电位为高电位。
之后，第一晶体管T1不断被本级时钟信号CK(n)打开，上一级级传信号Cout(n-1)不断输出至第一节点a，以维持第一节点a的电位在高电位，从而保证本级级传信号Cout(n)和本级扫描信号G(n)长时间输出高电位。
另外，请参阅图4，图4为本申请实施例提供的GOA电路中一GOA单元的第二种电路示意图。其中，图4所示的电路与图2所示的电路的区别在于：图4所示的GOA电路还包括：第十一晶体管T11；第十一晶体管T11的栅极以及源极均电性连接于复位信号R，第十一晶体管T11的漏极电性连接于第一节点a。
具体的，结合图3、图4所示，本申请实施例提供的GOA电路10在开始工作时，通过每一级GOA单元20中的第十一晶体管T11对每一级GOA单元进行复位，从而提高GOA电路的稳定性。具体的，在复位阶段t0，复位信号R的电位为高电位，第十一晶体管T11打开，进而使得第一节点a的电位为高电位。由于第一节点a的电位为高电位，使得第二晶体管T2以及第三晶体管T3打开，进而使得第二节点b的电位为低电位。由于第二节点b的电位为低电位，使得第六晶体管T6、第七晶体管T7以及第八晶体管T8关闭。由于第一节点a的电位为高电位，使得第九晶体管T9以及第十晶体管T10打开，本级级传信号Cout(n)的电位为高电位，本级扫描信号G(n)的电位为高电位。
请参阅图5，图5为本申请实施例提供的显示面板的结构示意图。如图5所示，该显示面板包括显示区域100以及集成设置在显示区域100边缘上的GOA电路200；其中，该GOA电路200与上述的GOA电路10的结构和原理类似，这里不再赘述。
以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (4)

1.一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、反相模块、维持模块、第一输出模块、第二输出模块、以及输出控制模块；
所述输入模块接入本级时钟信号以及上一级级传信号，并电性连接于第一节点，用于在所述本级时钟信号的控制下将所述上一级级传信号输出至所述第一节点；
所述反相模块电性连接于第二节点以及所述第一节点，用于在所述第一节点的电位控制下，控制所述第二节点的电位；
所述维持模块接入低电平信号，并电性连接于所述第二节点以及所述第一节点，用于在所述第二节点的电位控制下，维持所述第一节点的电位在所述低电平信号的电位；
所述第一输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级级传信号；
所述第二输出模块接入所述本级时钟信号，并电性连接于所述第二节点，用于在所述第二节点的电位控制下，输出本级扫描信号；
所述输出控制模块接入高电平信号，并电性连接于所述第一节点、所述本级扫描信号以及所述本级级传信号，用于在所述第一节点的电位控制下，将所述本级级传信号上拉至所述高电平信号的电位，以及将所述本级扫描信号上拉至所述高电平信号的电位；
所述输入模块包括第一晶体管，所述反相模块包括第二晶体管、第三晶体管、第四晶体管以及第五晶体管，所述维持模块包括第六晶体管，所述第一输出模块包括第七晶体管，所述第二输出模块包括第八晶体管，所述输出控制模块包括第九晶体管以及第十晶体管，所述第一晶体管所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管以及所述第十晶体管均为N型晶体管，其特征在于，所述第一晶体管的栅极电性连接于所述本级时钟信号，所述第一晶体管的源极电性连接于所述上一级级传信号，所述第一晶体管的漏极电性连接于所述第一节点，所述第二晶体管的栅极以及所述第三晶体管的栅极均电性连接于所述第一节点，
所述第二晶体管的源极以及所述第三晶体管的源极均电性连接于所述低电平信号；所述第二晶体管的漏极、所述第四晶体管的漏极以及所述第五晶体管的栅极电性连接，所述第四晶体管的栅极、所述第四晶体管的源极以及所述第五晶体管的源极均与所述高电平信号电性连接；所述第三晶体管的漏极以及所述第五晶体管的漏极均与所述第二节点电性连接，
所述第六晶体管的栅极电性连接于所述第二节点，所述第六晶体管的源极电性连接于所述低电平信号，所述第六晶体管的漏极电性连接于所述第一节点，
所述第七晶体管的栅极电性连接于所述第二节点，所述第七晶体管的源极电性连接于所述本级时钟信号，所述第七晶体管的漏极电性连接于所述本级级传信号，
所述第八晶体管的栅极电性连接于所述第二节点，所述第八晶体管的源极电性连接于所述本级时钟信号，所述第八晶体管的漏极电性连接于所述本级扫描信号，
所述第九晶体管的栅极以及所述第十晶体管的栅极均电性连接于所述第一节点，所述第九晶体管的源极以及所述第十晶体管的源极均电性连接于所述高电平信号，所述第九晶体管的漏极电性连接于所述本级级传信号，所述第十晶体管的漏极电性连接于所述本级扫描信号。
2.根据权利要求1所述的GOA电路，其特征在于，所述GOA电路还包括第十一晶体管；所述第十一晶体管的栅极以及源极均电性连接于复位信号，所述第十一晶体管的漏极电性连接于所述第一节点。
3.根据权利要求1所述的GOA电路，其特征在于，第一级GOA单元由起始信号启动，其余GOA单元由相应的上一级GOA单元级传启动。
4.一种显示面板，其特征在于，包括权利要求1-3任一项所述的GOA电路。
CN201910276192.1A 2019-04-08 2019-04-08 Goa电路及显示面板 Active CN110070828B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910276192.1A CN110070828B (zh) 2019-04-08 2019-04-08 Goa电路及显示面板
PCT/CN2019/086401 WO2020206796A1 (zh) 2019-04-08 2019-05-10 Goa电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910276192.1A CN110070828B (zh) 2019-04-08 2019-04-08 Goa电路及显示面板

Publications (2)

Publication Number Publication Date
CN110070828A CN110070828A (zh) 2019-07-30
CN110070828B true CN110070828B (zh) 2021-02-26

Family

ID=67367276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910276192.1A Active CN110070828B (zh) 2019-04-08 2019-04-08 Goa电路及显示面板

Country Status (2)

Country Link
CN (1) CN110070828B (zh)
WO (1) WO2020206796A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110503913B (zh) * 2019-08-27 2023-02-28 上海中航光电子有限公司 一种扫描电路、显示面板和显示面板的驱动方法
CN111261108A (zh) 2020-02-11 2020-06-09 深圳市华星光电半导体显示技术有限公司 栅极驱动电路
CN113593460A (zh) * 2021-07-19 2021-11-02 Tcl华星光电技术有限公司 Goa电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034438A1 (en) * 2001-10-16 2003-04-24 Samsung Electronics Co., Ltd. Shift resister and liquid crystal display having the same
KR20040103192A (ko) * 2003-05-31 2004-12-08 삼성전자주식회사 게이트 구동회로
CN1825491A (zh) * 2006-03-08 2006-08-30 友达光电股份有限公司 动态移位暂存电路
CN1885378A (zh) * 2005-06-23 2006-12-27 Lg.菲利浦Lcd株式会社 选通驱动器
CN101051440A (zh) * 2006-04-06 2007-10-10 三星Sdi株式会社 扫描驱动电路以及采用其的有机发光显示器
KR20100031342A (ko) * 2008-09-12 2010-03-22 호서대학교 산학협력단 디스플레이용 레벨 시프터
CN104332127A (zh) * 2013-11-29 2015-02-04 北京大学深圳研究生院 一种移位寄存器单元和栅极驱动电路及其显示器
KR20180066934A (ko) * 2016-12-09 2018-06-20 엘지디스플레이 주식회사 표시장치
CN110085160A (zh) * 2019-04-04 2019-08-02 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003240026A1 (en) * 2002-06-15 2003-12-31 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR101542509B1 (ko) * 2008-12-24 2015-08-06 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
CN104282288B (zh) * 2014-11-07 2016-08-17 京东方科技集团股份有限公司 移位寄存器单元以及使用它的栅极驱动电路和显示设备
CN104409045B (zh) * 2014-12-10 2016-05-11 京东方科技集团股份有限公司 移位寄存器及其驱动方法、移位扫描电路和显示装置
CN104517578B (zh) * 2014-12-30 2017-01-25 深圳市华星光电技术有限公司 显示装置及其栅极驱动电路
KR20160117707A (ko) * 2015-03-30 2016-10-11 삼성디스플레이 주식회사 쉬프트 레지스터 및 이를 구비한 표시장치
CN106328042A (zh) * 2015-06-19 2017-01-11 上海和辉光电有限公司 移位寄存器及oled显示器驱动电路
CN105139816B (zh) * 2015-09-24 2017-12-19 深圳市华星光电技术有限公司 栅极驱动电路
CN105096903B (zh) * 2015-09-28 2018-05-11 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105390116B (zh) * 2015-12-28 2018-04-20 深圳市华星光电技术有限公司 栅极驱动电路
CN110349536B (zh) * 2019-04-08 2021-02-23 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034438A1 (en) * 2001-10-16 2003-04-24 Samsung Electronics Co., Ltd. Shift resister and liquid crystal display having the same
KR20040103192A (ko) * 2003-05-31 2004-12-08 삼성전자주식회사 게이트 구동회로
CN1885378A (zh) * 2005-06-23 2006-12-27 Lg.菲利浦Lcd株式会社 选通驱动器
CN1825491A (zh) * 2006-03-08 2006-08-30 友达光电股份有限公司 动态移位暂存电路
CN101051440A (zh) * 2006-04-06 2007-10-10 三星Sdi株式会社 扫描驱动电路以及采用其的有机发光显示器
KR20100031342A (ko) * 2008-09-12 2010-03-22 호서대학교 산학협력단 디스플레이용 레벨 시프터
CN104332127A (zh) * 2013-11-29 2015-02-04 北京大学深圳研究生院 一种移位寄存器单元和栅极驱动电路及其显示器
KR20180066934A (ko) * 2016-12-09 2018-06-20 엘지디스플레이 주식회사 표시장치
CN110085160A (zh) * 2019-04-04 2019-08-02 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Also Published As

Publication number Publication date
CN110070828A (zh) 2019-07-30
WO2020206796A1 (zh) 2020-10-15

Similar Documents

Publication Publication Date Title
CN109147635B (zh) 一种移位寄存器、其驱动方法及显示装置
US9865211B2 (en) Shift register unit, gate driving circuit and display device
CN107799087B (zh) 一种goa电路及显示装置
US20180122289A1 (en) Shift register, driving method, gate driving circuit and display device
CN110619852B (zh) 一种扫描电路、显示面板和显示装置
CN110070828B (zh) Goa电路及显示面板
US9792845B2 (en) Scan driving circuit
CN110007628B (zh) Goa电路及显示面板
US20150365085A1 (en) Dual Pull-Down Control Module, Shift Register Unit, Gate Driver, and Display Panel
CN110349536B (zh) Goa电路及显示面板
CN110085160B (zh) Goa电路及显示面板
US20200302847A1 (en) Gate driver on array circuit and display panel
CN107516505B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板
CN109427409B (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN111754925A (zh) Goa电路以及显示面板
CN108766358B (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN112802424A (zh) 移位寄存器、显示面板及显示装置
US7499517B2 (en) Shift register and shift register set using the same
US9858874B2 (en) Scan driving circuit
CN110570799B (zh) Goa电路及显示面板
US10078992B2 (en) Scan driving circuit having simple structure and high reliability
CN112164371B (zh) 驱动电路及显示面板
US11893942B2 (en) GOA unit circuit, driving method, GOA circuit, and display apparatus
EP3624100B1 (en) Light emitting control circuit, light emitting control driver and display device
US11468820B2 (en) Control circuit configuration for shift register unit, gate driving circuit and display device, and method for driving the shift register unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant