CN101510411B - 显示装置及其修复方法 - Google Patents

Abstract

一种显示装置及其修复方法，所述显示装置包括栅极线以及两栅极阵列电路。这些栅极阵列电路分设于栅极线的两侧，每一栅极阵列电路包括电性耦接至栅极线的级。每一级包括一第一晶体管及一修复电路。其中，第一晶体管的第一源/漏极耦接至栅极线，第二源/漏极接收一时脉信号；修复电路的第一端耦接至第一晶体管的栅极，其第二端耦接至一预设电位，且此修复电路的至少一控制端适于接收至少一修复信号以将第一晶体管的栅极的电位拉至预设电位，藉此使第一晶体管于此至少一修复信号被提供至修复电路时保持截止状态。

Description

显示装置及其修复方法 

技术领域

本发明是有关于显示技术领域，且特别是有关于一种显示装置及其修复方法。 

背景技术

显示装置例如液晶显示装置通常包括显示基板及设置在显示基板上的栅极驱动电路及源极驱动电路。其中，栅极驱动电路用于驱动显示基板上的多条栅极线，源极驱动电路用于将图像信号输出至显示基板上的与这些栅极线交叉设置的多条数据线。栅极驱动电路和源极驱动电路可以以带载封装(TCP)或玻璃覆晶封装(COG)形式设置在显示基板上。栅极驱动电路还可以直接形成在显示基板中，亦即所谓的栅极阵列电路(Gate-On-Array Circuit，GOA Circuit)。在显示基板中直接形成栅极驱动电路的这种结构包括移位寄存器(Shift Register)，移位寄存器包括多个级联耦接的级(Stage)。当栅极驱动电路中出现不良时，由于栅极驱动电路直接形成在显示基板中，所以不易修复栅极驱动电路。 

发明内容

本发明的目的之一就是在提供一种显示装置，当其栅极驱动电路中出现不良时易于修复。 

本发明的再一目的是提供一种显示装置的修复方法，适于当此显示装置的栅极驱动电路中出现不良时进行修复。 

本发明一实施例提出的一种显示装置，其包括一第一栅极线以及二栅极 阵列电路。此二栅极阵列电路分设于第一栅极线的两侧，且每一栅极阵列电路包括一第一级且第一级电性耦接至第一栅极线。每一第一级包括一个第一晶体管及一修复电路。其中，第一晶体管的第一源/漏极电性耦接至第一栅极线而作为此第一级的一输出端，且第一晶体管的第二源/漏极因耦接关系而接收一时脉信号。修复电路包括第一端、第二端及至少一控制端，此第一端电性耦接至第一晶体管的栅极，第二端电性耦接至一预设电位，而此至少一控制端则适于接收至少一修复信号，以将第一晶体管的栅极的电位拉至预设电位而使第一晶体管于此至少一修复信号被提供至修复电路时保持截止状态，且修复电路的此至少一控制端预设为不与此至少一修复信号电性相通。 

在本发明的一实施例中，上述的显示装置更包括与第一栅极线相邻的第二栅极线，而每一栅极阵列电路则更包括与第一级相邻的第二级，且此第二级电性耦接至第二栅极线。其中，每一个第二级包括一个上述的第一晶体管及修复电路，而每一个第二级的第一晶体管的第一源/漏极电性耦接至第二栅极线以作为此第二级的一输出端，且每一个第二级的第一晶体管的第二源/漏极因耦接关系而接收一与上述时脉信号相位相反的另一时脉信号。 

在本发明的一实施例中，上述的显示装置的每一个第一级更包括一第二晶体管，此第二晶体管的栅极电性耦接至相应的第二级的第一晶体管的第一源/漏极，此第二晶体管的第一源/漏极电性耦接至预设电位，且此第二晶体管的第二源/漏极电性耦接至此第一级的第一晶体管的栅极与第一源/漏极。 

在本发明的一实施例中，上述的显示装置的每一个第二级更包括一第三晶体管，此第三晶体管的第一源/漏极电性耦接至此第二级的第一晶体管的栅极、此第三晶体管的栅极与第二源/漏极电性耦接至相应的第一级的第一晶体管的第一源/漏极。 

在本发明的一实施例中，上述的修复电路包括一第四晶体管，此第四晶体管的栅极作为修复电路的上述控制端，此第四晶体管的第一源/漏极作为修复电路的第二端，且此第四晶体管的第二源/漏极作为修复电路的第一端。进 一步地，上述的修复信号的数量为一个，且此修复信号可以是直流信号或交流信号。 

在本发明的一实施例中，上述的修复电路包括一个第五晶体管及一个第六晶体管。其中，这两个晶体管的栅极作为修复电路的两个上述控制端，二者的第一源/漏极均电性耦接至修复电路的第二端，且二者的第二源/漏极均电性耦接至修复电路的第一端。进一步地，上述的修复信号的数量为两个，且此两个修复信号分别为上述的时脉信号及与此时脉信号相位相反的另一时脉信号。 

本发明的一实施例还提供一种显示装置的修复方法，此修复方法包括步骤：提供一种上述显示装置；以及将这些栅极阵列电路中的一不良的栅极阵列电路的上述第一级的修复电路的至少一控制端电性耦接至上述的修复信号。 

进一步地，此修复方法还将不良的栅极阵列电路的第一级的第一晶体管的第二源/漏极与时脉信号之间的电性耦接关系切断。 

本发明再一实施例提出一种显示装置，其包括多条栅极线、第一栅极驱动电路与第二栅极驱动电路。第一栅极驱动电路包括多个级联耦接的级，这些第一栅极驱动电路内的级被设置在这些栅极线的一侧且分别电性耦接至这些栅极线的一端。第二栅极驱动电路同样包括多个级联耦接的级，这些第二栅极驱动电路内的级被设置在这些栅极线的另一侧且分别电性耦接至这些栅极线的另一端。其中，每一个级包括第一输入端、第二输入端、时脉输入端、输出端及至少一个修复信号输入端。输出端提供一栅极驱动信号以驱动这些栅极线之一，各修复信号输入端则适于接收一个修复信号，且当修复信号输入端与修复信号电性相通时会使此级失去功效。再者，同一栅极驱动电路的相邻两个级中的前级(Front Stage)的第一输入端提供有一启始脉冲(Start Pulse)，前级的第二输入端电性耦接至此相邻两个级中的后级(Rear Stage)的输出端，前级的时脉输入端提供有一第一时脉信号，后级的第一输入端电性耦接至前级的输出端，而后级的时脉输入端提供有与第一时脉信号相位相反的第二时脉信号。

在本发明的一实施例中，上述的每一级各包括一个第一晶体管及修复电路。第一晶体管的第一源/漏极电性耦接至此级的输出端，第一晶体管的第二源/漏极电性耦接至此级的时脉输入端。修复电路包括第一端、第二端及至少一控制端。修复电路的第一端电性耦接至同级的第一晶体管的栅极，第二端电性耦接至一预设电位，控制端则与此级的修复信号输入端相电性耦接而接收至少一修复信号以藉此将第一晶体管的栅极的电位拉至预设电位而使第一晶体管保持截止状态。 

在本发明的一实施例中，上述的每一级更包括一第二晶体管，第二晶体管的第一源/漏极电性耦接至预设电位，其第二源/漏极电性耦接至第一晶体管的栅极与第一源/漏极，且第二晶体管的栅极电性耦接至此级的第二输入端。 

在本发明的一实施例中，上述的显示装置的第一及第二栅极驱动电路中的每一级进一步包括一第三晶体管。此第三晶体管的第一源/漏极电性耦接至第一晶体管的栅极，且其栅极与第二源/漏极电性耦接至此级的第一输入端。 

本发明的一实施例还提供一种显示装置的修复方法，此修复方法提供一种上述显示装置；以及将上述显示装置的第一栅极驱动电路与第二栅极驱动电路中之一不良的栅极驱动电路内的各级的修复信号输入端电性耦接至上述的修复信号。 

进一步地，此修复方法还将不良的栅极驱动电路内的各级中的第一级的第一输入端与启始脉冲之间的电性耦接关系切断；以及将不良的栅极驱动电路内的各级的时脉输入端和第一时脉信号与第二时脉信号中的一对应者之间的电性耦接关系切断。 

本发明又一实施例提出的一种显示装置包括多条栅极线、第一栅极驱动电路以及第二栅极驱动电路。其中，第一栅极驱动电路包括多个级联耦接的级，这些级设置在这些栅极线的一侧且分别电性耦接至这些栅极线的一端。 第二栅极驱动电路同样包括多个级联耦接的级，第二栅极驱动电路的这些级被设置在这些栅极线的另一侧且分别电性耦接至这些栅极线的另一端。其中，第一栅极驱动电路与第二栅极驱动电路中的每一级包括一个第一晶体管及一修复电路。第一晶体管的第一源/漏极电性耦接至这些栅极线中的一对应者而作为此级的一输出端，而第一晶体管的第二源/漏极则因耦接关系而适于接收一时脉信号。修复电路包括第一端、第二端及至少一控制端。修复电路的第一端电性耦接至第一晶体管的栅极，第二端则电性耦接至一预设电位。再者，第一栅极驱动电路的每一级的修复电路的控制端因耦接关系而接收一修复信号，此修复信号控制修复电路以将此级的第一晶体管的栅极的电位拉至预设电位而使第一晶体管保持截止状态，第二栅极驱动电路的每一级的修复电路的控制端则不与此修复信号电性相通。 

本发明实施例通过对显示装置的栅极驱动电路的结构配置进行特定设计，例如于每一级中设置一修复电路；当显示装置的栅极驱动电路出现不良时，透过修复信号对修复电路进行控制而使相应的级失去功效，进而可达成修复栅极驱动电路的目的。 

附图说明

图1是本发明第一实施例提出的显示装置的结构示意图。 

图2是图1所示栅极驱动电路的电路方块图。 

图3是图2所示各个级的任意一级的电路图。 

图4是图1所示显示装置经修复后的栅极驱动电路的电路方块图。 

图5是本发明第二实施例提出的显示装置的结构示意图。 

图6是图5所示栅极驱动电路的电路方块图。 

图7是图6所示各个级中的任意一级的电路图。 

图8是图5所示显示装置经修复后的栅极驱动电路的电路方块图。 

附图标号 

10、30：显示装置 

12、32：显示基板 

121、321：显示区域 

123、323：外围区域 

125a、125b、325a、325b：栅极驱动电路 

14、34：电路板 

GL1～GLn：栅极线 

DL1～DLm：数据线 

P：像素 

Vrepair：修复信号 

Vss：电源信号 

CK、XCK：时脉信号 

ST1、ST2、...、STn-3、STn-2：级 

ST1′、ST2′、...、STn-3′、STn-2′：级 

IN1、IN2：输入端 

CLK：时脉输入端 

OUT：输出端 

VSS：电源端 

EN、EN1、EN2：修复信号输入端 

T1、T2、T3、T4、T5、T6：晶体管 

具体实施方式

有关本发明的前述及其他技术内容、特点与功效，在以下配合参考附图的一较佳实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：左或右等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明。 

参见图1，本发明第一实施例提出的一种显示装置10，其包括显示基板12及电路板14；其中，显示基板12包括显示区域121(如图1中虚线框所示)、 位于显示区域121侧边的外围区域123、栅极驱动电路125a及125b、以及源极驱动电路(图1中未显示)。显示区域121设置有多条栅极线GL1～GLn、多条数据线DL1～DLm以及设置在这些栅极线GL1～GLn与数据线DL1～DLm的各个交叉位置的像素P；栅极驱动电路125a及125b直接形成在外围区域123而成为两个各自独立的栅极阵列电路，且这两个栅极阵列电路125a及125b分设于栅极线GL1～GLn的两侧以构成双边驱动架构。此二栅极驱动电路125a及125b电性耦接至这些栅极线GL1～GLn并产生栅极驱动信号来依序驱动这些栅极线GL1～GLn。源极驱动电路电性耦接至这些数据线DL1～DLm以向这些数据线DL1～DLm提供图像信号。电路板14用于向栅极驱动电路125a、125b以及源极驱动电路提供控制信号及电源信号。图1中所示的电路板14向栅极驱动电路125a及125b提供时脉信号CK及XCK(或称反相时脉信号)、修复信号Vrepair以及电源信号Vss(接地电位)。其中，修复信号Vrepair可为直流信号，亦可为交流信号。 

参见图2，其是二栅极驱动电路125a及125b的电路方块图。如图2所示，栅极驱动电路125a包括多个级联耦接(Cascade-connected)的级ST1、ST2、...、STn-3、STn-2、...。这些级联耦接的级设置在栅极线GL1、GL2、...、GLn-3、GLn-2、...的左侧且分别电性耦接至这些栅极线的左端。类似的，栅极驱动电路125b同样包括多个级联耦接的级ST1′、ST2′、...、STn-3′、STn-2′、...，而这些级联耦接的级设置在栅极线GL1、GL2、...、GLn-3、GLn-2、...的右侧且分别电性耦接至这些栅极线的右端。 

栅极驱动电路125a中的每一级包括输入端IN1及IN2、时脉输入端CLK、输出端OUT、修复信号输入端EN以及电源端VSS。在输出端OUT处提供有栅极驱动信号以驱动这些栅极线中的一对应者，电源端VSS电性耦接至电源信号Vss。修复信号输入端EN适于接收修复信号Vrepair且当修复信号输入端EN与修复信号Vrepair电性相通时使此级失去功效，以致于输出端OUT不再提供栅极驱动信号来驱动这些栅极线中的对应者。其中，修复信号输入 端EN预设为不与修复信号Vrepair电性相通。在这些级联耦接的级中的第一级ST1的输入端IN1处提供有启始脉冲STV，而其它级的输入端IN1则电性耦接至各自的前级的输出端OUT以由前级的输出端OUT处接收此种启始脉冲。 

对于栅极驱动电路125a中的相邻两个级，以级STn-3与级STn-2为例进行说明。前级STn-3的时脉输入端CLK提供有时脉信号CK，输入端IN2电性耦接至后级STn-2的输出端OUT；后级STn-2的时脉输入端CLK提供有与时脉信号CK相位相反的另一时脉信号XCK，输入端IN1电性耦接至前级STn-3的输出端OUT。 

栅极驱动电路125b中的每一级包括输入端IN1及IN2、时脉输入端CLK、输出端OUT、修复信号输入端EN以及电源端VSS，且各个级的电连接关系与栅极驱动电路125a中的各个级的电连接关系相同，故在此不再赘述。 

请参见图3，其为栅极驱动电路125a及125b中的任意一级的电路图。如图3所示，此级包括晶体管T1、T2、T3及T4。其中，晶体管T1的源极电性耦接至此级的输出端OUT，漏极电性耦接至此级的时脉输入端CLK。晶体管T2作为一下拉电路(Pull Low Circuit)，其源极电性耦接至一预设电位例如接地电位Vss，漏极电性耦接至晶体管T1的栅极与源极，栅极电性耦接至此级的输入端IN2。如此技术领域者所知，预设电位的设定与晶体管T1的类型有关，例如本实施例中晶体管T1为N型场效应晶体管，则预设电位为接地电位Vss。晶体管T3的源极电性耦接至晶体管T1的栅极，栅极与漏极均电性耦接至此级的输入端IN1。晶体管T4是作为修复电路的用，其漏极作为修复电路的第一端且电性耦接至晶体管T1的栅极，源极作为修复电路的第二端且电性耦接至预设电位例如接地电位Vss，栅极作为修复电路的控制端且电性耦接此级的修复信号输入端EN。当修复信号Vrepair被提供至修复信号输入端EN时，晶体管T4导通，晶体管T1的栅极的电位被拉至预设电位而保持截止状态以使此级失去功效。 

请一并参照图4，下面将描述一种上述显示装置10的修复方法，图4是经修复后的显示装置10的栅极驱动电路125a及125b的电路方块图。当显示装置10的栅极驱动电路125a及125b两者的一出现不良时，例如栅极驱动电路125a出现不良，则可将不良的栅极驱动电路125a的各个级的修复信号输入端EN电性耦接至修复信号Vrepair(如图4所示)，以使各个级中的晶体管T1保持截止状态而使得各个级失去功效。进一步地，还可以利用雷射光将不良的栅极驱动电路125a中的第一级ST1的输入端IN1与启始脉冲STV之间的电性耦接关系切断(如图4中虚线所示)，以及将不良的栅极驱动电路125a中的各个级的时脉输入端CLK与相对应的时脉信号CK或XCK之间的电性耦接关系切断(如图4中虚线所示)。 

从图4可以得知，不良的栅极驱动电路125a的级联耦接的各个级的修复信号输入端EN与修复信号Vrepair是电性相通，而栅极驱电路125b的级联耦接的各个级的修复信号输入端EN则不与修复信号Vrepair电性相通。进一步地，不良的栅极驱动电路125a的各个级的时脉输入端CLK不与相对应的时脉信号CK或XCK电性相通(亦即晶体管T1的漏极不与时脉信号CK及XCK中的对应者电性相通)，而栅极驱动电路125b的各个级的时脉输入端CLK则与时脉信号CK或XCK电性相通。 

本发明上述第一实施例是通过额外提供一修复信号Vrepair来使不良的栅极驱动电路的各个级失去功效，然于本发明另一实施例中是利用显示装置固有的信号当作修复信号使用，因而无需额外提供修复信号，例如在以下第二实施例中的说明。 

参见图5，本发明第二实施例提出的一种显示装置30，其包括显示基板32及电路板34。其中，显示基板32包括显示区域321(如图5中虚线框所示)、位于显示区域321侧边的外围区域323、栅极驱动电路325a及325b，以及源极驱动电路(图5中未显示)。显示区域321设置有多条栅极线GL1～GLn、多条数据线DL1～DLm以及设置在这些栅极线GL1～GLn与数据线DL1～DLm 的各个交叉位置的像素P；栅极驱动电路325a及325b直接形成在外围区域323而为独立的二栅极阵列电路，且这两个栅级阵列电路325a与325b分设于栅极线GL1～GLn的两侧以构成双边驱动架构。栅极驱动电路325a及325b电性耦接至这些栅极线GL1～GLn以产生栅极驱动信号来依序驱动这些栅极线GL1～GLn。源极驱动电路电性耦接至这些数据线DL1～DLm以向这些数据线DL1～DLm提供图像信号。电路板34是用于向栅极驱动电路325a、325b以及源极驱动电路提供控制信号及电源信号。在本实施例中，图5所示的电路板34向栅极驱动电路325a及325b提供时脉信号CK及XCK，以及提供电源信号Vss。再者，本实施例中的时脉信号CK及XCK同时也作为修复信号使用。 

请参见图6，是栅极驱动电路325a及325b的电路方块图。如图6所示，栅极驱动电路325a包括多个级联耦接的级ST1、ST2、...、STn-3、STn-2、...，这些级联耦接的级设置在栅极线GL1、GL2、...、GLn-3、GLn-2、...的左侧且分别电性耦接至这些栅极线的左端。类似的，栅极驱动电路325b包括多个级联耦接的级ST1′、ST2′、...、STn-3′、STn-2′、...，且这些级联耦接的级设置在栅极线GL1、GL2、...、GLn-3、GLn-2、...的右侧且分别电性耦接至这些栅极线的右端。 

栅极驱动电路325a中的每一级包括输入端IN1及IN2、时脉输入端CLK、输出端OUT、修复信号输入端EN1及EN2、以及电源端VSS。输出端OUT提供栅极驱动信号以驱动这些栅极线中的一对应者，电源端VSS电性耦接至电源信号Vss。修复信号输入端EN1及EN2适于接收时脉信号CK及XCK。当修复信号输入端EN1及EN2与时脉信号CK及XCK电性相通时将使此级失去功效，以致于输出端OUT不再提供栅极驱动信号来驱动这些栅极线中的对应者。其中，修复信号输入端EN1及EN2预设为不与时脉信号CK及XCK电性相通。这些级中的第一级ST1的输入端IN1提供有启始脉冲STV，而其它级的输入端IN1电性耦接至各自的前级的输出端OUT以由前级的输出端OUT向其提供此种启始脉冲。 

同样地，栅极驱动电路325b中的每一级包括输入端IN1及IN2、时脉输入端CLK、输出端OUT、修复信号输入端EN1及EN2以及电源端VSS，且各个级的电连接关系与栅极驱动电路325a中的各个级的电连接关系相同，故在此不再赘述。 

请参见图7，是栅极驱动电路325a及325b中的任意一级的电路图。如图7所示，此级包括晶体管T1、T2、T3、T5及T6。其中，晶体管T1的源极电性耦接至此级的输出端OUT，漏极电性耦接至此级的时脉输入端CLK。晶体管T2作为一下拉电路，其源极电性耦接至一预设电位(在本实施例中为接地电位Vss)，漏极电性耦接至晶体管T1的栅极与源极，栅极电性耦接至此级的输入端IN2。晶体管T3的源极电性耦接至晶体管T1的栅极，栅极与漏极均电性耦接至此级的输入端IN1。晶体管T5及T6构成一修复电路，两者的漏极作为修复电路的第一端且均电性耦接至晶体管T1的栅极，两者的源极作为修复电路的第二端且均电性耦接至预设电位(本实施例中为接地电位Vss)，两者的栅极作为修复电路的两个控制端且分别电性耦接此级的修复信号输入端EN1及EN2。当时脉信号CK及XCK分别被提供至修复信号输入端EN1及EN2时，晶体管T5及T6将交替导通，因此晶体管T1的栅极的电位可被持续拉至预设电位而保持截止状态以使得此级失去功效。 

请一并参照图8，下面将描述一种所述显示装置30的修复方法，图8是经修复后的显示装置30的栅极驱动电路325a及325b的电路方块图。当显示装置30的栅极驱动电路325a及325b两者的一出现不良时，例如栅极驱动电路325a出现不良，则将不良的栅极驱动电路325a的各个级的修复信号输入端EN1及EN2分别电性耦接至时脉信号CK及XCK(如图8所示)，以使各个级中的晶体管T1保持截止状态而使得各个级失去功效。进一步地，还可以将不良的栅极驱动电路325a的第一级ST1的输入端IN1与启始脉冲STV之间的电性耦接关系切断(如图8中虚线所示)，以及将不良的栅极驱动电路325a的各个级的时脉输入端CLK与相对应的时脉信号CK或XCK之间的电性耦 接关系切断(如图8中虚线所示)。其中，此种切断可通过雷射切割方式实现。 

从图8可以得知，不良的栅极驱动电路325a的各个级的修复信号输入端EN1及EN2与时脉信号CK及XCK分别相电性耦接，而栅极驱电路325b的各个级的修复信号输入端EN1及EN2不与时脉信号CK及XCK电性相通。进一步地，不良的栅极驱动电路325a的各个级的时脉输入端CLK不与相对应的时脉信号CK或XCK中电性相通(亦即晶体管T1的漏极不与时脉信号CK及XCK中的对应者电性相通)，而栅极驱动电路325b的各个级的时脉输入端CLK则与相对应的时脉信号CK或XCK电性相通。 

综上所述，本发明上述实施例通过对显示装置的栅极驱动电路的结构配置进行特定设计，例如于每一级中设置一修复电路；当显示装置的栅极驱动电路出现不良时，透过修复信号对修复电路进行控制而使相应的级失去功效，进而可达成修复栅极驱动电路的目的。进一步地，于本发明上述实施例中，当某一栅极驱动电路出现不良时，可通过提供修复信号致使不良的栅极驱动电路的各个级均失去功效，进而导致整个不良的栅极驱动电路失去功效，如此则可有效改善因为修复栅极驱动电路中的不良而导致必须使用不同栅级驱动电路进行驱动时所造成的显示画面水平弱线(H-weak line)或弱区块(H-weak block)等缺陷。 

另外，熟悉本领域的技术人员还可对本发明上述实施例提出的显示装置及其修复方法做适当变更，例如适当改变修复电路的具体电路结构、适当改变下拉电路的具体电路结构、将各晶体管的源极与漏极的电连接关系互换等等。 

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定范围为准。 

Claims (34)

1.一种显示装置，其特征在于，所述装置包括：

一第一栅极线；以及

二栅极阵列电路，分设于所述第一栅极线的两侧，每一所述这些栅极阵列电路包括一第一级，且所述第一级电性耦接至所述第一栅极线；

其中，每一所述这些第一级包括：

一第一晶体管，所述第一晶体管的第一源/漏极电性耦接至所述第一栅极线而作为所述第一级的一输出端、且所述第一晶体管的第二源/漏极因耦接关系而接收一时脉信号；以及

一修复电路，所述修复电路包括一第一端、一第二端及至少一控制端，所述修复电路的所述第一端电性耦接至所述第一晶体管的栅极、所述修复电路的所述第二端电性耦接至一预设电位，所述修复电路的所述至少一控制端适于接收至少一修复信号以将所述第一晶体管的所述栅极的电位拉至所述预设电位以使所述第一晶体管于所述至少一修复信号被提供至所述修复电路时保持截止状态，且所述修复电路的所述至少一控制端预设为不与所述至少一修复信号电性相通。

2.如权利要求1所述的显示装置，其特征在于，所述装置更包括一与所述第一栅极线相邻的第二栅极线，每一所述这些栅极阵列电路更包括一与所述第一级相邻的第二级，且所述第二级电性耦接至所述第二栅极线；

其中，每一所述这些第二级包括一所述第一晶体管及一所述修复电路；每一所述这些第二级的所述第一晶体管的第一源/漏极电性耦接至所述第二栅极线以作为所述第二级的一输出端，且每一所述这些第二级的所述第一晶体管的第二源/漏极因耦接关系而接收一与所述时脉信号相位相反的另一时脉信号。

3.如权利要求2所述的显示装置，其特征在于，每一所述这些第一级 更包括一第二晶体管，所述第二晶体管的栅极电性耦接至相应的所述第二级的所述第一晶体管的第一源/漏极、所述第二晶体管的第一源/漏极电性耦接至所述预设电位、所述第二晶体管的第二源/漏极电性耦接至所述第一级的所述第一晶体管的栅极与第一源/漏极。

4.如权利要求3所述的显示装置，其特征在于，所述每一这些第二级更包括一第三晶体管，所述第三晶体管的第一源/漏极电性耦接至所述第二级的所述第一晶体管的栅极、所述第三晶体管的栅极与第二源/漏极电性耦接至相应的所述第一级的所述第一晶体管的第一源/漏极。

5.如权利要求1所述的显示装置，其特征在于，所述修复电路包括一第四晶体管，所述第四晶体管的栅极作为所述修复电路的一所述控制端、所述第四晶体管的第一源/漏极作为所述修复电路的所述第二端，所述第四晶体管的第二源/漏极作为所述修复电路的所述第一端。

6.如权利要求5所述的显示装置，其特征在于，所述至少一修复信号的数量为一个，且所述修复信号是一直流信号。

7.如权利要求5所述的显示装置，其特征在于，所述至少一修复信号的数量为一个，且所述修复信号是一交流信号。

8.如权利要求1所述的显示装置，其特征在于，所述修复电路包括一第五晶体管及一第六晶体管，所述第五及第六晶体管的栅极作为所述修复电路的两个所述控制端、所述第五及第六晶体管的第一源/漏极均电性耦接至所述修复电路的所述第二端、所述第五及第六晶体管的第二源/漏极均电性耦接至所述修复电路的所述第一端。

9.如权利要求8所述的显示装置，其特征在于，所述至少一修复信号的数量为两个，且所述两个修复信号分别是所述时脉信号及与所述时脉信号相位相反的另一时脉信号。

10.一种显示装置的修复方法，其特征在于，所述方法包括步骤：

提供一种如权利要求1所述显示装置；以及 

将所述这些栅极阵列电路中的一不良的栅极阵列电路的所述第一级的所述修复电路的所述至少一控制端电性耦接至所述至少一修复信号。

11.如权利要求10所述的修复方法，其特征在于，所述方法更包括步骤：

将所述不良的栅极阵列电路的所述第一级的所述第一晶体管的第二源/漏极与所述时脉信号之间的电性耦接关系切断。

12.如权利要求10所述的修复方法，其特征在于，所述至少一修复信号的数量为一个，且所述修复信号是一直流信号或一交流信号。

13.如权利要求10所述的修复方法，其特征在于，所述至少一修复信号的数量为两个，且所述两个修复信号分别是所述时脉信号及与所述时脉信号相位相反的另一时脉信号。

14.一种显示装置，其特征在于，所述装置其包括：

多条栅极线；

一第一栅极驱动电路，包括多个级联耦接的级，所述第一栅极驱动电路的所述这些级设置在所述这些栅极线的一侧且分别电性耦接至所述这些栅极线的一端；以及

一第二栅极驱动电路，包括多个级联耦接的级，所述第二栅极驱动电路的所述这些级设置在所述这些栅极线的另一侧且分别电性耦接至所述这些栅极线的另一端；

其中，所述第一及第二栅极驱动电路各自的每一所述这些级包括一第一输入端、一第二输入端、一时脉输入端、一输出端及至少一修复信号输入端，所述输出端提供一栅极驱动信号以驱动所述这些栅极线之一，所述至少一修复信号输入端适于接收至少一修复信号、且当所述至少一修复信号输入端与所述至少一修复信号电性相通时所述级失去功效；

其中，同一栅极驱动电路的相邻两个级中的前级的所述第一输入端提供有一启始脉冲、所述前级的第二输入端电性耦接至所述相邻两个级中的后级的所述输出端、所述前级的所述时脉输入端提供有一第一时脉信号，所述后 级的所述第一输入端电性耦接至所述前级的所述输出端、所述后级的所述时脉输入端提供有一与所述第一时脉信号相位相反的第二时脉信号。

15.如权利要求14所述的显示装置，其特征在于，所述第一及第二栅极驱动电路各自的每一所述这些级包括一第一晶体管及一修复电路，所述第一晶体管的第一源/漏极电性耦接至所述级的所述输出端、所述第一晶体管的第二源/漏极电性耦接至所述级的所述时脉输入端，所述修复电路包括一第一端、一第二端及至少一控制端，所述修复电路的所述第一端电性耦接至所述第一晶体管的栅极，所述修复电路的所述第二端电性耦接至一预设电位，所述修复电路的所述至少一控制端与所述级的所述至少一修复信号输入端相电性耦接、以适于接收所述至少一修复信号将所述第一晶体管的栅极的电位拉至所述预设电位而使所述第一晶体管保持截止状态。

16.如权利要求15所述的显示装置，其特征在于，所述第一及第二栅极驱动电路各自的每一所述这些级更包括一第二晶体管，所述第二晶体管的第一源/漏极电性耦接至所述预设电位、所述第二晶体管的第二源/漏极电性耦接至所述第一晶体管的栅极与第一源/漏极、所述第二晶体管的栅极电性耦接至所述级的所述第二输入端。

17.如权利要求16所述的显示装置，其特征在于，所述第一及第二栅极驱动电路各自的每一所述这些级进一步包括一第三晶体管，所述第三晶体管的第一源/漏极电性耦接至所述第一晶体管的栅极、所述第三晶体管的栅极与第二源/漏极均电性耦接至所述级的所述第一输入端。

18.如权利要求15所述的显示装置，其特征在于，所述修复电路包括一第四晶体管，所述第四晶体管的栅极作为所述修复电路的一所述控制端、所述第四晶体管的第一源/漏极作为所述修复电路的所述第二端、所述第四晶体管的第二源/漏极作为所述修复电路的所述第一端。

19.如权利要求18所述的显示装置，其特征在于，所述至少一修复信号的数量为一个，且所述修复信号是一直流信号。 

20.如权利要求18所述的显示装置，其特征在于，所述至少一修复信号的数量为一个，且所述修复信号是一交流信号。

21.如权利要求15所述的显示装置，其特征在于，所述修复电路包括一第五晶体管及一第六晶体管，所述第五及第六晶体管的栅极作为所述修复电路的两个所述控制端、所述第五及第六晶体管的第一源/漏极均电性耦接至所述修复电路的所述第二端、所述第五及第六晶体管的第二源/漏极均电性耦接至所述修复电路的所述第一端；所述至少一修复信号的数量为两个，且所述两个修复信号分别是所述第一时脉信号与所述第二时脉信号。

22.一种显示装置的修复方法，其特征在于，所述方法包括步骤：

提供一种如权利要求14所述显示装置；以及

将所述第一栅极驱动电路与所述第二栅极驱动电路中的一不良的栅极驱动电路的每一所述这些级的所述至少一修复信号输入端电性耦接至所述至少一修复信号。

23.如权利要求22所述的修复方法，其特征在于，所述方法更包括步骤：

将所述不良的栅极驱动电路的所述这些级中的第一级的所述第一输入端与一所述启始脉冲之间的电性耦接关系切断；以及

将所述不良的栅极驱动电路的所述这些级各自的所述时脉输入端和所述第一时脉信号与所述第二时脉信号中的一对应者之间的电性耦接关系切断。

24.如权利要求22所述的修复方法，其特征在于，所述至少一修复信号的数量为一个，且所述修复信号是一直流信号或一交流信号。

25.如权利要求22所述的修复方法，其特征在于，所述至少一修复信号的数量为两个，且所述两个修复信号分别是所述第一时脉信号与所述第二时脉信号。

26.一种显示装置，其特征在于，所述装置包括：

多条栅极线；

一第一栅极驱动电路，包括多个级联耦接的级，所述第一栅极驱动电路 的所述这些级设置在所述这些栅极线的一侧且分别电性耦接至所述这些栅极线的一端；以及

一第二栅极驱动电路，包括多个级联耦接的级，所述第二栅极驱动电路的所述这些级设置在所述这些栅极线的另一侧且分别电性耦接至所述这些栅极线的另一端；

其中，所述第一栅极驱动电路与所述第二栅极驱动电路各自的每一所述这些级包括：

一第一晶体管，所述第一晶体管的第一源/漏极电性耦接至所这述些栅极线中的一对应者而作为所述级之一输出端、且所述第一晶体管的第二源/漏极因耦接关系而适于接收一时脉信号；以及

一修复电路，所述修复电路包括一第一端、一第二端及至少一控制端，所述修复电路的所述第一端电性耦接至所述第一晶体管的栅极、所述修复电路的所述第二端电性耦接至一预设电位；

其中，所述第一栅极驱动电路的每一所述这些级的所述修复电路的所述至少一控制端因耦接关系而接收至少一修复信号，所述至少一修复信号控制所述修复电路以将所述级的所述第一晶体管的所述栅极的电位拉至所述预设电位而使所述第一晶体管保持截止状态，所述第二栅极驱动电路的每一所述这些级的所述修复电路的所述至少一控制端不与所述至少一修复信号电性相通。

27.如权利要求26所述的显示装置，其特征在于，所述第一栅极驱动电路的每一所述这些级的所述第一晶体管的第二源/漏极不与所述时脉信号电性相通，所述第二栅极驱动电路的每一所述这些级的所述第一晶体管的第二源/漏极与所述时脉信号电性相通。

28.如权利要求26所述的显示装置，其特征在于，所述第一栅极驱动电路与所述第二栅极驱动电路各自的每一所述这些级更包括：一第二晶体管，所述第二晶体管的栅极电性耦接至与所述级相邻的后级的所述第一晶体管的 第一源/漏极、所述第二晶体管的第一源/漏极电性耦接至所述预设电位、所述第二晶体管的第二源/漏极电性耦接至所述级的所述第一晶体管的栅极与第一源/漏极。

29.如权利要求28所述的显示装置，其特征在于，所述第一栅极驱动电路与所述第二栅极驱动电路各自的每一所述这些级进一步包括一第三晶体管，所述第三晶体管的第一源/漏极电性耦接至所述级的所述第一晶体管的栅极、所述第三晶体管的栅极与第二源/漏极均电性耦接至与所述级相邻的前级的所述第一晶体管的第一源/漏极。

30.如权利要求26所述的显示装置，其特征在于，所述修复电路包括一第四晶体管，所述第四晶体管的栅极作为所述修复电路之一所述控制端、所述第四晶体管的第一源/漏极作为所述修复电路的所述第二端，所述第四晶体管的第二源/漏极作为所述修复电路的所述第一端。

31.如权利要求30所述的显示装置，其特征在于，所述至少一修复信号的数量为一个，且所述修复信号是一直流信号。

32.如权利要求30所述的显示装置，其特征在于，所述至少一修复信号的数量为一个，且所述修复信号是一交流信号。

33.如权利要求26所述的显示装置，其特征在于，所述修复电路包括一第五晶体管及一第六晶体管，所述第五及第六晶体管的栅极作为所述修复电路的两个所述控制端、所述第五及第六晶体管的第一源/漏极均电性耦接至所述修复电路的所述第二端、所述第五及第六晶体管的第二源/漏极均电性耦接至所述修复电路的所述第一端。

34.如权利要求33所述的显示装置，其特征在于，所述至少一修复信号的数量为两个，且所述两个修复信号是两个相位相反的所述时脉信号。 

Images