CN101419788A

CN101419788A - 液晶显示器的栅极线驱动装置

Info

Publication number: CN101419788A
Application number: CNA2008102040474A
Authority: CN
Inventors: 朱修剑; 王志军
Original assignee: SVA Group Co Ltd
Current assignee: SVA Group Co Ltd
Priority date: 2008-12-04
Filing date: 2008-12-04
Publication date: 2009-04-29

Abstract

本发明涉及一种液晶显示器的栅极线驱动装置，包括多个上拉驱动单元和下拉驱动单元，每个驱动单元包括时钟输入端子、置位端子、复位端子和栅极线输出端，所述栅极线输出端子分别与n条栅极线相连；一时序控制器，为所述栅极线驱动装置提供时钟信号CKV、时钟信号CKVB和初始脉冲STV，所述时钟信号CKV和时钟信号CKVB的相位相反，其中，对每一行栅极线，所述上拉驱动单元和下拉驱动单元分开设置于所述栅极线的两端，n为自然数。本发明提供的液晶显示器的栅极线驱动装置，增强了栅极线驱动的能力，避免了上拉和下拉驱动出现交叠造成驱动能力恶化的问题。

Description

液晶显示器的栅极线驱动装置

技术领域

本发明涉及一种液晶显示器的栅极线驱动装置，特别是涉及一种改善栅极线驱动能力的液晶显示器的栅极线驱动装置。

背景技术

液晶显示装置(LCD)是利用夹在液晶分子上电场强度的变化，改变液晶分子的取向控制透光的强弱来显示图像。目前，液晶显示装置由于其具有的重量轻、体积小、厚度薄的特点，已广泛地被用在各种大中小尺寸的终端显示设备中。一般来讲，一块完整的液晶显示面板如图1所示，由电路驱动模块11、背光模块12、下偏光片13、TFT(薄膜晶体管)下基板14、由两块基板组成的盒中填充的液晶分子层15、CF(彩色滤光板)上基板16以及上偏光片17等构成。

LCD的驱动系统架构如图2所示，其包括：栅极驱动器21，栅极线GL进行驱动选通；源极驱动器22，用于对数据线DL进行驱动；栅极驱动器21和源极驱动器22由时序控制器23驱动。在栅极线GL和数据线DL间交叉的各个区域中存在液晶，液晶单元Clc在液晶显示面板中成矩阵分布；在该交叉的区域中，存在一个薄膜晶体管TFT，当TFT所处的栅极线GL被选通时，数据线DL的数据信号充入液晶单元Clc，并由Cs保持该数据信号；Cs电容的另一端由一条与栅极线GL平行的CS电极线连通；液晶单元Clc根据信号来改变液晶的状态，从而控制透光率以实现灰阶显示。

现有技术的栅极驱动器一般为安装了选通驱动器的移位寄存器IC，并且将IC连接到液晶显示面板的选通线焊盘上。近年来，为了降低材料成本、工艺步骤和制造时间，发展了用TFT技术直接将移位寄存器形成在TFT下基板上的方法，简称为GOA(Gate on Array)技术。由于栅极驱动器需要对栅极线进行选通和非选通操作，因此，GOA技术中的移位寄存器需要两个必须的TFT驱动单元，一个为进行选通操作，即选通栅极线上所有像素TFT的驱动单元，简称上拉驱动单元SRU(ShiftRegister Up)；另一个为进行非选通操作，即关闭栅极线上所有像素TFT的驱动单元，简称下拉驱动单元SRD(Shift Register Down)。在现有的GOA技术中，由于上拉驱动和下拉驱动单元集成到同一个移位寄存器单元中，随着液晶显示器工作环境的恶化，容易产生上拉和下拉驱动出现交叠，从而造成驱动能力的恶化。

为了增强GOA技术用于栅极线驱动的能力，需要发展更适合于TFT驱动技术的栅极驱动装置，对栅极驱动器的内部构造和连接方式做进一步的发展。

发明内容

本发明所要解决的技术问题是提供一种液晶显示器的栅极线驱动装置，增强栅极线驱动的能力。

本发明为解决上述技术问题而采用的技术方案是提供一种液晶显示器的栅极线驱动装置，包括：多个上拉驱动单元和下拉驱动单元，每个驱动单元包括时钟输入端子、置位端子、复位端子和栅极线输出端，所述栅极线输出端子分别与n条栅极线相连；一时序控制器，为所述栅极线驱动装置提供时钟信号CKV、时钟信号CKVB和初始脉冲STV，所述时钟信号CKV和时钟信号CKVB的相位相反，其特中，对每一行栅极线，所述上拉驱动单元和下拉驱动单元分开设置于所述栅极线的两端，n为自然数。

上述的液晶显示器的栅极线驱动装置，其中，对奇数行栅极线，所述上拉驱动单元和下拉驱动单元的时钟输入端子与时钟信号CKV相连；对偶数行栅极线，所述上拉驱动单元和下拉驱动单元的时钟输入端子与时钟信号CKVB相连；第一个驱动单元的置位端子与初始脉冲STV相连，其余驱动单元的置位端子与前一个驱动单元的进位输出端子相连；每一个驱动单元的复位端子与后一个驱动单元的栅极线输出端子相连，最后一个驱动单元的复位端子与终端脉冲STVB相连。

上述的液晶显示器的栅极线驱动装置，其中，所述栅极线驱动装置还包括两行虚拟栅极线，对奇数行栅极线，所述上拉驱动单元和下拉驱动单元的时钟输入端子与时钟信号CKV相连；对偶数行栅极线，所述上拉驱动单元和下拉驱动单元的时钟输入端子与时钟信号CKVB相连；第一个驱动单元的置位端子与初始脉冲STV相连，其余驱动单元的置位端子与前一个驱动单元的进位输出端子相连；每一个驱动单元的复位端子与后一个驱动单元的进位输出端子相连，最后一个驱动单元的复位端子与进位输出端子直接相连。

上述的液晶显示器的栅极线驱动装置，其中，所述上拉驱动单元包括一栅极线输出端子：与第一TFT的源极相连；一进位输出端子：与第二TFT的源极相连；一时钟输入端子：与第一TFT和第二TFT的漏极相连；一高电平输入端子：与第三TFT的漏极、栅极相连，并且与第四TFT的漏极相连，并且与第五TFT的漏极相连；一低电平输入端子VGL：与第六TFT、第七TFT、第八TFT、第九TFT、第十TFT、第十一TFT和第十二TFT的源极相连；一置位端子SET：与第五TFT、第十TFT的栅极相连，并且与第十一TFT、第十二TFT的源极相连；一复位端子RESET：与第六TFT、第十二TFT的栅极相连；其中，第一TFT的栅极与第二TFT的栅极、第六TFT的漏极、第七TFT的栅极、第八TFT的栅极、第五TFT的源极和第九TFT的漏极相连接；第三TFT的源极与第四TFT的栅极和第七TFT的漏极相连接；第四TFT的源极与第八TFT的漏极、第九TFT的栅极、第十TFT的漏极和第十一TFT的栅极相连接。

上述的液晶显示器的栅极线驱动装置，其中，所述下拉驱动单元包括一栅极线输出端子：与第一TFT和第二TFT的漏极相连；一进位输出端子：与第三TFT的源极相连；一时钟输入端子：与第三TFT的漏极相连；一高电平输入端子：与第四TFT的漏极相连；一低电平输入端子：与第一TFT的源极、第二TFT的源极、第五TFT的源极、第六TFT的源极、第七TFT的源极、第八TFT的源极和第九TFT的源极相连；一置位端子：与第四TFT的栅极、第七TFT的栅极、第八TFT的漏极和第九TFT的漏极相连；一复位端子：与第一TFT的栅极、第五TFT的栅极和第九TFT的栅极相连；其中，第三TFT的栅极与第四TFT的源极、第五TFT的漏极和第六TFT的漏极相连接；第二TFT的栅极与第六TFT的栅极、第七TFT的漏极和第八TFT的栅极相连接。

上述的液晶显示器的栅极线驱动装置，其中，所述栅极线驱动装置通过TFT技术直接在TFT下基板上形成。

本发明对比现有技术有如下的有益效果：本发明提供的液晶显示器的栅极线驱动装置，通过在栅极线的两端分别设置上拉驱动单元SRU和下拉驱动单元SRD，增强了栅极线驱动的能力，避免了上拉和下拉驱动出现交叠造成驱动能力恶化的问题。

附图说明

图1是现有技术的液晶显示面板结构示意图。

图2是现有技术的LCD驱动架构示意图。

图3是本发明的上拉驱动单元SRU电路图。

图4是本发明的下拉驱动单元SRD电路图。

图5是本发明实施例一的GOA架构图。

图6是本发明实施例二的GOA架构图。

图中：

11 路驱动模块 12 背光模块 13 下偏光片

14 薄膜晶体管下基板 15 液晶分子层 16 彩色滤光片上基板

17 上偏光片 21 栅极驱动器 22 源极驱动器

23 时序控制器

具体实施方式

下面结合附图及典型实施例对本发明作进一步说明。

实施例一

图5是本发明实施例一的GOA架构图。

请参见图2和图5，本发明提供的栅极线驱动装置包括多个上拉驱动单元(SRU1，SRU2…，SRUn)和下拉驱动单元(SRD1，SRD2…，SRDn)，每个驱动单元包括时钟输入端子CLK、置位端子SET、复位端子RESET、高电平输入端子VGH、低电平输入端子VGL、进位输出端子COUT和栅极线输出端GOUT，栅极线输出端子GOU分别与n条栅极线相连；时序控制器23，为所述栅极线驱动装置提供时钟信号CKV、时钟信号CKVB，高电平信号VH、低电平信号VL和初始脉冲STV，时钟信号CKV和时钟信号CKVB的相位相反。本发明提供的栅极线驱动装置将一个上拉驱动单元SRU和一个下拉驱动单元SRD分开设置于每一条栅极线的两端，对应具有n(n为自然数)条栅极线(GL1，2…n-1，n)的液晶显示面板来说，具体连接方式如下：当n为奇数时，SRU和SRD的时钟输入端子CLK与时钟信号CKV相连；当n为偶数时，SRU和SRD的时钟输入端子CLK与时钟信号CKVB相连；n个SRU和SRD的高电平输入端子VGH均与高电平信号VH相连；n个SRU和SRD的低电平输入端子VGL均与低电平信号VL相连；第一个SRU的置位端子SET与初始脉冲STV相连，其余SRU的置位端子SET与前一个SRU的进位输出端子Cout相连；第一个SRD的置位端子SET与初始脉冲STV相连，其余SRD的置位端子SET与前一个SRD的进位输出端子Cout相连；每一个SRU的复位端子RESET与后一个SRU的栅极线输出端子Gout相连，最后一个SRU的复位端子RESET与终端脉冲STVB(图未示)相连；每一个SRD的复位端子RESET与后一个SRD的栅极线输出端子Gout相连，最后一个SRD的复位端子RESET与终端脉冲STVB(图未示)相连。

上拉驱动单元SRU的TFT连接电路图如图3所示，下拉驱动单元SRD的TFT连接电路图如图4所示。

请参见图3，上拉驱动单元SRU有7个端子，分别为时钟输入端子CLK、高电平输入端子VGH、低电平输入端子VGL、置位端子SET、复位端子RESET、栅极线输出端子Gout和进位输出端子Cout。在上拉驱动单元SRU中，12个TFT的连接电路如下：栅极线输出端子Gout与第一TFT T1的源极相连；进位输出端子Cout与第二TFT T2的源极相连；时钟输入端子CLK与T1和T2的漏极相连；电高平输入端子VGH与第三TFT T3的漏极、栅极相连，并且与第四TFT T4的漏极相连，并且与第五TFT T5的漏极相连；低电平输入端子VGL与第六TFT T6、第七TFT T7、第八TFTT8、第九TFT T9、第十TFT T10、第十一TFT T11和第十二TFT T12的源极相连；置位端子SET与T5、T10的栅极相连，并且与T11、T12的源极相连；复位端子RESET与T6、T12的栅极相连；T1的栅极与T2的栅极、T6的漏极、T7的栅极、T8的栅极、T5的源极和T9的漏极相连接；T3的源极与T4的栅极和T7的漏极相连接；T4的源极与T8的漏极、T9的栅极、T10的漏极和T11的栅极相连接。

上拉驱动单元SRU的12个TFT为n型TFT，其TFT的沟道长宽比(W/L)如下：T1的W/L为3000um/5um；T5和T10的W/L为1000um/5um；T2、T4和T5的W/L为500um/5um；T6、T7、T8、T9、T11和T12的W/L为150um/5um。

请参见图4，下拉驱动单元SRD有7个端子，分别为时钟输入端子CLK、高电平输入端子VGH、低电平输入端子VGL、置位端子SET、复位端子RESET、栅极线输出端子Gout和进位输出端子Cout。在下拉驱动单元SRD中，9个TFT的连接电路如下：栅极线输出端子Gout与第一TFT T1和第二TFT T2的漏极相连；进位输出端子Cout与第三TFT T3的源极相连；时钟输入端子CLK与T3的漏极相连；高电平输入端子VGH与第四TFT T4的漏极相连；低电平输入端子VGL与T1的源极、T2的源极、第五TFT T5的源极、第六TFT T6的源极、第七TFT T7的源极、第八TFT T8的源极和第九TFT T9的源极相连；置位端子SET与T4的栅极、T7的栅极、T8的漏极和T9的漏极相连；复位端子RESET与T1的栅极、T5的栅极和T9的栅极相连；T3的栅极与T4的源极、T5的漏极和T6的漏极相连接；T2的栅极与T6的栅极、T7的漏极和T8的栅极相连接。

下拉驱动单元SRD的9个TFT为n型TFT，其TFT的沟道长宽比(W/L)如下：T1的W/L为3000um/5um；T4和T7的W/L为1000um/5um；T3的W/L为500um/5um；T2、T5、T6、T8和T9的W/L为150um/5um。

由于时钟信号CKV、CKVB的相位相反，本发明提供的栅极线驱动装置在奇偶行分别供给时钟信号CKV和CKVB，保证得到时序与现有技术相同的栅极线输出波形相一致。

实施例二

图6是本发明实施例二的GOA架构图。

请参见图6，为了增加最后两条栅极线波形输出的稳定性，对应具有n(n为自然数)条栅极线(GL1，2…n-1，n)的液晶显示面板来说，实施例二增加两条虚拟栅极线(Dummy栅极线Gn+1和Gn+2)，然后对应每一条栅极线的一端放置一个上拉驱动单元SRU，另一端放置一个下拉驱动单元SRD，n+2个SRU和SRD的栅极线输出端子Gout分别n+2条栅极线相连，具体连接方式如下：当n为奇数时，SRU和SRD的时钟输入端子CLK与时钟信号CKV相连；当n为偶数时，SRU和SRD的时钟输入端子CLK与时钟信号CKVB相连；n个SRU和SRD的高电平输入端子VGH均与高电平信号VH相连；n个SRU和SRD的低电平输入端子VGL均与低电平信号VL相连；第一个SRU的置位端子SET与初始脉冲STV相连，第二个到第n个SRU的置位端子SET与前一个SRU的进位输出端子Cout相连；第一个SRD的置位端子SET与初始脉冲STV相连，第二个到第n个SRD的置位端子SET与前一个SRD的进位输出端子Cout相连；第n个SRU的复位端子RESET与后一个SRU的进位输出端子Cout相连；第n个SRD的复位端子RESET与后一个SRD的栅极线输出端子Gout相连；连接Gn+1的SRU的时钟输入端子CLK与时钟信号CKV相连，高电平输入端子VGH与高电平信号VH相连，低电平输入端子VGL与低电平信号VL相连，置位端子SET与第n个SRU的Cout相连，进位输出端子Cout与栅极线输出端子Gout相连、与第n个SRU的复位端子RESET相连、并与第n+2个SRU的置位端子SET相连；连接Gn+1的SRD的时钟输入端子CLK与时钟信号CKV相连，高电平输入端子VGH与高电平信号VH相连，低电平输入端子VGL与低电平信号VL相连，置位端子SET与第n个SRD的Cout相连，进位输出端子Cout与栅极线输出端子Gout相连、与第n个SRD的复位端子RESET相连、并与第n+2个SRD的置位端子SET相连；连接Gn+2的SRU的时钟输入端子CLK与时钟信号CKVB相连，高电平输入端子VGH与高电平信号VH相连，低电平输入端子VGL与低电平信号VL相连，进位输出端子Cout与栅极线输出端子Gout相连、与复位端子RESET相连、并与第n+1个SRU的复位端子RESET相连；连接Gn+2的SRD的时钟输入端子CLK与时钟信号CKVB相连，高电平输入端子VGH与高电平信号VH相连，低电平输入端子VGL与低电平信号VL相连，进位输出端子Cout与栅极线输出端子Gout相连、与复位端子RESET相连、并与第n+1个SRD的复位端子RESET相连。

相比实施例一，实施例二增加了两条虚拟栅极线，可以增加最后两条栅极线波形输出的稳定性。用户可以根据实际情况增加1到n条虚拟栅极线。此外，上述实施例以GOA为例，GOA即在制备TFT像素时同时将栅极线驱动单元用TFT技术制备在Array基板上的做法，用TFT技术直接在TFT下基板上形成栅极驱动器，可降低材料成本、工艺步骤和制造时间。当然，本发明提供的液晶显示器的栅极线驱动装置，对非GOA的栅极线驱动装置也同样适用。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims

1、一种液晶显示器的栅极线驱动装置，包括：

多个上拉驱动单元和下拉驱动单元，每个驱动单元包括时钟输入端子、置位端子、复位端子和栅极线输出端，所述栅极线输出端子分别与n条栅极线相连；

一时序控制器，为所述栅极线驱动装置提供时钟信号CKV、时钟信号CKVB和初始脉冲STV，所述时钟信号CKV和时钟信号CKVB的相位相反；

其特征在于，对每一行栅极线，所述上拉驱动单元和下拉驱动单元分开设置于所述栅极线的两端，n为自然数。

2、根据权利要求1所述的液晶显示器的栅极线驱动装置，其特征在于，对奇数行栅极线，所述上拉驱动单元和下拉驱动单元的时钟输入端子与时钟信号CKV相连；对偶数行栅极线，所述上拉驱动单元和下拉驱动单元的时钟输入端子与时钟信号CKVB相连；第一个驱动单元的置位端子与初始脉冲STV相连，其余驱动单元的置位端子与前一个驱动单元的进位输出端子相连；每一个驱动单元的复位端子与后一个驱动单元的栅极线输出端子相连，最后一个驱动单元的复位端子与终端脉冲STVB相连。

3、根据权利要求1所述的液晶显示器的栅极线驱动装置，其特征在于，所述栅极线驱动装置还包括两行虚拟栅极线，对奇数行栅极线，所述上拉驱动单元和下拉驱动单元的时钟输入端子与时钟信号CKV相连；对偶数行栅极线，所述上拉驱动单元和下拉驱动单元的时钟输入端子与时钟信号CKVB相连；第一个驱动单元的置位端子与初始脉冲STV相连，其余驱动单元的置位端子与前一个驱动单元的进位输出端子相连；每一个驱动单元的复位端子与后一个驱动单元的进位输出端子相连，最后一个驱动单元的复位端子与进位输出端子直接相连。

4、根据权利要求1至3所述的任一项的液晶显示器的栅极线驱动装置，其特征在于，所述上拉驱动单元包括：

一栅极线输出端子：与第一TFT的源极相连；

一进位输出端子：与第二TFT的源极相连；

一时钟输入端子：与第一TFT和第二TFT的漏极相连；

一高电平输入端子：与第三TFT的漏极、栅极相连，并且与第四TFT的漏极相连，并且与第五TFT的漏极相连；

一低电平输入端子VGL：与第六TFT、第七TFT、第八TFT、第九TFT、第十TFT、第十一TFT和第十二TFT的源极相连；

一置位端子SET：与第五TFT、第十TFT的栅极相连，并且与第十一TFT、第十二TFT的源极相连；

一复位端子RESET：与第六TFT、第十二TFT的栅极相连；

其中，第一TFT的栅极与第二TFT的栅极、第六TFT的漏极、第七TFT的栅极、第八TFT的栅极、第五TFT的源极和第九TFT的漏极相连接；第三TFT的源极与第四TFT的栅极和第七TFT的漏极相连接；第四TFT的源极与第八TFT的漏极、第九TFT的栅极、第十TFT的漏极和第十一TFT的栅极相连接。

5、根据权利要求1至3所述的任一项的液晶显示器的栅极线驱动装置，其特征在于，所述下拉驱动单元包括：

一栅极线输出端子：与第一TFT和第二TFT的漏极相连；

一进位输出端子：与第三TFT的源极相连；

一时钟输入端子：与第三TFT的漏极相连；

一高电平输入端子：与第四TFT的漏极相连；

一低电平输入端子：与第一TFT的源极、第二TFT的源极、第五TFT的源极、第六TFT的源极、第七TFT的源极、第八TFT的源极和第九TFT的源极相连；

一置位端子：与第四TFT的栅极、第七TFT的栅极、第八TFT的漏极和第九TFT的漏极相连；

一复位端子：与第一TFT的栅极、第五TFT的栅极和第九TFT的栅极相连；

其中，第三TFT的栅极与第四TFT的源极、第五TFT的漏极和第六TFT的漏极相连接；第二TFT的栅极与第六TFT的栅极、第七TFT的漏极和第八TFT的栅极相连接。

6、根据权利要求1至3所述的任一项的液晶显示器的栅极线驱动装置，其特征在于，所述栅极线驱动装置通过TFT技术直接在TFT下基板上形成。

7、根据权利要求4所述的液晶显示器的栅极线驱动装置，其特征在于，所述栅极线驱动装置通过TFT技术直接在TFT下基板上形成。

8、根据权利要求5所述的液晶显示器的栅极线驱动装置，其特征在于，所述栅极线驱动装置通过TFT技术直接在TFT下基板上形成。