CN108962171B - Goa电路及具有该goa电路的液晶显示装置 - Google Patents

Goa电路及具有该goa电路的液晶显示装置 Download PDF

Info

Publication number
CN108962171B
CN108962171B CN201810848278.2A CN201810848278A CN108962171B CN 108962171 B CN108962171 B CN 108962171B CN 201810848278 A CN201810848278 A CN 201810848278A CN 108962171 B CN108962171 B CN 108962171B
Authority
CN
China
Prior art keywords
signal
pull
thin film
film transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810848278.2A
Other languages
English (en)
Other versions
CN108962171A (zh
Inventor
李文英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201810848278.2A priority Critical patent/CN108962171B/zh
Priority to PCT/CN2018/105779 priority patent/WO2020019442A1/zh
Priority to US16/314,463 priority patent/US10930238B1/en
Publication of CN108962171A publication Critical patent/CN108962171A/zh
Application granted granted Critical
Publication of CN108962171B publication Critical patent/CN108962171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明公开了一种GOA电路，其包括多个级联的GOA单元，其中第n级GOA单元包括：上拉控制电路，用于接收启动信号CT并输出上拉控制信号Q(n)；上拉电路，用于接收Q(n)和第一时钟信号CK，并输出第n级级传信号ST(n)和第n级扫描驱动信号G(n)；下拉电路，用于接收第n+4级级传信号ST(n+4)、第一直流低压信号VSSG1和第二直流低压信号VSSQ2，并使Q(n)和G(n)处于关闭状态；第一下拉维持电路，用于接收CK、ST(n)、VSSG1和VSSQ2，并将Q(n)和G(n)维持在关闭状态；第二下拉维持电路，用于接收第二时钟信号XCK、第n‑4级级传信号ST(n‑4)和VSSG1，并将Q(n)和G(n)维持在关闭状态。本发明的GOA电路，在保证GOA电路整体可靠性的前提下减少了下拉维持电路所需信号线。本发明还公开了一种液晶显示装置，其具有上述GOA电路。

Description

GOA电路及具有该GOA电路的液晶显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种GOA(Gate driver On Array，阵列基板行驱动)电路及一种具有该GOA电路的液晶显示装置。
背景技术
液晶显示器具有轻薄短小、节能、辐射指标普遍低于CRT(Cathode Ray Tube，阴极射线管)显示器等优点，使之逐渐代替CRT显示器实现在各类电子产品中的广泛应用。目前，主动式液晶显示面板水平扫描线的驱动，主要由面板外接的IC(Integrated Circuit，集成电路)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术就是利用TFT(Thin Film Transistor，薄膜晶体管)液晶显示器阵列制程将Gate行扫描驱动信号电路制作在阵列基板上，从而实现对Gate逐行扫描的驱动方式，因此，可以运用液晶显示面板的原有制程，将水平扫描线的驱动电路制作在显示区域周围的基板上。GOA技术能减少外接IC的绑定(Bonding)工序，可提升产能并降低产品成本，并使液晶显示面板更适合制作窄边框或无边框的显示产品。
GOA电路的主要架构包括：上拉控制电路、上拉电路、下拉电路、第一下拉维持电路以及第二下拉维持电路。其中，上拉电路用于将时钟信号输出为扫描驱动信号，上拉控制电路用于输出上拉控制信号以控制上拉电路的打开时间，下拉电路用于将上拉控制信号和扫描驱动信号拉低，第一下拉维持电路和第二下拉维持电路分别通过接收第一低频信号和第二低频信号交替起作用将上拉控制信号和扫描驱动信号维持在低电位。然而，现有的GOA电路中所需的信号线以及信号线相关的电路模块较多，导致其占用的电路设计空间较大，不利于液晶显示面板的窄边框需求。因此，为了进一步实现窄边框或无边框设计，如何在保证GOA电路整体可靠性的前提下节省GOA电路所占用空间成为了一个亟待解决的问题。
发明内容
本发明实施例提供一种GOA电路及具有该GOA电路的液晶显示装置，其通过在GOA电路中使用第一时钟信号和第二时钟信号分别控制第一下拉维持电路和第二下拉维持电路，在保证GOA电路整体可靠性的前提下减少了下拉维持电路所需信号线。
本发明实施例提供了一种GOA电路，包括多个级联的GOA单元，其中第n级GOA单元对面板的显示区域第n级水平扫描线充电，所述第n级GOA单元包括上拉控制电路、上拉电路、下拉电路、第一下拉维持电路和第二下拉维持电路，其中，n为正整数；所述上拉控制电路接收一启动信号CT，并根据所述启动信号CT输出一上拉控制信号Q(n)；所述上拉电路与所述上拉控制电路电性连接，接收所述上拉控制信号Q(n)和一第一时钟信号CK，并根据所述上拉控制信号Q(n)和所述第一时钟信号CK输出一第n级级传信号ST(n)和一第n级扫描驱动信号G(n)；所述下拉电路与所述上拉控制电路和所述上拉电路电性连接，接收第n+4级GOA单元输出的第n+4级级传信号ST(n+4)、一第一直流低压信号VSSG1以及一第二直流低压信号VSSQ2，并根据所述第n+4级级传信号ST(n+4)、所述第一直流低压信号VSSG1以及所述第二直流低压信号VSSQ2下拉所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)，以使所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)处于关闭状态；所述第一下拉维持电路与所述上拉控制电路、所述上拉电路以及所述下拉电路电性连接，所述第一下拉维持电路接收所述第一时钟信号CK、所述第n级级传信号ST(n)、所述第一直流低压信号VSSG1以及所述第二直流低压信号VSSQ2，并根据所述第一时钟信号CK、所述第一直流低压信号VSSG1以及所述第二直流低压信号VSSQ2将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态；所述第二下拉维持电路与所述上拉控制电路、所述上拉电路、所述下拉电路以及所述第一下拉维持电路电性连接，所述第二下拉维持电路接收一第二时钟信号XCK、所述第n-4级级传信号ST(n-4)以及所述第一直流低压信号VSSG1，并根据所述第二时钟信号XCK和所述第一直流低压信号VSSG1将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态。
其中，当n大于等于1且小于等于4时，所述启动信号CT为一初始信号STV，所述上拉控制电路根据所述初始信号STV输出一上拉控制信号Q(n)；当n大于4时，所述启动信号CT为第n-4级GOA单元输出的第n-4级级传信号ST(n-4)和第n-4级扫描驱动信号G(n-4)，所述上拉控制电路根据所述第n-4级级传信号ST(n-4)和所述第n-4级扫描驱动信号G(n-4)输出一上拉控制信号Q(n)。
其中，所述第一下拉维持电路和所述第二下拉维持电路交替起作用将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态。
其中，所述第一时钟信号CK与所述第二时钟信号XCK之间互为反相信号。
其中，所述第n级GOA单元还包括复位电路、防漏电电路以及稳定电路；所述复位电路与所述上拉控制电路和所述上拉电路电性连接，接收所述初始信号STV和所述第一直流低压信号VSSG1，并根据所述初始信号STV和所述第一直流低压信号VSSG1将所述上拉控制信号Q(n)进行复位；所述防漏电电路与所述第一下拉维持电路电性连接，接收所述第n-4级级传信号ST(n-4)和所述第二直流低压信号VSSQ2，并根据所述第n-4级级传信号ST(n-4)和所述第二直流低压信号VSSQ2防止所述上拉控制信号Q(n)通过所述第一下拉维持电路漏电；所述稳定电路与所述上拉电路、所述第一下拉维持电路以及所述防漏电电路电性连接，所述稳定电路接收所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2，并根据所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2将所述第n级级传信号ST(n)稳定在所述第二直流低压信号VSSQ2。
其中，所述上拉控制电路包括：一第一薄膜晶体管(T11)；其中，当n大于等于1且小于等于4时，所述第一薄膜晶体管(T11)的控制端和第一端输入所述初始信号STV，其第二端与上拉控制信号点Q连接，用于根据所述初始信号STV输出所述上拉控制信号Q(n)；当n大于4时，所述第一薄膜晶体管(T11)的控制端输入所述第n-4级级传信号ST(n-4)，其第一端输入所述第n-4级扫描驱动信号G(n-4)，其第二端与所述上拉控制信号点Q连接，用于根据所述第n-4级级传信号ST(n-4)和所述第n-4级扫描驱动信号G(n-4)输出所述上拉控制信号Q(n)；所述上拉电路包括：一第二薄膜晶体管(T22)和一第三薄膜晶体管(T21)；所述第二薄膜晶体管(T22)的控制端与所述上拉控制信号点Q电性连接，用于接收所述上拉控制信号Q(n)，其第一端输入所述第一时钟信号CK，其第二端与第一信号点S电性连接，所述第二薄膜晶体管(T22)用于根据所述上拉控制信号Q(n)和所述第一时钟信号CK输出第n级级传信号ST(n)；所述第三薄膜晶体管(T21)的控制端与所述上拉控制信号点Q电性连接，用于接收所述上拉控制信号Q(n)，其第一端输入所述第一时钟信号CK，其第二端与水平扫描线G电性连接，所述第三薄膜晶体管(T21)用于根据所述上拉控制信号Q(n)和所述第一时钟信号CK输出所述第n级扫描驱动信号G(n)；所述下拉电路包括：一第四薄膜晶体管(T31)和一第五薄膜晶体管(T41)；所述第四薄膜晶体管(T31)的控制端与所述第五薄膜晶体管(T41)的控制端电性连接，用于输入一第n+4级级传信号ST(n+4)，所述第四薄膜晶体管(T31)的第一端与所述水平扫描线G电性连接，其第二端输入一第一直流低压信号VSSG1，所述第四薄膜晶体管(T31)用于根据所述第n+4级级传信号ST(n+4)和所述第一直流低压信号VSSG1下拉所述第n级扫描驱动信号G(n)，以使所述第n级扫描驱动信号G(n)处于关闭状态；所述第五薄膜晶体管(T41)的第一端与所述上拉控制信号点Q电性连接，其第二端输入一第二直流低压信号VSSQ2，所述第五薄膜晶体管(T41)用于根据所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2下拉所述上拉控制信号Q(n)，以使所述上拉控制信号Q(n)处于关闭状态。
其中，所述复位电路包括：一第六薄膜晶体管(Txo)，其控制端输入所述初始信号STV，其第一端与所述上拉控制信号点Q电性连接，其第二端输入所述第一直流低压信号VSSG1，所述第六薄膜晶体管(Txo)用于在所述GOA电路工作一个周期后根据所述初始信号STV和所述第一直流低压信号VSSG1将所述上拉控制信号点Q的电位进行复位；所述第一下拉维持电路包括：一第七薄膜晶体管(T51)、一第八薄膜晶体管(T52)、一第九薄膜晶体管(T53)、一第十薄膜晶体管(T54)、一第十一薄膜晶体管(T42)和一第十二薄膜晶体管(T32)；所述第七薄膜晶体管(T51)的控制端和第一端输入所述第一时钟信号CK，其第二端与第二信号点N电性连接；所述第八薄膜晶体管(T52)的控制端与所述第一信号点S电性连接，用于输入所述第n级级传信号ST(n)，其第一端与所述第二信号点N电性连接，其第二端输入所述第二直流低压信号VSSQ2；所述第九薄膜晶体管(T53)的控制端与所述第二信号点N电性连接，其第一端输入所述第一时钟信号CK，其第二端与第三信号点P电性连接；所述第十薄膜晶体管(T54)的控制端与所述第一信号点S电性连接，用于输入所述第n级级传信号ST(n)，其第一端与所述第三信号点P电性连接，其第二端输入所述第二直流低压信号VSSQ2；所述第十一薄膜晶体管(T42)的控制端与所述第三信号点P电性连接，其第一端与所述上拉控制信号点Q和所述水平扫描线G电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十一薄膜晶体管(T42)用于根据所述第一时钟信号CK和所述第二直流低压信号VSSQ2将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态；所述第十二薄膜晶体管(T32)的控制端与所述第三信号点P电性连接，其第一端与所述上拉控制信号点Q和所述水平扫描线G电性连接，其第二端输入所述第一直流低压信号VSSG1，所述第十二薄膜晶体管(T32)用于根据所述第一时钟信号CK和所述第一直流低压信号VSSG1将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态；所述防漏电电路包括：一第十三薄膜晶体管(T56)和一第十四薄膜晶体管(T55)；所述第十三薄膜晶体管(T56)的控制端输入所述第n-4级级传信号ST(n-4)，其第一端与所述第三信号点P电性连接，其第二端输入所述第二直流低压信号VSSQ2；所述第十四薄膜晶体管(T55)的控制端输入所述第n-4级级传信号ST(n-4)，其第一端与所述第二信号点N电性连接，其第二端输入所述第二直流低压信号VSSQ2；所述第二下拉维持电路包括：一第十五薄膜晶体管(T43)和一第十六薄膜晶体管(T33)；所述第十五薄膜晶体管(T43)的控制端输入所述第二时钟信号XCK，其第一端与所述上拉控制信号点Q电性连接，其第二端输入所述第n-4级级传信号ST(n-4)，所述第十五薄膜晶体管(T43)用于根据所述第二时钟信号XCK和所述第n-4级级传信号ST(n-4)将所述上拉控制信号Q(n)维持在关闭状态；所述第十六薄膜晶体管(T33)的控制端输入所述第二时钟信号XCK，其第一端与所述水平扫描线G电性连接，其第二端输入所述第一直流低压信号VSSG1，所述第十六薄膜晶体管(T33)用于根据所述第二时钟信号XCK和所述第一直流低压信号VSSG1将所述第n级扫描驱动信号G(n)维持在关闭状态；所述稳定电路包括：一第十七薄膜晶体管(T72)和一第十八薄膜晶体管(T71)；所述第十七薄膜晶体管(T72)的控制端与所述第三信号点P电性连接，其第一端与所述第一信号点S电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十七薄膜晶体管(T72)用于根据所述第一时钟信号CK和所述第二直流低压信号VSSQ2将所述第n级级传信号ST(n)稳定在所述第二直流低压信号VSSQ2；所述第十八薄膜晶体管(T71)的控制端输入所述第n+4级级传信号ST(n+4)，其第一端与所述第一信号点S电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十八薄膜晶体管(T71)用于根据所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2将所述第n级级传信号ST(n)稳定在所述第二直流低压信号VSSQ2。
其中，所述第一直流低压信号VSSG1为液晶显示面板所需的直流低压信号，所述第二直流低压信号VSSQ2小于所述第一直流低压信号VSSG1。
其中，所述上拉控制信号点Q通过一电容(Cb)与所述水平扫描线G电性连接，其中，所述电容(Cb)为自举电容。
相应地，本发明实施例还提供了一种液晶显示装置，其包括上述的用于液晶显示的GOA电路。
综上所述，在本发明实施例提供的GOA电路及具有该GOA电路的液晶显示装置中，通过在GOA电路中使用第一时钟信号和第二时钟信号分别控制第一下拉维持电路和第二下拉维持电路，在保证GOA电路整体可靠性的前提下减少了下拉维持电路所需信号线。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种GOA电路的电路结构示意图。
图2为本发明实施例提供的另一种GOA电路的电路结构示意图。
图3为图1和图2所示的GOA电路中关键节点信号的波形示意图。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述。显然，所描述的实施方式是本发明的一部分实施方式，而不是全部实施方式。基在本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施方式，都应属在本发明保护的范围。
此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。若本说明书中出现“工序”的用语，其不仅是指独立的工序，在与其它工序无法明确区别时，只要能实现所述工序所预期的作用则也包括在本用语中。另外，本说明书中用“～”表示的数值范围是指将“～”前后记载的数值分别作为最小值及最大值包括在内的范围。在附图中，结构相似或相同的单元用相同的标号表示。
本发明实施例提供一种GOA(Gate driver On Array，阵列基板行驱动)电路，其通过在GOA电路中使用第一时钟信号和第二时钟信号分别控制第一下拉维持电路和第二下拉维持电路，在保证GOA电路整体可靠性的前提下减少了下拉维持电路所需信号线。下面将结合图1至图3对本发明实施例提供的一种GOA电路及具有该GOA电路的液晶显示装置进行具体描述。
请参见图1，图1为本发明实施例提供的一种GOA电路的电路结构示意图。如图1所示的GOA电路100包括多个级联的GOA单元，其中，第n级GOA单元对液晶显示面板的显示区域第n级水平扫描线充电，所述第n级GOA单元至少包括：上拉控制电路10、上拉电路20、下拉电路30、复位电路40、第一下拉维持电路50、防漏电电路60、第二下拉维持电路70以及稳定电路80，其中n为正整数。
所述上拉控制电路10接收一启动信号CT，并根据所述启动信号CT输出一上拉控制信号Q(n)。
具体为，当1≤n≤4时，即当n大于等于1且小于等于4时，所述启动信号CT为一初始信号STV，则所述上拉控制电路10根据所述初始信号STV输出一上拉控制信号Q(n)；当n>4时，即当n大于4时，所述启动信号CT为第n-4级GOA单元输出的第n-4级级传信号ST(n-4)和第n-4级扫描驱动信号G(n-4)，则所述上拉控制电路10根据所述第n-4级级传信号ST(n-4)和所述第n-4级扫描驱动信号G(n-4)输出一上拉控制信号Q(n)。
可见，当1≤n≤4时，所述初始信号STV负责启动第一级GOA单元、第二级GOA单元、第三级GOA单元以及第四级GOA单元；而当n>4时，第n级GOA单元由第n-4级GOA单元输出的第n-4级级传信号ST(n-4)和第n-4级扫描驱动信号G(n-4)启动，从而实现逐级打开GOA电路100，实现行扫描驱动，使得水平扫描线可以被逐级充电。
所述上拉电路20与所述上拉控制电路10电性连接，并接收所述上拉控制信号Q(n)和一第一时钟信号CK，并根据所述上拉控制信号Q(n)和所述第一时钟信号CK输出一第n级级传信号ST(n)和一第n级扫描驱动信号G(n)。
所述下拉电路30与所述上拉控制电路10和所述上拉电路20电性连接，并接收第n+4级GOA单元输出的第n+4级级传信号ST(n+4)、一第一直流低压信号VSSG1以及一第二直流低压信号VSSQ2，并根据所述第n+4级级传信号ST(n+4)、所述第一直流低压信号VSSG1以及所述第二直流低压信号VSSQ2下拉所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)，以使所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)处于关闭状态(即为低电位)。
所述复位电路40与所述上拉控制电路10和所述上拉电路20电性连接，并接收所述初始信号STV和所述第一直流低压信号VSSG1，并根据所述初始信号STV和所述第一直流低压信号VSSG1将所述上拉控制信号Q(n)进行复位。
所述第一下拉维持电路50与所述上拉控制电路10、所述上拉电路20、所述下拉电路30以及所述复位电路40电性连接，所述第一下拉维持电路50接收所述第一时钟信号CK、所述第n级级传信号ST(n)、所述第一直流低压信号VSSG1以及所述第二直流低压信号VSSQ2，并根据所述第一时钟信号CK、所述第一直流低压信号VSSG1以及所述第二直流低压信号VSSQ2将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态，并根据所述第n级级传信号ST(n)提高所述第一下拉维持电路50的下拉维持能力。
所述防漏电电路60与所述第一下拉维持电路50电性连接，并接收所述第n-4级级传信号ST(n-4)和所述第二直流低压信号VSSQ2，并根据所述第n-4级级传信号ST(n-4)和所述第二直流低压信号VSSQ2防止所述上拉控制信号Q(n)通过所述第一下拉维持电路50漏电。
所述第二下拉维持电路70与所述上拉控制电路10、所述上拉电路20、所述下拉电路30、所述复位电路40、所述第一下拉维持电路50以及所述防漏电电路60电性连接，所述第二下拉维持电路70接收一第二时钟信号XCK、所述第n-4级级传信号ST(n-4)以及所述第一直流低压信号VSSG1，并根据所述第二时钟信号XCK和所述第一直流低压信号VSSG1将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态。
所述稳定电路80与所述上拉电路20、所述第一下拉维持电路50以及所述防漏电电路60电性连接，所述稳定电路80接收所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2，并根据所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2将所述第n级级传信号ST(n)稳定在所述第二直流低压信号VSSQ2。
需要说明的是，在本发明的实施例中，所述第一时钟信号CK与所述第二时钟信号XCK之间互为反相信号，即当所述第一时钟信号CK处于高电位状态时，所述第二时钟信号XCK处于低电位状态；并且当第一时钟信号CK处于低电位状态时，所述第二时钟信号XCK处于高电位状态。所述第一下拉维持电路50和所述第二下拉维持电路70交替起作用将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态(即维持在低电位状态)。
请一并参见图1和图2，图2是本发明实施例提供的另一种GOA电路的电路结构示意图。如图2所示的GOA电路100包括但不限于如图1所示的上拉控制电路10、上拉电路20、下拉电路30、复位电路40、第一下拉维持电路50、防漏电电路60、第二下拉维持电路70以及稳定电路80。
其中，所述上拉控制电路10具体包括：一第一薄膜晶体管T11；
当1≤n≤4时，所述第一薄膜晶体管T11的控制端和第一端输入一初始信号STV，其第二端与上拉控制信号点Q连接，用于根据所述初始信号STV输出一上拉控制信号Q(n)；
当n>4时，所述第一薄膜晶体管T11的控制端输入第n-4级级传信号ST(n-4)，其第一端输入第n-4级扫描驱动信号G(n-4)，其第二端与所述上拉控制信号点Q连接，用于根据所述第n-4级级传信号ST(n-4)和所述第n-4级扫描驱动信号G(n-4)输出所述上拉控制信号Q(n)。
需要说明的是，图1和图2中仅示出了当n>4时所述上拉控制电路10的信号输入情况，比如，图1和图2中仅示出了第n-4级级传信号ST(n-4)和第n-4级扫描驱动信号G(n-4)。
所述上拉电路20具体包括：一第二薄膜晶体管T22和一第三薄膜晶体管T21。所述第二薄膜晶体管T22用于根据所述上拉控制信号Q(n)和一第一时钟信号CK输出一第n级级传信号ST(n)；具体为，所述第二薄膜晶体管T22的控制端与所述上拉控制信号点Q电性连接，用于接收所述上拉控制信号Q(n)，其第一端输入所述第一时钟信号CK，其第二端与第一信号点S电性连接，用于输出所述第n级级传信号ST(n)。所述第三薄膜晶体管T21用于根据所述上拉控制信号Q(n)和所述第一时钟信号CK输出一第n级扫描驱动信号G(n)；具体为，所述第三薄膜晶体管T21的控制端与所述上拉控制信号点Q电性连接，用于接收所述上拉控制信号Q(n)，其第一端输入所述第一时钟信号CK，其第二端与水平扫描线G电性连接，用于输出所述第n级扫描驱动信号G(n)。
所述下拉电路30具体包括：一第四薄膜晶体管T31和一第五薄膜晶体管T41。其中，所述第四薄膜晶体管T31的控制端与所述第五薄膜晶体管T41的控制端电性连接，用于输入一第n+4级级传信号ST(n+4)，所述第四薄膜晶体管T31的第一端与所述水平扫描线G电性连接，其第二端输入一第一直流低压信号VSSG1，所述第四薄膜晶体管T31用于根据所述第n+4级级传信号ST(n+4)和所述第一直流低压信号VSSG1下拉所述第n级扫描驱动信号G(n)，以使所述第n级扫描驱动信号G(n)处于关闭状态(即为低电位)；所述第五薄膜晶体管T41的第一端与所述上拉控制信号点Q电性连接，其第二端输入一第二直流低压信号VSSQ2，所述第五薄膜晶体管T41用于根据所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2下拉所述上拉控制信号Q(n)，以使所述上拉控制信号Q(n)处于关闭状态(即为低电位)。
其中，所述第一直流低压信号VSSG1为液晶显示面板所需的直流低压信号。需要说明的是，所述第二直流低压信号VSSQ2小于所述第一直流低压信号VSSG1，所述第二直流低压信号VSSQ2的设置可以使得所述上拉控制信号点Q的电位被拉得更低，有利于防止所述上拉控制信号点Q漏电，提高整个GOA电路100的可靠性。
还需要说明的是，所述第四薄膜晶体管T31和所述第五薄膜晶体管T41的控制端输入所述第n+4级级传信号ST(n+4)可以使得所述下拉电路30不受液晶显示面板的显示区域异常带来的所述水平扫描线G异常的影响，降低了所述GOA电路100产生异常的风险。并且，当所述第四薄膜晶体管T31和所述第五薄膜晶体管T41的控制端输入所述第n+4级级传信号ST(n+4)时，整个所述GOA电路100表现为对称下拉与上传，使得所述GOA电路100即使发生异常也不容易引起大电流。
所述复位电路40具体包括：一第六薄膜晶体管Txo，其控制端输入所述初始信号STV，其第一端与所述上拉控制信号点Q电性连接，其第二端输入所述第一直流低压信号VSSG1，所述第六薄膜晶体管Txo用于在所述GOA电路100工作一个周期后根据所述初始信号STV和所述第一直流低压信号VSSG1将所述上拉控制信号点Q的电位进行复位(即将所述上拉控制信号Q(n)进行复位)，有利于所述上拉控制信号点Q在所述GOA电路100工作一个周期后更快更好地放电，从而防止在液晶显示面板多次的开关机过程中所述上拉控制信号点Q的电位不能及时放低而引起大电流，进而导致液晶显示面板异常。
所述第一下拉维持电路50具体包括：一第七薄膜晶体管T51、一第八薄膜晶体管T52、一第九薄膜晶体管T53、一第十薄膜晶体管T54、一第十一薄膜晶体管T42和一第十二薄膜晶体管T32。其中，所述第七薄膜晶体管T51的控制端和第一端输入所述第一时钟信号CK，其第二端与第二信号点N电性连接；所述第八薄膜晶体管T52的控制端与所述第一信号点S电性连接，用于输入所述第n级级传信号ST(n)，其第一端与所述第二信号点N电性连接，其第二端输入所述第二直流低压信号VSSQ2；所述第九薄膜晶体管T53的控制端与所述第二信号点N电性连接，其第一端输入所述第一时钟信号CK，其第二端与第三信号点P电性连接；所述第十薄膜晶体管T54的控制端与所述第一信号点S电性连接，用于输入所述第n级级传信号ST(n)，其第一端与所述第三信号点P电性连接，其第二端输入所述第二直流低压信号VSSQ2；所述第十一薄膜晶体管T42的控制端与所述第三信号点P电性连接，其第一端与所述上拉控制信号点Q和所述水平扫描线G电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十一薄膜晶体管T42用于根据所述第一时钟信号CK和所述第二直流低压信号VSSQ2将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态；所述第十二薄膜晶体管T32的控制端与所述第三信号点P电性连接，其第一端与所述上拉控制信号点Q和所述水平扫描线G电性连接，其第二端输入所述第一直流低压信号VSSG1，所述第十二薄膜晶体管T32用于根据所述第一时钟信号CK和所述第一直流低压信号VSSG1将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态。
需要说明的是，所述第八薄膜晶体管T52和所述第十薄膜晶体管T54的控制端输入所述第n级级传信号ST(n)可以减小其应力(Stress)效应，有利于提高所述第十一薄膜晶体管T42将所述上拉控制信号Q(n)维持在关闭状态以及所述第十二薄膜晶体管T32将所述第n级扫描驱动信号G(n)维持在关闭状态的下拉维持能力。其中，所述应力效应指的是薄膜晶体管长时间工作后其物理特性的衰减。
所述防漏电电路60具体包括：一第十三薄膜晶体管T56和一第十四薄膜晶体管T55。其中，所述第十三薄膜晶体管T56的控制端输入所述第n-4级级传信号ST(n-4)，其第一端与所述第三信号点P电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十三薄膜晶体管T56的设置使得所述第十一薄膜晶体管T42在所述上拉控制信号Q(n)的第一电位上升阶段u1(如图3所示)前被拉低到所述第二直流低压信号VSSQ2，从而使得所述第十一薄膜晶体管T42不容易漏电；所述第十四薄膜晶体管T55的控制端输入所述第n-4级级传信号ST(n-4)，其第一端与所述第二信号点N电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十四薄膜晶体管T55的设置使得所述第九薄膜晶体管T53不容易漏电，从而使得所述第十一薄膜晶体管T42不容易漏电。
需要说明的是，所述第十一薄膜晶体管T42不容易漏电可以防止所述上拉控制信号点Q漏电，使得所述上拉控制信号Q(n)的电位在所述第一电位上升阶段u1充得更高，有利于所述上拉控制信号Q(n)在第二电位上升阶段u2(如图3所示)的充电，从而提高整个GOA电路100的可靠性。
所述第二下拉维持电路70具体包括：一第十五薄膜晶体管T43和一第十六薄膜晶体管T33。其中，所述第十五薄膜晶体管T43的控制端输入所述第二时钟信号XCK，其第一端与所述上拉控制信号点Q电性连接，其第二端输入所述第n-4级级传信号ST(n-4)，所述第十五薄膜晶体管T43用于根据所述第二时钟信号XCK和所述第n-4级级传信号ST(n-4)将所述上拉控制信号Q(n)维持在关闭状态；所述第十六薄膜晶体管T33的控制端输入所述第二时钟信号XCK，其第一端与所述水平扫描线G电性连接，其第二端输入所述第一直流低压信号VSSG1，所述第十六薄膜晶体管T33用于根据所述第二时钟信号XCK和所述第一直流低压信号VSSG1将所述第n级扫描驱动信号G(n)维持在关闭状态。
需要说明的是，由于所述第十五薄膜晶体管T43的第二端输入所述第n-4级级传信号ST(n-4)，因此所述上拉控制信号Q(n)在所述第一电位上升阶段u1由所述第一薄膜晶体管T11和所述第十五薄膜晶体管T43同时充电，如此可以增加所述上拉控制信号Q(n)在所述第一电位上升阶段u1的电压，从而提高整个GOA电路100的可靠性。
所述稳定电路80具体包括：一第十七薄膜晶体管T72和一第十八薄膜晶体管T71。其中，所述第十七薄膜晶体管T72的控制端与所述第三信号点P电性连接，其第一端与所述第一信号点S电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十七薄膜晶体管T72用于在所述上拉控制信号Q(n)的下拉和下拉维持过程中，根据所述第一时钟信号CK和所述第二直流低压信号VSSQ2将所述第n级级传信号ST(n)稳定在所述第二直流低压信号VSSQ2；所述第十八薄膜晶体管T71的控制端输入所述第n+4级级传信号ST(n+4)，其第一端与所述第一信号点S电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十八薄膜晶体管T71用于在所述上拉控制信号Q(n)的下拉和下拉维持过程中，根据所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2将所述第n级级传信号ST(n)稳定在所述第二直流低压信号VSSQ2。
需要说明的是，在本发明的实施例中，所述上拉控制信号点Q通过一电容Cb与所述水平扫描线G电性连接。其中，所述电容Cb为Boast(自举)电容。
请一并参见图1至图3，图3为图1和图2所示的GOA电路100中关键节点信号的波形示意图。其中，所述关键节点信号包括但不限于：所述第一时钟信号CK、所述上拉控制信号Q(n)、所述第n级扫描驱动信号G(n)以及所述第二时钟信号XCK。
从波形图中可见，所述第一时钟信号CK与所述第二时钟信号XCK之间互为反相信号。所述上拉控制信号Q(n)包括两个电位上升阶段，分别为所述第一电位上升阶段u1和所述第二电位上升阶段u2。在所述第二电位上升阶段u2，所述上拉电路20输出所述第n级扫描驱动信号G(n)。
相应地，本发明实施例还提供了一种液晶显示装置，其包括上述图1和图2所示的用于液晶显示的GOA电路100。例如，该液晶显示装置可以包括但不限于具有液晶显示面板的手机(如Android手机、iOS手机等)、平板电脑、MID(Mobile Internet Devices，移动互联网设备)、PDA(Personal Digital Assistant，个人数字助理)、笔记本电脑、电视机、电子纸、数码相框等等。
相比于现有技术中使用第一低频信号LC1与第二低频信号LC2来控制第一下拉维持电路和第二下拉维持电路交替起作用，本发明实施例通过在GOA电路100中使用第一时钟信号CK和第二时钟信号XCK分别控制第一下拉维持电路50和第二下拉维持电路70，减少了下拉维持电路所需信号线，并且同样可以起到两组下拉维持电路交替其作用的效果，保证所述GOA电路100整体可靠性。此外，本发明实施例中第二直流低压信号VSSQ2、复位电路40、防漏电电路60以及稳定电路80的设置也进一步提高了所述GOA电路100整体可靠性。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含在本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上对本发明实施例所提供的GOA电路及具有该GOA电路的液晶显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种GOA电路，其特征在于，包括多个级联的GOA单元，其中第n级GOA单元对面板的显示区域第n级水平扫描线充电，所述第n级GOA单元包括上拉控制电路、上拉电路、下拉电路、复位电路、第一下拉维持电路、防漏电电路和第二下拉维持电路以及稳定电路，其中，n为正整数；
所述上拉控制电路接收一启动信号CT，并根据所述启动信号CT输出一上拉控制信号Q(n)，其中，当n大于等于1且小于等于4时，所述启动信号CT为一初始信号STV，所述上拉控制电路根据所述初始信号STV输出一上拉控制信号Q(n)；当n大于4时，所述启动信号CT为第n-4级GOA单元输出的第n-4级级传信号ST(n-4)和第n-4级扫描驱动信号G(n-4)，所述上拉控制电路根据所述第n-4级级传信号ST(n-4)和所述第n-4级扫描驱动信号G(n-4)输出一上拉控制信号Q(n)；
所述上拉电路与所述上拉控制电路电性连接，接收所述上拉控制信号Q(n)和一第一时钟信号CK，并根据所述上拉控制信号Q(n)和所述第一时钟信号CK输出一第n级级传信号ST(n)和一第n级扫描驱动信号G(n)；
所述下拉电路与所述上拉控制电路和所述上拉电路电性连接，接收第n+4级GOA单元输出的第n+4级级传信号ST(n+4)、一第一直流低压信号VSSG1以及一第二直流低压信号VSSQ2，并根据所述第n+4级级传信号ST(n+4)、所述第一直流低压信号VSSG1以及所述第二直流低压信号VSSQ2下拉所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)，以使所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)处于关闭状态；
所述复位电路与所述上拉控制电路和所述上拉电路电性连接，接收所述初始信号STV和所述第一直流低压信号VSSG1，并根据所述初始信号STV和所述第一直流低压信号VSSG1将所述上拉控制信号Q(n)进行复位；所述复位电路包括：一第六薄膜晶体管(Txo)，其控制端输入所述初始信号STV，其第一端与上拉控制信号点Q电性连接，其第二端输入所述第一直流低压信号VSSG1，所述第六薄膜晶体管(Txo)用于在所述GOA电路工作一个周期后根据所述初始信号STV和所述第一直流低压信号VSSG1将所述上拉控制信号点Q的电位进行复位；
所述第一下拉维持电路与所述上拉控制电路、所述上拉电路以及所述下拉电路电性连接，所述第一下拉维持电路接收所述第一时钟信号CK、所述第n级级传信号ST(n)、所述第一直流低压信号VSSG1以及所述第二直流低压信号VSSQ2，并根据所述第一时钟信号CK、所述第一直流低压信号VSSG1以及所述第二直流低压信号VSSQ2将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态；其中，所述第一下拉维持电路包括：一第七薄膜晶体管(T51)、一第八薄膜晶体管(T52)、一第九薄膜晶体管(T53)、一第十薄膜晶体管(T54)、一第十一薄膜晶体管(T42)和一第十二薄膜晶体管(T32)；所述第七薄膜晶体管(T51)的控制端和第一端输入所述第一时钟信号CK，其第二端与第二信号点N电性连接；所述第八薄膜晶体管(T52)的控制端与第一信号点S电性连接，用于输入所述第n级级传信号ST(n)，其第一端与所述第二信号点N电性连接，其第二端输入所述第二直流低压信号VSSQ2；所述第九薄膜晶体管(T53)的控制端与所述第二信号点N电性连接，其第一端输入所述第一时钟信号CK，其第二端与第三信号点P电性连接；所述第十薄膜晶体管(T54)的控制端与所述第一信号点S电性连接，用于输入所述第n级级传信号ST(n)，其第一端与所述第三信号点P电性连接，其第二端输入所述第二直流低压信号VSSQ2；所述第十一薄膜晶体管(T42)的控制端与所述第三信号点P电性连接，其第一端与所述上拉控制信号点Q和水平扫描线G电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十一薄膜晶体管(T42)用于根据所述第一时钟信号CK和所述第二直流低压信号VSSQ2将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态；所述第十二薄膜晶体管(T32)的控制端与所述第三信号点P电性连接，其第一端与所述上拉控制信号点Q和所述水平扫描线G电性连接，其第二端输入所述第一直流低压信号VSSG1，所述第十二薄膜晶体管(T32)用于根据所述第一时钟信号CK和所述第一直流低压信号VSSG1将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态；
所述防漏电电路与所述第一下拉维持电路电性连接，接收所述第n-4级级传信号ST(n-4)和所述第二直流低压信号VSSQ2，并根据所述第n-4级级传信号ST(n-4)和所述第二直流低压信号VSSQ2防止所述上拉控制信号Q(n)通过所述第一下拉维持电路漏电；其中，所述防漏电电路包括：一第十三薄膜晶体管(T56)和一第十四薄膜晶体管(T55)；所述第十三薄膜晶体管(T56)的控制端输入所述第n-4级级传信号ST(n-4)，其第一端与所述第三信号点P电性连接，其第二端输入所述第二直流低压信号VSSQ2；所述第十四薄膜晶体管(T55)的控制端输入所述第n-4级级传信号ST(n-4)，其第一端与所述第二信号点N电性连接，其第二端输入所述第二直流低压信号VSSQ2；
所述第二下拉维持电路与所述上拉控制电路、所述上拉电路、所述下拉电路以及所述第一下拉维持电路电性连接，所述第二下拉维持电路接收一第二时钟信号XCK、一第n-4级级传信号ST(n-4)以及所述第一直流低压信号VSSG1，并根据所述第二时钟信号XCK和所述第一直流低压信号VSSG1将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态；其中，所述第二下拉维持电路包括：一第十五薄膜晶体管(T43)和一第十六薄膜晶体管(T33)；所述第十五薄膜晶体管(T43)的控制端输入所述第二时钟信号XCK，其第一端与所述上拉控制信号点Q电性连接，其第二端输入所述第n-4级级传信号ST(n-4)，所述第十五薄膜晶体管(T43)用于根据所述第二时钟信号XCK和所述第n-4级级传信号ST(n-4)将所述上拉控制信号Q(n)维持在关闭状态；所述第十六薄膜晶体管(T33)的控制端输入所述第二时钟信号XCK，其第一端与所述水平扫描线G电性连接，其第二端输入所述第一直流低压信号VSSG1，所述第十六薄膜晶体管(T33)用于根据所述第二时钟信号XCK和所述第一直流低压信号VSSG1将所述第n级扫描驱动信号G(n)维持在关闭状态；
所述稳定电路与所述上拉电路、所述第一下拉维持电路以及所述防漏电电路电性连接，所述稳定电路接收所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2，并根据所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2将所述第n级级传信号ST(n)稳定在所述第二直流低压信号VSSQ2；其中，所述稳定电路包括：一第十七薄膜晶体管(T72)和一第十八薄膜晶体管(T71)；所述第十七薄膜晶体管(T72)的控制端与所述第三信号点P电性连接，其第一端与所述第一信号点S电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十七薄膜晶体管(T72)用于根据所述第一时钟信号CK和所述第二直流低压信号VSSQ2将所述第n级级传信号ST(n)稳定在所述第二直流低压信号VSSQ2；所述第十八薄膜晶体管(T71)的控制端输入所述第n+4级级传信号ST(n+4)，其第一端与所述第一信号点S电性连接，其第二端输入所述第二直流低压信号VSSQ2，所述第十八薄膜晶体管(T71)用于根据所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2将所述第n级级传信号ST(n)稳定在所述第二直流低压信号VSSQ2。
2.如权利要求1所述的GOA电路，其特征在于，所述第一下拉维持电路和所述第二下拉维持电路交替起作用将所述上拉控制信号Q(n)和所述第n级扫描驱动信号G(n)维持在关闭状态。
3.如权利要求2所述的GOA电路，其特征在于，所述第一时钟信号CK与所述第二时钟信号XCK之间互为反相信号。
4.如权利要求1所述的GOA电路，其特征在于，
所述上拉控制电路包括：一第一薄膜晶体管(T11)；其中，当n大于等于1且小于等于4时，所述第一薄膜晶体管(T11)的控制端和第一端输入所述初始信号STV，其第二端与上拉控制信号点Q连接，用于根据所述初始信号STV输出所述上拉控制信号Q(n)；当n大于4时，所述第一薄膜晶体管(T11)的控制端输入所述第n-4级级传信号ST(n-4)，其第一端输入所述第n-4级扫描驱动信号G(n-4)，其第二端与所述上拉控制信号点Q连接，用于根据所述第n-4级级传信号ST(n-4)和所述第n-4级扫描驱动信号G(n-4)输出所述上拉控制信号Q(n)；
所述上拉电路包括：一第二薄膜晶体管(T22)和一第三薄膜晶体管(T21)；所述第二薄膜晶体管(T22)的控制端与所述上拉控制信号点Q电性连接，用于接收所述上拉控制信号Q(n)，其第一端输入所述第一时钟信号CK，其第二端与第一信号点S电性连接，所述第二薄膜晶体管(T22)用于根据所述上拉控制信号Q(n)和所述第一时钟信号CK输出第n级级传信号ST(n)；所述第三薄膜晶体管(T21)的控制端与所述上拉控制信号点Q电性连接，用于接收所述上拉控制信号Q(n)，其第一端输入所述第一时钟信号CK，其第二端与水平扫描线G电性连接，所述第三薄膜晶体管(T21)用于根据所述上拉控制信号Q(n)和所述第一时钟信号CK输出所述第n级扫描驱动信号G(n)；
所述下拉电路包括：一第四薄膜晶体管(T31)和一第五薄膜晶体管(T41)；所述第四薄膜晶体管(T31)的控制端与所述第五薄膜晶体管(T41)的控制端电性连接，用于输入一第n+4级级传信号ST(n+4)，所述第四薄膜晶体管(T31)的第一端与所述水平扫描线G电性连接，其第二端输入一第一直流低压信号VSSG1，所述第四薄膜晶体管(T31)用于根据所述第n+4级级传信号ST(n+4)和所述第一直流低压信号VSSG1下拉所述第n级扫描驱动信号G(n)，以使所述第n级扫描驱动信号G(n)处于关闭状态；所述第五薄膜晶体管(T41)的第一端与所述上拉控制信号点Q电性连接，其第二端输入一第二直流低压信号VSSQ2，所述第五薄膜晶体管(T41)用于根据所述第n+4级级传信号ST(n+4)和所述第二直流低压信号VSSQ2下拉所述上拉控制信号Q(n)，以使所述上拉控制信号Q(n)处于关闭状态。
5.如权利要求1所述的GOA电路，其特征在于，所述第一直流低压信号VSSG1为液晶显示面板所需的直流低压信号，所述第二直流低压信号VSSQ2小于所述第一直流低压信号VSSG1。
6.如权利要求1所述的GOA电路，其特征在于，所述上拉控制信号点Q通过一电容(Cb)与所述水平扫描线G电性连接，其中，所述电容(Cb)为自举电容。
7.一种液晶显示装置，其特征在于，包括如权利要求1至6任一项所述的用于液晶显示的GOA电路。
CN201810848278.2A 2018-07-27 2018-07-27 Goa电路及具有该goa电路的液晶显示装置 Active CN108962171B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810848278.2A CN108962171B (zh) 2018-07-27 2018-07-27 Goa电路及具有该goa电路的液晶显示装置
PCT/CN2018/105779 WO2020019442A1 (zh) 2018-07-27 2018-09-14 Goa电路及具有该goa电路的液晶显示装置
US16/314,463 US10930238B1 (en) 2018-07-27 2018-09-14 GOA circuit and LCD device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810848278.2A CN108962171B (zh) 2018-07-27 2018-07-27 Goa电路及具有该goa电路的液晶显示装置

Publications (2)

Publication Number Publication Date
CN108962171A CN108962171A (zh) 2018-12-07
CN108962171B true CN108962171B (zh) 2020-02-18

Family

ID=64465507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810848278.2A Active CN108962171B (zh) 2018-07-27 2018-07-27 Goa电路及具有该goa电路的液晶显示装置

Country Status (3)

Country Link
US (1) US10930238B1 (zh)
CN (1) CN108962171B (zh)
WO (1) WO2020019442A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110675798B (zh) * 2019-09-26 2022-07-12 深圳市华星光电半导体显示技术有限公司 Goa电路以及显示面板
CN113496681A (zh) * 2020-03-18 2021-10-12 Tcl华星光电技术有限公司 一种goa电路及显示面板
CN111292672B (zh) * 2020-03-31 2023-11-28 Tcl华星光电技术有限公司 Goa电路及显示面板
CN111369929B (zh) * 2020-04-10 2021-07-23 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN211529585U (zh) * 2020-08-17 2020-09-18 深圳市华星光电半导体显示技术有限公司 栅极驱动电路及显示面板
CN112071250B (zh) * 2020-09-04 2021-11-02 深圳市华星光电半导体显示技术有限公司 Goa电路
CN113270075A (zh) * 2021-04-25 2021-08-17 成都中电熊猫显示科技有限公司 Goa电路及液晶显示器
CN114283727B (zh) * 2021-12-29 2023-08-22 Tcl华星光电技术有限公司 驱动电路
CN114360431B (zh) * 2022-01-28 2023-08-22 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399410C (zh) * 2006-04-05 2008-07-02 友达光电股份有限公司 移位寄存电路
TWI463460B (zh) * 2013-05-10 2014-12-01 Au Optronics Corp 電壓拉升電路、移位暫存器和閘極驅動模組
KR102135928B1 (ko) * 2013-12-31 2020-07-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 제조방법, 그리고 쉬프트 레지스터를 이용한 영상 표시장치
CN103928008B (zh) * 2014-04-24 2016-10-05 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104091577B (zh) * 2014-07-15 2016-03-09 深圳市华星光电技术有限公司 应用于2d-3d信号设置的栅极驱动电路
CN104332144B (zh) * 2014-11-05 2017-04-12 深圳市华星光电技术有限公司 液晶显示面板及其栅极驱动电路
CN105280153B (zh) * 2015-11-24 2017-11-28 深圳市华星光电技术有限公司 一种栅极驱动电路及其显示装置
CN106652936B (zh) * 2016-12-09 2019-10-22 深圳市华星光电技术有限公司 Goa电路及显示装置
CN106782395B (zh) * 2016-12-30 2019-02-26 深圳市华星光电技术有限公司 Goa电路的驱动方法和驱动装置
CN107123405A (zh) * 2017-06-01 2017-09-01 深圳市华星光电技术有限公司 双向移位寄存器单元、双向移位寄存器及显示面板
CN107909971B (zh) * 2017-11-03 2020-06-30 深圳市华星光电半导体显示技术有限公司 Goa电路

Also Published As

Publication number Publication date
WO2020019442A1 (zh) 2020-01-30
US10930238B1 (en) 2021-02-23
US20210082365A1 (en) 2021-03-18
CN108962171A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
CN108962171B (zh) Goa电路及具有该goa电路的液晶显示装置
CN108877723B (zh) Goa电路及具有该goa电路的液晶显示装置
CN107909980B (zh) Goa电路及具有该goa电路的液晶显示装置
JP6498772B2 (ja) Ｇｏａ回路及び液晶表示装置
US9459730B2 (en) Shift register unit, display device and driving method
KR101937963B1 (ko) 주사 구동 회로
CN105957480B (zh) 栅极驱动电路及液晶显示装置
WO2020019407A1 (zh) Goa电路及具有该goa电路的液晶显示装置
KR102057824B1 (ko) 게이트 구동 회로 및 디스플레이 장치
CN107909971B (zh) Goa电路
US20200042153A1 (en) Shift register unit and method for driving the same, gate driving circuit and display apparatus
CN110827776B (zh) Goa器件及栅极驱动电路
JP2019179239A (ja) 走査駆動回路
CN107331360B (zh) Goa电路及液晶显示装置
KR20150017810A (ko) 게이트 구동 회로 및 이를 구비한 표시 장치
CN108962178B (zh) Goa电路及液晶面板
US20170103722A1 (en) Shift register unit, gate driving circuit and display apparatus
CN107610668A (zh) 一种goa电路及液晶面板、显示装置
CN211529585U (zh) 栅极驱动电路及显示面板
CN104517653A (zh) 移位寄存器及包含其的多级移位寄存器电路
US11205371B2 (en) Gate driving circuit, driving method thereof, and display apparatus
CN114283727B (zh) 驱动电路
CN112071251B (zh) 栅极驱动电路和显示面板
CN112365859A (zh) Goa电路、液晶显示面板、显示装置
CN113189806B (zh) Goa电路、液晶面板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant