CN113270075A - Goa电路及液晶显示器 - Google Patents

Goa电路及液晶显示器 Download PDF

Info

Publication number
CN113270075A
CN113270075A CN202110449935.8A CN202110449935A CN113270075A CN 113270075 A CN113270075 A CN 113270075A CN 202110449935 A CN202110449935 A CN 202110449935A CN 113270075 A CN113270075 A CN 113270075A
Authority
CN
China
Prior art keywords
circuit
goa
pull
signal
driving signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110449935.8A
Other languages
English (en)
Inventor
刘永
黄添钧
储周硕
朱伟
曹中林
王国志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu CEC Panda Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu CEC Panda Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110449935.8A priority Critical patent/CN113270075A/zh
Publication of CN113270075A publication Critical patent/CN113270075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本申请提供一种GOA电路及液晶显示器,GOA电路中通过提供的STV重置电路,在液晶显示器的GOA电路正常逐行扫描的过程中,当需要切换驱动频率,能够通过STV重置电路将其他电路均进行重置,从而使得已经被驱动信号扫描过的GOA电路所对应的像素阵列,不会由于切换驱动频率出现显示异常的状况,从而提高液晶显示器的整体显示效果。

Description

GOA电路及液晶显示器
技术领域
本申请涉及电子技术领域,尤其涉及一种阵列基板行驱动(Gate Driver onArray,简称:GOA)电路及液晶显示器。
背景技术
液晶显示器(Liquid Crystal Display,简称:LCD)是一种显示装置,其构造是在两片相对平行的基板当中设置液晶层,下基板上设置薄膜晶体管(Thin Film Transistor,简称:TFT),上基板上设置彩色滤光片,并通过下基板上的TFT上的信号和电压的改变控制液晶层内液晶分子的转动方向,并结合入射光的偏振以显示图像。
在一些技术中,液晶显示器可以采用GOA技术,对像素阵列进行驱动,其中,当GOA电路在对应的栅极线上提供栅极驱动信号后,栅极线上所连接的所有TFT均切换为开启状态,使得该条栅极线上的每个像素分别从各自连接的数据线上接收显示信号,并根据显示信号控制不同像素内液晶的透光度,进而实现一行像素的显示。则当栅极驱动IC对前X个GOA电路发送初始驱动信号后,级联的GOA电路将依次由前一级的GOA电路提供后一级GOA电路的驱动信号,进而实现所有GOA电路的扫描驱动。
采用上述技术,在级联的GOA电路在逐行扫描的过程中,如果需要切换驱动信号的频率,会造成像素阵列的显示异常,进而影响液晶显示器的整体显示效果。
发明内容
本申请提供一种GOA电路及液晶显示器,以克服现有技术中,级联的GOA电路在逐行扫描的过程中需要切换驱动信号的频率时,造成像素阵列的显示异常的技术问题。
本申请第一方面提供一种GOA电路,用于向像素阵列中的第n行像素电极提供栅极驱动信号,包括:上拉控制电路,用于接收第n-a行GOA电路提供的第一驱动信号后,向上拉电路发送控制信号;上拉电路,用于接收所述控制信号后,将时钟信号转换为栅极驱动信号Gn;初始信号重置电路,用于接收初始驱动信号后,对所述栅极驱动信号Gn进行重置。
在本申请第一方面一实施例中,所述初始信号重置电路包括:第一TFT;所述第一TFT的栅极用于接收所述初始驱动信号,所述第一TFT的源级连接所述上拉电路和所述上拉控制电路,所述第一TFT的漏级连接第一低电压电路。
在本申请第一方面一实施例中,所述第一驱动信号包括:所述第n-a行GOA电路的GOA驱动信号Tn-a。
在本申请第一方面一实施例中,还包括:下拉电路,用于接收所述第n+b行GOA驱动电路的GOA驱动信号Tn+b后,将所述控制信号拉低为第一低电压;下拉维持电路,连接所述第一低电压电路,用于在所述上拉电路在未接收到所述控制信号时,将所述栅极驱动信号Gn拉低为所述第一低电压;或者,所述下拉维持电路连接第二低电压电路,用于在所述上拉电路在未接收到所述控制信号时,将所述栅极驱动信号Gn拉低为第二低电压;所述第一低电压和所述第二低电压不同。
在本申请第一方面一实施例中,所述上拉电路还用于,接收所述控制信号后,将所述时钟信号转换为GOA驱动信号Tn,并将所述GOA驱动信号Tn发送至第n+b行GOA驱动电路;所述初始信号重置电路还用于,接收所述初始驱动信号后,对所述GOA驱动信号Tn进行重置。
在本申请第一方面一实施例中,所述第一驱动信号包括:所述第n-a行GOA电路的栅极驱动信号Gn-a。
在本申请第一方面一实施例中,还包括:下拉电路,用于接收所述第n+b行GOA驱动电路的栅极驱动信号Gn+b后,将所述控制信号拉低为所述第一低电压;下拉维持电路,连接第二低电压电路,用于在所述上拉电路在未接收到所述控制信号时,将所述栅极驱动信号Gn拉低为第二低电压;所述第一低电压和所述第二低电压不同。
在本申请第一方面一实施例中,所述下拉维持电路包括:第一下拉维持子电路和第二下拉维持子电路,用于在第一低频时钟信号和第二低频时钟信号的作用下,轮流接收被拉低为所述第一低电压的控制信号,并将所述栅极驱动信号Gn拉低为所述第一低电压。
在本申请第一方面一实施例中,还包括:清零重置电路,用于接收清零信号后,对所述栅极驱动信号Gn进行重置。
本申请第一方面提供一种液晶显示器,包括如本申请第一方面任一项所述的GOA电路。
综上,本申请提供的GOA电路及液晶显示器,通过GOA电路中提供的STV重置电路,在液晶显示器的GOA电路正常逐行扫描的过程中,当需要切换驱动频率,能够通过STV重置电路将其他电路均进行重置(reset),使得已经被驱动信号扫描过的GOA电路所对应的像素阵列,不会由于切换驱动频率出现显示异常的状况,从而提高液晶显示器的整体显示效果。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请所应用的液晶显示器的结构剖面示意图;
图2为本申请提供的液晶显示器的一种像素结构示意图;
图3为一种GOA电路的结构示意图;
图4为一种GOA电路的电路结构示意图;
图5为本申请提供的GOA电路一实施例的结构示意图;
图6为本申请提供的GOA电路一实施例的电路结构示意图;
图7为本申请提供的GOA电路另一实施例的电路结构示意图;
图8为本申请提供的GOA电路的栅极驱动信号的波形示意图;
图9为本申请提供的GOA电路又一实施例的电路结构示意图;
图10为本申请提供的又一实施例的电路结构示意图;
图11为本申请提供的又一实施例的电路结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1为本申请所应用的液晶显示器的结构剖面示意图,其中,液晶显示器包括相对间隔设置的TFT基板13和彩膜基板(color filter substrate,简称:CF基板)11。CF基板11上还设置有公共电极110,该公共电极可以是一整面透明导电膜,例如氧化铟(indium tinoxide,简称:ITO)薄膜。TFT基板13和CF基板11之间填充有液晶层12,在液晶层12的液晶盒中填充有液晶分子120,TFT基板13上设置的各种配线和像素电极等,可用于向液晶层12内的液晶分子120提供信号和电压,来改变液晶层12内液晶分子120的转动方向,从而达到控制液晶层12内每个像素点偏振光出射方向,进而在LCD的每个像素点上实现不同强度、不同颜色光线的显示。
图2为本申请提供的液晶显示器的一种像素结构示意图,如图2所示,为了对液晶层内不同像素的液晶分子进行驱动,如图2示出了在图1中的TFT基板13上,设置有多条彼此平行并间隔设置的数据线:Data1、Data2、Data3、Data4……、多条彼此平行并间隔设置的栅极线:Gate1、Gate2、Gate3、Gate4……,并且数据线和栅极线彼此交错设置。在液晶层内的像素以矩阵形式排列,同时,像素矩阵中每个像素分别设置于相应的数据线和栅极线的交汇处,每个像素连接与其相邻的数据线、并连接与其相邻的两个栅极线。例如,P11连接相邻的栅极线Gate1和数据线Data1、P22连接相邻的栅极线Gate2和数据线Data2等。
在一些技术中,液晶显示器可以采用阵列基板行驱动(Gate Driver on Array,简称:GOA)技术,对像素阵列进行驱动。其中,如图2所示的像素阵列中的每个像素还连接一个薄膜晶体管TFT,该TFT的栅极连接至对应的栅极线,漏级连接至对应的数据线,源级连接像素电极。同时,每一行栅极线还连接一个GOA电路,GOA电路用于向所连接的栅极线提供栅极驱动信号(或称为水平扫描信号),如图2所示的示例中,GOA电路1连接Gate1、GOA电路2连接Gate2、GOA电路3连接Gate3、GOA电路4连接Gate4等。
当GOA电路在对应的栅极线上提供栅极驱动信号后,栅极线上所连接的所有TFT均切换为开启状态,使得该条栅极线上的每个像素分别从各自连接的数据线上接收显示信号,并根据显示信号控制不同像素内液晶的透光度,进而实现一行像素的显示。GOA技术通过制作在显示区域周围的TFT基板上的GOA电路实现,并通过栅极驱动IC进行控制,在液晶显示器在显示时,栅极驱动IC只需要给前X个(X与时钟的个数有关)GOA电路发送初始驱动信号后,由级联的GOA电路向下一级GOA电路继续发送驱动信号,从而通过GOA电路代替栅极驱动IC提供栅极驱动信号,能够减少外界IC的绑定(bonding)工序,进而减少液晶显示器的侧边框。
具体地,图3为一种GOA电路的结构示意图,如图3中的GOA电路,以如图2所示的液晶显示器的第n行像素所连接的GOA电路(n)作为示例,该GOA电路(n)通过级联的结构连接第n-a行像素所连接的GOA电路(n-a)和第n+b行像素所连接的GOA电路(n+b)。其中,a和b与时钟的个数有关,例如,当具有2个时钟提供2个CK信号时,a和b均可以是1,当具有4个时钟提供4个CK信号时,a可以是2,b可以是2或者3。
则对于如图3所示的GOA电路(n)接收到来自于GOA电路(n-a)的驱动信号Tn-a后,可以向该GOA电路(n)所连接的第n行像素的栅极线Gate n发送栅极驱动信号Gn,并向下一级GOA电路(n+b)发送驱动信号Tn。同时,GOA电路(n)还接收来自于栅极驱动IC提供的VGH(直流高电压,或者称为高电位信号)、VSS(直流低电压,或者称为低电位信号)、LC1(第一低频时钟信号)、LC2(第二低频时钟信号)、CK(时钟信号)和CLR(清零重置信号)等。
在一些实施例中,图4为一种GOA电路的电路结构示意图,如图4所示示出了如图3所示的GOA电路(n)10一种可能的电路实现方式。其中,如图4所示的GOA电路(n)10包括:上拉控制电路101、上拉电路102、下拉电路103、下拉保持电路104A、下拉保持电路104B和清零重置电路105。由于如图4所示的GOA电路包括21个TFT和1个电容,又可被称为21T1C GOA电路。
具体地,上拉控制电路101包括TFT M1,当TFT M1接收到来自于GOA电路(n-a)的驱动信号Tn-a,TFT M1导通,将NetA电平置为高电平。上拉电路102包括TFT M11和TFT M10,当NetA电平为高电平,TFT M11导通,将Tn拉高为高电平并输出到下一级GOA电路(n+b),将Gn拉高为高电平并输出到第n行栅极线Gate n。下拉电路103包括:TFT M9,当GOA电路(n+b)根据Tn将其Tn+b拉高后,TFT M9接收到Tn+b导通,使得Tn和Gn拉低为低电平。下拉保持电路104A和下拉保持电路104B在LC1和LC2的控制下交替工作,用于防止Tn和Gn在没有接收到Tn-a时,被CK等其他信号干扰而误置为高电平。清零重置电路105用于当液晶显示器上所有栅极线的都完成一次扫描后,接收CLR信号并将Tn、Gn重置为低电平。
如图3-图4所示的GOA电路虽然实现了驱动信号的级联传递,但是当液晶显示器在显示的过程中,却不能随时进行驱动信号频率的切换,例如,假设像素阵列为100行的液晶显示器,最初采用频率为60Hz的驱动信号对液晶显示器进行逐行扫描时,首先由栅极驱动IC对如图4所示的前X个GOA电路的Tn-a端口发送初始驱动信号STV后,通过级联的GOA电路,依次由前一级的GOA电路提供后一级GOA电路的驱动信号Tn-a。则当扫描到液晶显示器第50行的像素阵列后,此时需要对驱动信号的频率进行切换,则由栅极驱动IC重新向前X个GOA电路的Tn-a端口发送频率为75Hz的初始驱动信号STV,并重新进行级联的GOA电路的依次扫描驱动。但是在这个过程中,前50行的像素阵列已经被60Hz的驱动信号驱动,再重新切换为75Hz的驱动信号之后,会造成像素阵列的显示异常,进而影响液晶显示器的整体显示效果。
因此,为了解决上述图3-4所示实施例中存在的问题,本申请实施例还提供一种GOA电路及液晶显示器,通过提供STV重置电路,使得在液晶显示器的GOA电路正常逐行扫描的过程中,当需要切换驱动频率,也能够通过STV重置电路将其他电路均进行重置(reset),使得被切换前的驱动信号驱动的像素阵列不会由于切换驱动频率出现显示异常的状况,从而提高液晶显示器的整体显示效果。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
图5为本申请提供的GOA电路一实施例的结构示意图,如图5所示的GOA电路,以2所示的液晶显示器中,用于向像素阵列中第n行像素电极提供栅极驱动信号的GOA电路(n)作为示例。其中,GOA电路(n)包括:上拉控制电路111、上拉电路112、下拉电路113、下拉保持电路114、CLR重置电路115和STV重置电路116。GOA电路(n)与GOA电路(n-a)和GOA电路(n+b)级联,上述a和b与时钟的个数有关,例如,当具有2个时钟提供2个CK信号时,a和b均可以是1,当具有4个时钟提供4个CK信号时,a可以是2,b可以是2或者3。
具体地,上拉控制电路111用于在接收第n-a行GOA电路提供的GOA驱动信号Tn-a后,向上拉电路112发送控制信号NetA,使得上拉电路112在接收到控制信号NetA后,将时钟信号转换为栅极驱动信号Gn和GOA驱动信号Tn,并将栅极驱动信号Gn发送到向像素阵列中第n行像素电极,实现对第n行像素电极的驱动,同时,将GOA驱动信号Tn发送到第n+b行的GOA驱动电路,使得第n+b行的GOA驱动电路将Tn作为其Tn-a进行相同的处理,不再赘述。
随后,当GOA电路(n+b)根据GOA电路(n)提供GOA驱动信号Tn输出GOA驱动信号Tn+b后,下拉电路113可以接收GOA驱动信号Tn+b,并将控制信号NetA拉低为第一低电压,从而使GOA电路(n)停止向像素阵列中第n行像素电极提供栅极驱动信号Gn,所述第一低电压可以是直流低电压VSS。
同时,本实施例提供的GOA电路(n)还包括:下拉保持电路114,用于在上拉电路112未接收到控制信号NetA时,防止时钟信号的高电平对上拉电路112产生干扰,而误输出栅极驱动信号Gn。清零重置电路(又可被称为CLR重置电路),当液晶显示器上所有栅极线的都完成一次扫描后,栅极驱动IC会给所有GOA电路发送CLR信号,则对于GOA电路(n)在接收到CLR信号后,可以将Tn、Gn重置为第一低电压。
特别地,本实施例提供的GOA电路(n)还包括了初始信号重置电路(又可被称为:STV重置电路)116,可用于接收栅极驱动IC发送的初始驱动信号(STV信号),并在接收到STV信号后,对栅极驱动信号Gn和GOA驱动信号Tn进行重置。示例性地,图6为本申请提供的GOA电路一实施例的电路结构示意图,可用于实现如图5所示的GOA电路。
如图6所示,本实施例提供的GOA电路(n)的STV重置电路116包括:TFT M2A(记为第一TFT),TFT M2A的栅极连接栅极驱动IC,可用于接收栅极驱动IC发送的STV信号,TFT M2A的源级连接上拉控制电路111和上拉控制电路112,TFT M2A的漏级连接第一低电压电路VSS。则当TFT M2A的栅极接收到STV信号后,TFT M2A导通,使得VSS通过TFT M2A将上拉控制电路111和上拉控制电路112拉低为第一低电压VSS,完成对GOA驱动电路(n)的栅极驱动信号Gn和GOA驱动信号Tn的重置。
在一些实施例中,上拉控制电路111包括:TFT M1,上拉电路112包括:TFT M11和TFT M10。当TFT M1接收到GOA驱动信号Tn-a,TFT M1导通,将控制信号NetA电平置为高电平,TFT M11导通,将Tn拉高为高电平并输出到下一级GOA电路(n+b),TFT M10导通,将Gn拉高为高电平并输出到第n行栅极线Gate n。而当TFT M2A的栅极接收到STV信号后,TFT M2A导通后,VSS通过TFT M2A将TFT M1、TFT M11和TFT M10的漏级均拉低为第一低电压VSS,从而实现了对TFT M11和TFT M10所输出的Tn和Gn的重置。
在一些实施例中,如图6所示的下拉维持电路114包括:第一下拉维持子电路114A和第二下拉维持子电路114B,这两个子电路分别在第一低频时钟信号LC1和第二低频时钟信号LC2的作用下,轮流将GOA电路(n)未接收到驱动信号Tn-a时,将GOA电路(n)中的控制信号NetA、栅极驱动信号Gn和GOA驱动信号Tn拉低为第一低电压VSS。例如,以其中的第一下拉维持子电路114A作为示例,TFT M5A、TFT M6A和TFT M7A构成反相器,用于在未接收到驱动信号Tn-a时提供控制信号NetB2,同时,TFT M8A、TFT M13A和TFT M14A分别用于在控制信号NetB2的作用下,维持控制信号NetA、栅极驱动信号Gn和GOA驱动信号Tn为第一低电压VSS,使得GOA电路不会受到CK等其他信号的干扰,实现对GOA电路输出信号的降噪处理。
在一些实施例中,如图6所示的清零重置电路115包括:TFT M2、TFT M4和TFT M12,则当液晶显示器上所有栅极线的都完成一次扫描后,TFT M2、TFT M4和TFT M12的栅极将接收栅极驱动IC发送的CLR信号,并分别将所连接的控制信号NetA、GOA驱动信号Tn和栅极驱动信号Gn重置为第一低电压VSS。
综上,当如图2所示的液晶显示器中的GOA电路采用如图6所示的电路结构后,假设液晶显示器包括100行的像素阵列,最初采用频率为60Hz的驱动信号对液晶显示器进行逐行扫描时,首先由栅极驱动IC对前X个(当具有4个时钟时,X可以是3)GOA电路的Tn-a端口发送初始驱动信号STV后,通过级联的GOA电路,依次由前一行的GOA电路提供后一行GOA电路的驱动信号Tn-a。则当扫描到液晶显示器第50行的像素阵列后,假设此时需要对驱动信号的频率进行切换,则由栅极驱动IC重新向前X个GOA电路的Tn-a端口发送频率为75Hz的初始驱动信号STV,同时,由于其他GOA电路的初始信号重置电路也将接收到频率为75Hz的初始驱动信号STV,STV信号将TFT M2A导通后,实现对GOA驱动电路的栅极驱动信号和GOA驱动信号的重置(又可被称为STV Reset),而在完成重置之后每一行GOA电路才会继续接收前一行的GOA电路提供的新的驱动信号Tn-a,并实现对该行像素阵列的驱动,使得所有像素阵列被再次扫描驱动时均不会出现如图3-4所示技术中会导致的显示异常,可以随时进行驱动信号频率的切换,从而提高了液晶显示器的整体显示效果。
图7为本申请提供的GOA电路另一实施例的电路结构示意图,同样可用于实现如图5所示的GOA电路,并可以作为如图6所示实施例的替代方案,其与图6所示实施例不同在于,向GOA电路提供了两个低电压信号,记为第一低电压信号VSS和第二低电压信号VSS2,用以提高GOA电路的驱动能力。
具体地,如图7所示,对于GOA电路(n)内部的下拉维持电路114和CLR重置电路中,用于重置栅极驱动信号Gn的TFT都与第二低电压信号VSS2连接,而用于重置GOA驱动信号Tn等外部信号的TFT仍然与第一低电压信号VSS连接。例如,第一下拉维持子电路114A中的TFTM13A的源级连接Gn、漏级连接VSS2,第二下拉维持子电路1414B中的TFT13B的源级连接Gn、漏级连接VSS2,CLR重置电路中的TFT M12的源级连接G n、漏级连接VSS2,其他TFT仍然可以连接VSS。
假设第一低电压信号VSS的电压为-5V,VGH的电压为25V,生成的栅极驱动信号Gn的工作压差为30V。在增加第二低电压信号VSS的电压为-10V,结合VGH的25V,能够将栅极驱动信号Gn的工作压差提高为35V,而GOA单元内部其他信号的工作压差仍然为30V保持不变,从而在级联的GOA单元之间不影响面内驱动信号传输的基础上,增加了每个GOA单元对一行像素单元进行驱动的驱动能力。图8为本申请提供的GOA电路的栅极驱动信号的波形示意图,示出了如图7所示的GOA电路在t2-t3时刻输出栅极驱动信号Gn时,会在t1-t2和t3-t4时刻被第二低电压信号VSS2影响而有短暂的电压跌落,而在其他时间Gn将维持第一低电压信号VSS,但是对于栅极驱动信号Gn,其工作压差得到了提高(VGH-VSS2),因此可以提高GOA电路的驱动能力。
在上述实施例中,示出了本申请提供的GOA电路一种可能的实现方式,而在GOA电路的实际的实现过程中,还可以对上述如图7所示的GOA电路进行简化,以减少GOA电路占用的空间,进而可以实现液晶显示器更窄的边框设计。例如,图9为本申请提供的GOA电路又一实施例的电路结构示意图,如图9所示的GOA电路在如图7所示GOA电路的基础上,进行了分开Tn和Gn输出,并取消Tn的级联设计。其中,将GOA电路所输出的栅极驱动信号Gn,作为对下一级GOA电路的GOA驱动信号,从而减少了GOA电路中输出GOA驱动信号Tn的功能及相关的电路。则对于GOA电路(n),可以通过上拉控制电路111接收GOA电路(n-a)的栅极驱动信号Gn-a,并经过上拉电路后得到栅极驱动信号Gn,并将栅极驱动信号Gn发送到第n行像素电极,以及下一级GOA电路(n+b),使得下一级GOA电路(n+b)得到栅极驱动信号Gn+b。随后,GOA电路(n)的下拉电路可以根据栅极驱动信号Gn+b,将的栅极驱动信号Gn拉低为第一低电压VSS。
可选地,在一些实施例中,GOA电路中还可以取消控制信号NetB的强制拉低设计,以进一步减少GOA电路所占的空间。例如,图10为本申请提供的又一实施例的电路结构示意图,如图10所示的GOA电路在如图6或图7所示的基础上,减少了用于将控制信号NetB强制拉低为第一低电压VSS的TFT M3A和TFT M3B。在如图6和图7所示实施例中,两个下拉维持子电路在接收到各自的LC时,LC还会通过对侧的TFT M3A或者TFT M3B,将对侧的下拉维持子电路拉低,使得对侧下拉维持电路停止工作。而在本实施例中,由于没有了TFT M3A和TFTM3B,可以通过其他信号耦合的方式,将控制信号NetB拉低为低电压,当TFT M9A接收到Gn+b后,可以将控制信号NetA拉低为低电压,此时,通过TFT M6A又可以将控制信号NetB1耦合为低电压、架通过TFT M6B将控制信号NetB2耦合为低电压,此时所拉低的电压可以不等于第一低电压VSS。
可选地,在一些实施例中,GOA电路中还可以取消CLR重置电路,从而取消CLRTotal Reset功能,能够进一步减少GOA电路所占的空间。例如,图11为本申请提供的又一实施例的电路结构示意图,如图11所示的GOA电路在如图10所示的基础上,减少了清零重置电路115的功能以及相关的电路。其中,与如图10所示的GOA电路相比,减少了CLR重置电路中的TFT M2和TFT M12以及相关电路等。而由于如图11所示的GOA电路没有了CLR重置电路,当液晶显示器上所有栅极线的都完成一次扫描后,栅极驱动IC可以向后X个GOA电路的Gn+b端口输入CLR信号,使得后X个GOA电路通过CLR信号完成重置,之前其他GOA电路(n)已经通过GOA电路(n+b)提供的栅极驱动信号Gn+b完成了重置。
本领域普通技术人员可以理解:实现上述各实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行上述各步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种GOA电路,其特征在于,用于向像素阵列中的第n行像素电极提供栅极驱动信号,包括:
上拉控制电路,用于接收第n-a行GOA电路提供的第一驱动信号后,向上拉电路发送控制信号;
上拉电路,用于接收所述控制信号后,将时钟信号转换为栅极驱动信号Gn;
初始信号重置电路,用于接收初始驱动信号后,对所述栅极驱动信号Gn进行重置。
2.根据权利要求1所述的GOA电路,其特征在于,
所述初始信号重置电路包括:第一TFT;
所述第一TFT的栅极用于接收所述初始驱动信号,所述第一TFT的源级连接所述上拉电路和所述上拉控制电路,所述第一TFT的漏级连接第一低电压电路。
3.根据权利要求1或2所述的GOA电路,其特征在于,
所述第一驱动信号包括:所述第n-a行GOA电路的GOA驱动信号Tn-a。
4.根据权利要求3所述的GOA电路,其特征在于,还包括:
下拉电路,用于接收所述第n+b行GOA驱动电路的GOA驱动信号Tn+b后,将所述控制信号拉低为第一低电压;
下拉维持电路,连接所述第一低电压电路,用于在所述上拉电路在未接收到所述控制信号时,将所述栅极驱动信号Gn拉低为所述第一低电压;或者,所述下拉维持电路连接第二低电压电路,用于在所述上拉电路在未接收到所述控制信号时,将所述栅极驱动信号Gn拉低为第二低电压;所述第一低电压和所述第二低电压不同。
5.根据权利要求3所述的GOA电路,其特征在于,
所述上拉电路还用于,接收所述控制信号后,将所述时钟信号转换为GOA驱动信号Tn,并将所述GOA驱动信号Tn发送至第n+b行GOA驱动电路;
所述初始信号重置电路还用于,接收所述初始驱动信号后,对所述GOA驱动信号Tn进行重置。
6.根据权利要求3所述的GOA电路,其特征在于,
所述第一驱动信号包括:所述第n-a行GOA电路的栅极驱动信号Gn-a。
7.根据权利要求6所述的GOA电路,其特征在于,还包括:
下拉电路,用于接收所述第n+b行GOA驱动电路的栅极驱动信号Gn+b后,将所述控制信号拉低为所述第一低电压;
下拉维持电路,连接第二低电压电路,用于在所述上拉电路在未接收到所述控制信号时,将所述栅极驱动信号Gn拉低为第二低电压;所述第一低电压和所述第二低电压不同。
8.根据权利要求7所述的电路,其特征在于,所述下拉维持电路包括:
第一下拉维持子电路和第二下拉维持子电路,用于在第一低频时钟信号和第二低频时钟信号的作用下,轮流接收被拉低为所述第一低电压的控制信号,并将所述栅极驱动信号Gn拉低为所述第一低电压。
9.根据权利要求1-7任一项所述的电路,其特征在于,还包括:
清零重置电路,用于接收清零信号后,对所述栅极驱动信号Gn进行重置。
10.一种液晶显示器,其特征在于,包括如权利要求1-9任一项所述的GOA电路。
CN202110449935.8A 2021-04-25 2021-04-25 Goa电路及液晶显示器 Pending CN113270075A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110449935.8A CN113270075A (zh) 2021-04-25 2021-04-25 Goa电路及液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110449935.8A CN113270075A (zh) 2021-04-25 2021-04-25 Goa电路及液晶显示器

Publications (1)

Publication Number Publication Date
CN113270075A true CN113270075A (zh) 2021-08-17

Family

ID=77229285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110449935.8A Pending CN113270075A (zh) 2021-04-25 2021-04-25 Goa电路及液晶显示器

Country Status (1)

Country Link
CN (1) CN113270075A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680453A (zh) * 2013-12-20 2014-03-26 深圳市华星光电技术有限公司 阵列基板行驱动电路
US20140267214A1 (en) * 2013-03-13 2014-09-18 Samsung Display Co., Ltd. Display panel
US20160027527A1 (en) * 2013-03-21 2016-01-28 Sharp Kabushiki Kaisha Shift register
CN106652947A (zh) * 2016-12-27 2017-05-10 深圳市华星光电技术有限公司 栅极驱动电路以及液晶显示装置
CN107591183A (zh) * 2017-08-25 2018-01-16 友达光电股份有限公司 移位暂存器及其触控显示装置
CN107633829A (zh) * 2017-09-27 2018-01-26 京东方科技集团股份有限公司 一种复位电路、移位寄存器及其驱动方法、显示装置
CN108962171A (zh) * 2018-07-27 2018-12-07 深圳市华星光电半导体显示技术有限公司 Goa电路及具有该goa电路的液晶显示装置
CN109523958A (zh) * 2018-12-27 2019-03-26 厦门天马微电子有限公司 背光模组、背光模组的扫描驱动方法和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140267214A1 (en) * 2013-03-13 2014-09-18 Samsung Display Co., Ltd. Display panel
US20160027527A1 (en) * 2013-03-21 2016-01-28 Sharp Kabushiki Kaisha Shift register
CN103680453A (zh) * 2013-12-20 2014-03-26 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN106652947A (zh) * 2016-12-27 2017-05-10 深圳市华星光电技术有限公司 栅极驱动电路以及液晶显示装置
CN107591183A (zh) * 2017-08-25 2018-01-16 友达光电股份有限公司 移位暂存器及其触控显示装置
CN107633829A (zh) * 2017-09-27 2018-01-26 京东方科技集团股份有限公司 一种复位电路、移位寄存器及其驱动方法、显示装置
CN108962171A (zh) * 2018-07-27 2018-12-07 深圳市华星光电半导体显示技术有限公司 Goa电路及具有该goa电路的液晶显示装置
CN109523958A (zh) * 2018-12-27 2019-03-26 厦门天马微电子有限公司 背光模组、背光模组的扫描驱动方法和显示装置

Similar Documents

Publication Publication Date Title
US10217428B2 (en) Output control unit for shift register, shift register and driving method thereof, and gate driving device
US7839374B2 (en) Liquid crystal display device and method of driving the same
KR101082909B1 (ko) 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치
US8405644B2 (en) Electro-optical device, and electronic apparatus having the same
US10885822B2 (en) Gate driving circuit and display panel
KR102516727B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
JP2017503218A (ja) ゲート駆動回路、表示装置及び駆動方法
KR20050112611A (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
CN106847218A (zh) 具有容错机制的移位寄存器及其驱动方法和栅极驱动电路
US20180314117A1 (en) Pulse generation device, array substrate, display device, drive circuit and driving method
KR102555509B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
JP5323608B2 (ja) 液晶表示装置
US7893910B2 (en) Method for driving liquid crystal display via circularly reversing polarities of pixels thereof
KR20090110483A (ko) 쉬프트 레지스터
CN113823236B (zh) 移位寄存器及显示装置
US20080088615A1 (en) Driving method for liquid crystal display using block cycle inversion
KR20110035517A (ko) 액정표시장치
KR100745404B1 (ko) 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
US20100103086A1 (en) Liquid crystal display panel for performing polarity inversion therein
CN113270075A (zh) Goa电路及液晶显示器
US11308839B2 (en) Signal generating circuit and display device
KR101166813B1 (ko) 표시장치 및 이의 구동방법
KR101055193B1 (ko) 액정표시장치 및 이의 구동방법
KR102541938B1 (ko) 표시장치
CN114743519B (zh) Goa电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210817