CN112365859A - Goa电路、液晶显示面板、显示装置 - Google Patents

Goa电路、液晶显示面板、显示装置 Download PDF

Info

Publication number
CN112365859A
CN112365859A CN202011456878.8A CN202011456878A CN112365859A CN 112365859 A CN112365859 A CN 112365859A CN 202011456878 A CN202011456878 A CN 202011456878A CN 112365859 A CN112365859 A CN 112365859A
Authority
CN
China
Prior art keywords
thin film
film transistor
signal
electrically connected
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011456878.8A
Other languages
English (en)
Inventor
奚苏萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011456878.8A priority Critical patent/CN112365859A/zh
Publication of CN112365859A publication Critical patent/CN112365859A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供一种GOA电路、液晶显示面板以及显示装置，每一级GOA结构单元中的上拉控制电路包括第一薄膜晶体管、第二薄膜晶体管以及第一电容。本申请利用第一电容在第一节点为高电位时持续为第二薄膜晶体管充电，当预充电位点为高电位时，由于第一节点的电位受第一电容的影响会随着预充电位点的高电位被上拉至更高的电位，使得第二薄膜晶体管的栅源电压具有很低的电位，从而避免因预充电位点漏电导致电路失效，使GOA电路具有较高的高温温度限度，可靠性较高。

Description

GOA电路、液晶显示面板、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种GOA电路、液晶显示面板以及显示装置。
背景技术
在显示技术领域，液晶显示装置(Liquid Crystal Display，LCD)等平板显示装置已经逐步取代阴极射线管(Cathode Ray Tube，CRT)显示装置。液晶显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。
GOA技术(Gate Driver On Array，简称GOA)即阵列基板行驱动技术，是运用液晶显示面板的阵列制程将栅极驱动电路制作在TFT阵列基板上，实现对栅极逐行扫描的驱动方式。由于GOA技术可以节省外接IC的焊接(bonding)工序，有利于会提升产能并降低产品成本，而且可以实现窄边框(narrow border)或无边框的显示产品。
目前，GOA技术已经广泛的运用于面板设计当中，为了不断优化GOA电路，使GOA性能更加稳定，显得尤为必要。判定GOA电路设计架构的好坏，很重要的一个测试标准就是量测各种信赖性条件下的GOA限度(margin)。在高温条件下，GOA电路中的薄膜晶体管(ThinFilm Transistor，TFT)漏电流增加，导致相应的节点不能够维持其所需要的电压准位,进一步会影响GOA电路的性能。
具体的，如图1所示，图1为现有GOA电路的框架示意图。GOA电路具有多个级联的GOA结构单元100，每一GOA结构单元100主要由上拉控制电路10(pull up controlcircuit)、上拉电路20(pull up circuit)、下拉维持电路30(pull-down holdingcircuit)、下拉电路40(pull-down circuit)、信号传输电路50(signal transitoncircuit)以及自举电容Cb(boostrap capacitance)等六部分组成。上拉控制电路10、上拉电路20、下拉维持电路30、下拉电路40以及信号传输电路50的连接点也即预充电位点Qn处的漏电流较大，可能导致级传信号及扫描信号无法正常输出，导致GOA电路失效。
发明内容
本发明的目的在于，提供一种GOA电路、液晶显示面板以及显示装置以解决预充电位点Qn处的漏电流较大导致GOA电路失效的技术问题。
为实现上述目的，本发明提供一种GOA电路，包括多个级联的GOA结构单元，每一级GOA结构单元包括：上拉控制电路，电连接预充电位点，用于在第N-8级的传信号的控制下上拉所述预充电位点的电位；其中，所述上拉控制电路包括：
第一薄膜晶体管，其栅极和其源极接入第N-8级的级传信号，其漏极连接至第一节点；第二薄膜晶体管，其栅极电连接至所述第一节点，其源极接入第N-4级的级传信号，其漏极电连接至所述预充电位点，其中N为正整数；以及第一电容，其上端电连接至第一节点，其下端电连接至所述第二薄膜晶体管的漏极。
进一步地，每一级GOA结构单元还包括:
上拉电路，电连接所述预充电位点以及接入时钟信号，用于在所述预充电位点的电位的控制下利用所述时钟信号输出扫描信号；
下拉维持电路，电连接所述上拉控制电路以及直流低压信号；
下拉电路，电连接所述预充电位点、所述下拉维持电路以及接入所述直流低压信号和第N+4级的扫描信号，其中N为正整数；以及
信号传输电路，电连接所述直流低压信号以及接入所述时钟信号。
进一步地，所述的GOA电路还包括：自举电容，其一端电连接至所述预充电位点，另一端输出所述扫描信号，用于提高所述预充电位点的电位。
进一步地，所述上拉电路由一个第三薄膜晶体管组成，其中，所述第三薄膜晶体管的栅极电连接至所述预充电位点，用于接收所述预充电位点的信号，其源极接入所述时钟信号，其漏极输出所述扫描信号，用于根据所述预充电位点的信号和所述时钟信号输出每一级扫描驱动信号。
进一步地，所述下拉维持电路包括第一下拉维持电路和第二下拉维持电路；其中，所述第一下拉维持电路包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第九薄膜晶体管；
所述第四薄膜晶体管的栅极连接和源极接入第一低频信号，其漏极电连接至所述第五薄膜晶体管的源极和所述第六薄膜晶体管的栅极；
所述第五薄膜晶体管的栅极电连接至所述预充电位点，其漏极电接入所述直流低压信号；
所述第六薄膜晶体管的源极接入所述第一低频信号，其漏极分别电连接至所述第七薄膜晶体管的源极、所述第九薄膜晶体管的栅极以及第八薄膜晶体管的栅极；
所述第七薄膜晶体管的栅极电连接至所述预充电位点，用于接入所述预充电位点的信号，其漏极接入所述直流低压信号；
所述第八薄膜晶体管的源极输出所述扫描信号，其漏极接入所述直流低压信号，用于根据第一低频信号和所述直流低压信号将每一级所述扫描信号维持在关闭状态；
所述第九薄膜晶体管的源极电连接至所述预充电位点，其漏极接入所述直流低压信号，用于根据第一低频信号和所述直流低压信号将所述预充电位点的信号维持在关闭状态；
所述第二下拉维持电路包括：
第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管、第十四薄膜晶体管以及第十五薄膜晶体管；
所述第十薄膜晶体管的栅极和源极接入第二低频信号，其漏极分别电连接至第十一薄膜晶体管的源极和第十二薄膜晶体管的栅极；
所述第十一薄膜晶体管的栅极电连接至所述预充电位点，用于接入所述预充电位点的信号，其漏极接入所述直流低压信号；
所述第十二薄膜晶体管的源极接入所述第二低频信号，其漏极分别电连接至所述第十三薄膜晶体管的源极、所述第十四薄膜晶体管的栅极以及所述第十五薄膜晶体管的栅极；
所述第十三薄膜晶体管的栅极电至连接所述预充电位点，用于接入所述预充电位点的信号，其漏极接入所述直流低压信号；
所述第十四薄膜晶体管的漏极接入所述直流低压信号，其源极电连接至所述预充电位点，用于根据所述第二低频信号和所述直流低压信号将每一级所述扫描信号维持在关闭状态；
所述第十五薄膜晶体管的源极输出所述扫描信号，其漏极接入所述直流低压信号，用于根据第二低频信号和所述直流低压信号将每一级所述扫描信号维持在关闭状态。
进一步地，所述第一下拉维持电路和所述第二下拉维持电路的工作点电位为所述预充电位点低电位和所述第一低频信号高电位以及所述预充电位点低电位和所述第二低频信号高电位。
进一步地，所述下拉电路包括第十六薄膜晶体管和第十七薄膜晶体管；
所述第十六薄膜晶体管的漏极接入所述直流低压信号，其源极电连接至所述预充电位点，用于根据所述直流低压信号下拉所述预充电位点的电位，以使所述预充电位点的信号处于关闭状态，其栅极与电连接至所述第十七薄膜晶体管的栅极，用于根据所述直流低压信号输出下一级扫描驱动信号；
所述第十七薄膜晶体管的漏极接入所述直流低压信号，其源极输出所述扫描信号，用于根据所述直流低压信号下拉每一级扫描驱动信号，以使每一级扫描驱动信号处于关闭状态。
进一步地，所述信号传输电路由一个第十八薄膜晶体管组成，其中，所述第二薄膜晶体管的栅极电连接至所述预充电位点，用于接收所述预充电位点的信号，其源极接入所述时钟信号，其漏极用于根据所述预充电位点的信号和所述时钟信号输出每一级的级传信号。
为实现上述目的，本发明还提供一种液晶面板，包括如前文所述的GOA电路。
为实现上述目的，本发明还提供一种显示装置，包括如前文所述的液晶面板。
本发明的技术效果在于，提供一种GOA电路、液晶显示面板以及显示装置，通过在GOA电路的每一级GOA结构单元中的上拉控制电路增加一个电容和一个薄膜晶体管，使得所述上拉控制电路包括第一薄膜晶体管T11a、第二薄膜晶体管T11b以及第一电容Cp，第一薄膜晶体管T11a的栅极和源极接入第N-8级的级传信号，漏极电连接第一电容Cp的上端，第二薄膜晶体管T11b是栅极电连接至第一节点Mn，其源极接入第N-4级的级传信号，其漏极电连接至所述预充电位点Qn，利用第一电容Cp在第一节点为高电位时持续为第二薄膜晶体管T11b充电，当预充电位点Qn为高电位时，在第一电容Cp的作用下，第一节点Mn的电位会随着预充电位点Qn的高电位被上拉至更高的电位，使得第二薄膜晶体管T11b的栅源电压Vgs具有很低的电位，从而避免因预充电位点Qn漏电导致电路失效，使GOA电路具有较高的高温温度限度，可靠性较高。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有GOA电路的框架示意图。
图2为本实施例GOA电路的框架示意图。
图3为本实施例GOA电路的电路图。
图4为图3中的GOA电路在实际操作时关键节点的波形示意图。
附图部件标识如下：
100、200GOA结构单元；
10上拉控制电路；20上拉电路；
30下拉维持电路；40下拉电路；50信号传输电路；
301第一下拉维持电路；302第二下拉维持电路；
T11a第一薄膜晶体管；T11b第二薄膜晶体管；
T21第三薄膜晶体管；T51第四薄膜晶体管；
T52第五薄膜晶体管；T53第六薄膜晶体管；
T54第七薄膜晶体管；T32第八薄膜晶体管；
T42第九薄膜晶体管；T61第十薄膜晶体管；
T62第十一薄膜晶体管；T63第十二薄膜晶体管；
T64第十三薄膜晶体管；T43第十四薄膜晶体管；
T33第十五薄膜晶体管；T41第十六薄膜晶体管；
T31第十七薄膜晶体管；T22第十八薄膜晶体管；
Mn第一节点；Cp第一电容；Qn预充电位点；Cb自举电容。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图2所示，图2为本实施例GOA电路的框架示意图。本实施例提供一种GOA电路，包括多个级联的GOA结构单元200，每一级GOA结构单元200均对应驱动一级水平扫描线。每一级GOA结构单元主要包括上拉控制电路10、上拉电路20、下拉维持电路30、下拉电路40、信号传输电路50以及自举电容Cb。其中，上拉控制电路10负责为预充电位点Qn实现预充电，一般连接上一级GOA结构单元传递过来的下传信号和栅极输出信号；上拉电路20要为提高栅极输出信号Gn电位，控制Gate的打开；下拉维持电路30则负责将Qn、Gn点的电位维持在VSS不变，即负电位，通常有两个下拉维持模块交替作用；下拉电路40负责在第一时间拉低Qn、Gn点电位至直流低电压VSS，从而关闭Gn点信号；信号传输电路50主要为控制下一级GOA结构单元中信号的打开和关闭。在本实施例中，GOA电路是采用8个时钟信号CK1-CK8来驱动的，相关技术可以借鉴现有的GOA电路。
如图3-4所示，图3为本实施例GOA电路的电路图，图4为图3中的GOA电路在实际操作时关键节点的波形示意图，其中，图4是图3的GOA电路的各个GOA结构单元200所施加的时钟信号CK1-CK8、第N级起始脉冲信号STn至第N+4级起始脉冲信号STn+4以及第N级栅极脉冲信号Gn至第N+4级栅极脉冲信号Gn+4的时序图。
上拉控制电路10，电连接预充电位点Qn，用于在第N-8级的级传信号Sn-8的控制下上拉所述预充电位点的电位；其中，上拉控制电路10包括第一薄膜晶体管T11a、第二薄膜晶体管T11b以及第一电容Cp。
具体的，第一薄膜晶体管T11a，其栅极和其源极接入第N-8级的级传信号Sn-8，其漏极电连接至第一节点Mn。
第二薄膜晶体管T11b，其栅极电连接至第一节点Mn，其源极接入第N-4级的传信号Sn-4，其漏极电连接至预充电位点Qn，其中N为正整数。
第一电容Cp，其上端电连接至第一节点Mn，其下端电连接至第二薄膜晶体管T11b的漏极。
下面将详细介绍上拉控制电路10的工作状态，其包括三个阶段。
第一阶段，当STn-8为高电位时，STn-4为低电位，STn-8的高电位通过T11a传到第一节点Mn，此时T11b打开，Qn点为低电位。
具体的，当第一薄膜晶体T11a的栅极和源极接入第N-8级的级传信号STn-8为高电位时，第二薄膜晶体管T11b的源极接入第N-4级的级传信号STn-4为低电位，通过第一薄膜晶体T11a将第N-8级的级传信号STn-8传递到第一节点Mn，此时，第二薄膜晶体管T11b被打开，由于第N-4级的级传信号STn-4为低电位，所以预充电位点Qn依然保持为低电位。
第二阶段，当STn-8为低电位时，STn-4为高电位，T11a关闭，Mn点保持为高电位，T11b仍然处于打开状态，此时STn-4的高电位通过T11b传给Qn点，由于Mn点受到Cp的影响会随着Qn的高电位booast更高电位。
具体的，当第一薄膜晶体T11a的栅极和源极接入第N-8级的级传信号STn-8为低电位时，第二薄膜晶体管T11b的源极接入第N-4级的级传信号STn-4为高电位，第二薄膜晶体管T11b仍然处于打开状态，此时第二薄膜晶体管T11b的源极接入第N-4级的级传信号STn-4为高电位通过第二薄膜晶体管T11b传给预充电位点Qn，由于第一节点Mn的电位受到第一电容Cp的影响会随着预充电位点Qn高电位而上拉至更高电位，从而使得第二薄膜晶体管T11b能够更好的打开。换句话来说，相比于现有技术，图1中的STn-4的高电位为VGH，而图2和图3中的第一节点Mn具有更高电位，这样本实施例设计的GOA电路的T11b会比现有设计GOA电路的T11打开得更好，这样预充电位点Qn能够更好的实现预充，为GOA电路后续的限度(margin)打下基础。
第三阶段，当STn-8及STn-4均为低电位时，T11a及T11b都处于关闭状态，Qn点仍为高电位。
具体的，当第一薄膜晶体T11a的栅极和源极接入第N-8级的级传信号STn-8为低电位，以及第二薄膜晶体管T11b的源极接入第N-4级的级传信号STn-4为低电位时，第一薄膜晶体T11a和第二薄膜晶体管T11b都处于关闭状态，预充电位点Qn仍为高电位。此时，图2和图3中的T11b的栅源电压Vgs＝VQn-VMn，而图1中T11的栅源电压Vgs＝(VQn-VGL)，这意味着本实施例栅源电压Vgs具有很低的电位，这样T11(本实施例T11包括T11a和T11b)系列能够很好的锁住预充电位点Qn的漏电流，同时也可以证明本实施例提供的GOA电路不仅能够提高预充电位点Qn的预充电压，即提高预充电位点Qn的限度(margin)，而且还能够很好的锁住预充电位点Qn的漏电流，从而提高预充电位点Qn的稳定性。需要说明的是，在本实施例中，VGL为水平扫描线(gate ic)的关闭电压；VGH为水平扫描线(gate ic)开启电压。
请继续参照图3，在本实施例中，每一级GOA结构单元还包括:
上拉电路20，电连接预充电位点Qn以及接入时钟信号CKn，用于在预充电位点Qn的电位的控制下利用时钟信号CKn输出扫描信号Gn。
下拉维持电路30，电连接上拉控制电路10以及直流低压信号VSS。
下拉电路40，电连接预充电位点Qn、下拉维持电路(0、以及接入直流低压信号VSS第N+4级的扫描信号Gn+4，其中N为正整数。
信号传输电路50，电连接直流低压信号VSS以及接入时钟信号CKn。
自举电容Cb，其一端电连接至预充电位点Qn，另一端输出扫描信号Gn，用于提高预充电位点Qn的电位。
在本实施例中，上拉电路20由一个第三薄膜晶体管T21组成，其中，所述第三薄膜晶体管T21的栅极电连接至预充电位点Qn，用于接收预充电位点Qn的上拉控制信号，其源极对应接入时钟信号CKn，其漏极输出扫描信号Gn，用于根据预充电位点Qn的上拉控制信号和时钟信号CKn输出每一级扫描驱动信号Gn。
下拉维持电路30包括第一下拉维持电路301和第二下拉维持电路302。
其中，第一下拉维持电路301包括第四薄膜晶体管T51、第五薄膜晶体管T52、第六薄膜晶体管T53、第七薄膜晶体管T54、第八薄膜晶体管T32以及第九薄膜晶体管T42。
第四薄膜晶体管T51的栅极连接和源极接入第一低频信号LC1，其漏极电连接至第五薄膜晶体管T52的源极和第六薄膜晶体管T53的栅极。
第五薄膜晶体管T52的栅极电连接至预充电位点Qn，其漏极接入直流低压信号VSS。
第六薄膜晶体管T53的源极接入第一低频信号LC1，其漏极分别电连接至第七薄膜晶体管T54的源极、第九薄膜晶体管T42的栅极以及第八薄膜晶体管T32的栅极。
第七薄膜晶体管T54的栅极电连接至所述预充电位点Qn，用于接入所述预充电位点Qn的上拉控制信号，其漏极接入直流低压信号VSS。
第八薄膜晶体管T32的源极输出扫描信号Gn，其漏极接入直流低压信号VSS，用于根据第一低频信号LC1和直流低压信号VSS将每一级扫描信号Gn维持在关闭状态。
第九薄膜晶体管T42的源极电连接至预充电位点Qn，其漏极接入直流低压信号VSS，用于根据第一低频信号LC1和直流低压信号VSS将预充电位点Qn的信号维持在关闭状态。
第二下拉维持电路302包括：第十薄膜晶体管T61、第十一薄膜晶体管T62、第十二薄膜晶体管T63、第十三薄膜晶体管T64、第十四薄膜晶体管T43以及第十五薄膜晶体管T33。
第十薄膜晶体管T61的栅极和源极接入第二低频信号LC2，其漏极分别电连接至第十一薄膜晶体管T62的源极和第十二薄膜晶体管T63的栅极。
第十一薄膜晶体管T62的栅极电连接至所述预充电位点Qn，用于接入预充电位点Qn的信号，其漏极接入直流低压信号VSS。
第十二薄膜晶体管T63的源极接入第二低频信号LC2，其漏极分别电连接至第十三薄膜晶体管T64的源极、第十四薄膜晶体管T43的栅极以及第十五薄膜晶体管T33的栅极。
第十三薄膜晶体管T64的栅极电至连接所述预充电位点Qn，用于接入预充电位点Qn的信号，其漏极接入直流低压信号VSS。
第十四薄膜晶体管T43的漏极接入直流低压信号VSS，其源极电连接至所述预充电位点Qn，用于根据第二低频信号LC2和直流低压信号VSS将每一级扫描信号Gn维持在关闭状态。
第十五薄膜晶体管T33的源极输出扫描信号Gn，其漏极接入直流低压信号VSS，用于根据第二低频信号LC2和直流低压信号VSS将每一级扫描信号Gn维持在关闭状态。
第一下拉维持电路301和第二下拉维持电路302的工作点电位为预充电位点Qn低电位和第一低频信号LC1高电位以及预充电位点Qn低电位和第二低频信号LC2高电位。下拉电路40包括第十六薄膜晶体管T41和第十七薄膜晶体管T31。
第十六薄膜晶体管T41的漏极接入直流低压信号VSS，其源极电连接至预充电位点Qn，用于根据直流低压信号VSS下拉预充电位点Qn的电位，以使预充电位点Qn的信号处于关闭状态，其栅极电连接至第十七薄膜晶体管T31的栅极，用于根据直流低压信号VSS输出下一级扫描驱动信号Gn+4。
第十七薄膜晶体管T31的漏极接入直流低压信号VSS，其源极输出扫描信号Gn，用于根据直流低压信号VSS下拉每一级扫描驱动信号Gn，以使每一级扫描驱动信号Gn处于关闭状态。
信号传输电路50由一个第十八薄膜晶体管T22组成，其中，所述第十八薄膜晶体管T22的栅极电连接至预充电位点Qn，用于接收预充电位点Qn的信号，其源极接入时钟信号CKn，其漏极用于根据预充电位点Qn的信号和时钟信号CKn输出每一级的级传信号STn。
本实施例还提供一种液晶面板，包括前文所述的GOA电路，该GOA电路具有较高的高温温度限度，可靠性较高。
本实施例还提供一种显示装置，包括如前文所述的液晶面板。所述显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例提供一种GOA电路、液晶显示面板以及显示装置，通过在GOA电路的每一级GOA结构单元中的上拉控制电路增加一个电容和一个薄膜晶体管，使得所述上拉控制电路包括第一薄膜晶体管T11a、第二薄膜晶体管T11b以及第一电容Cp，第一薄膜晶体管T11a的栅极和源极接入第N-8级的级传信号，漏极电连接第一电容Cp的上端，第二薄膜晶体管T11b是栅极电连接至第一节点Mn，其源极接入第N-4级的级传信号，其漏极电连接至所述预充电位点Qn，利用第一电容Cp在第一节点为高电位时持续为第二薄膜晶体管T11b充电，当预充电位点Qn为高电位时，在第一电容Cp的作用下，第一节点Mn的电位会随着预充电位点Qn的高电位被上拉至更高的电位，使得第二薄膜晶体管T11b的栅源电压Vgs具有很低的电位，从而避免因预充电位点Qn漏电导致电路失效，使GOA电路具有较高的高温温度限度，可靠性较高。
以上对本申请实施例所提供的一种GOA电路、液晶显示面板以及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种GOA电路，其特征在于，包括多个级联的GOA结构单元，每一级GOA结构单元包括：
上拉控制电路，电连接预充电位点，用于在第N-8级的传信号的控制下上拉所述预充电位点的电位；
其中，所述上拉控制电路包括：
第一薄膜晶体管，其栅极和其源极接入第N-8级的级传信号，其漏极连接至第一节点；
第二薄膜晶体管，其栅极电连接至所述第一节点，其源极接入第N-4级的级传信号，其漏极电连接至所述预充电位点，其中N为正整数；以及
第一电容，其上端电连接至第一节点，其下端电连接至所述第二薄膜晶体管的漏极。
2.根据权利要求1所述的GOA电路，其特征在于，每一级GOA结构单元还包括:
上拉电路，电连接所述预充电位点以及接入时钟信号，用于在所述预充电位点的电位的控制下利用所述时钟信号输出扫描信号；
下拉维持电路，电连接所述上拉控制电路以及直流低压信号；
下拉电路，电连接所述预充电位点、所述下拉维持电路以及接入所述直流低压信号和第N+4级的扫描信号，其中N为正整数；以及
信号传输电路，电连接所述直流低压信号以及接入所述时钟信号。
3.根据权利要求2所述的GOA电路，其特征在于，还包括：
自举电容，其一端电连接至所述预充电位点，另一端输出所述扫描信号，用于提高所述预充电位点的电位。
4.根据权利要求2所述的GOA电路，其特征在于，
所述上拉电路由一个第三薄膜晶体管组成，其中，所述第三薄膜晶体管的栅极电连接至所述预充电位点，用于接收所述预充电位点的信号，其源极接入所述时钟信号，其漏极输出所述扫描信号，用于根据所述预充电位点的信号和所述时钟信号输出每一级扫描驱动信号。
5.根据权利要求2所述的GOA电路，其特征在于，
所述下拉维持电路包括第一下拉维持电路和第二下拉维持电路；
其中，所述第一下拉维持电路包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第九薄膜晶体管；
所述第四薄膜晶体管的栅极连接和源极接入第一低频信号，其漏极电连接至所述第五薄膜晶体管的源极和所述第六薄膜晶体管的栅极；
所述第五薄膜晶体管的栅极电连接至所述预充电位点，其漏极电接入所述直流低压信号；
所述第六薄膜晶体管的源极接入所述第一低频信号，其漏极分别电连接至所述第七薄膜晶体管的源极、所述第九薄膜晶体管的栅极以及第八薄膜晶体管的栅极；
所述第七薄膜晶体管的栅极电连接至所述预充电位点，用于接入所述预充电位点的信号，其漏极接入所述直流低压信号；
所述第八薄膜晶体管的源极输出所述扫描信号，其漏极接入所述直流低压信号，用于根据第一低频信号和所述直流低压信号将每一级所述扫描信号维持在关闭状态；
所述第九薄膜晶体管的源极电连接至所述预充电位点，其漏极接入所述直流低压信号，用于根据第一低频信号和所述直流低压信号将所述预充电位点的信号维持在关闭状态；
所述第二下拉维持电路包括：
第十薄膜晶体管、第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管、第十四薄膜晶体管以及第十五薄膜晶体管；
所述第十薄膜晶体管的栅极和源极接入第二低频信号，其漏极分别电连接至第十一薄膜晶体管的源极和第十二薄膜晶体管的栅极；
所述第十一薄膜晶体管的栅极电连接至所述预充电位点，用于接入所述预充电位点的信号，其漏极接入所述直流低压信号；
所述第十二薄膜晶体管的源极接入所述第二低频信号，其漏极分别电连接至所述第十三薄膜晶体管的源极、所述第十四薄膜晶体管的栅极以及所述第十五薄膜晶体管的栅极；
所述第十三薄膜晶体管的栅极电至连接所述预充电位点，用于接入所述预充电位点的信号，其漏极接入所述直流低压信号；
所述第十四薄膜晶体管的漏极接入所述直流低压信号，其源极电连接至所述预充电位点，用于根据所述第二低频信号和所述直流低压信号将每一级所述扫描信号维持在关闭状态；
所述第十五薄膜晶体管的源极输出所述扫描信号，其漏极接入所述直流低压信号，用于根据第二低频信号和所述直流低压信号将每一级所述扫描信号维持在关闭状态。
6.根据权利要求5所述的GOA电路，其特征在于，
所述第一下拉维持电路和所述第二下拉维持电路的工作点电位为所述预充电位点低电位和所述第一低频信号高电位以及所述预充电位点低电位和所述第二低频信号高电位。
7.根据权利要求2所述的GOA电路，其特征在于，
所述下拉电路包括第十六薄膜晶体管和第十七薄膜晶体管；
所述第十六薄膜晶体管的漏极接入所述直流低压信号，其源极电连接至所述预充电位点，用于根据所述直流低压信号下拉所述预充电位点的电位，以使所述预充电位点的信号处于关闭状态，其栅极与电连接至所述第十七薄膜晶体管的栅极，用于根据所述直流低压信号输出下一级扫描驱动信号；
所述第十七薄膜晶体管的漏极接入所述直流低压信号，其源极输出所述扫描信号，用于根据所述直流低压信号下拉每一级扫描驱动信号，以使每一级扫描驱动信号Gn处于关闭状态。
8.根据权利要求2所述的GOA电路，其特征在于，
所述信号传输电路由一个第十八薄膜晶体管组成，其中，所述第二薄膜晶体管的栅极电连接至所述预充电位点，用于接收所述预充电位点的信号，其源极接入所述时钟信号，其漏极用于根据所述预充电位点的信号和所述时钟信号输出每一级的级传信号。
9.一种液晶面板，其特征在于，包括如权利要求1至8中任一项所述的GOA电路。
10.一种显示装置，其特征在于，包括如权利要求9所述的液晶面板。
CN202011456878.8A 2020-12-10 2020-12-10 Goa电路、液晶显示面板、显示装置 Pending CN112365859A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011456878.8A CN112365859A (zh) 2020-12-10 2020-12-10 Goa电路、液晶显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011456878.8A CN112365859A (zh) 2020-12-10 2020-12-10 Goa电路、液晶显示面板、显示装置

Publications (1)

Publication Number Publication Date
CN112365859A true CN112365859A (zh) 2021-02-12

Family

ID=74536072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011456878.8A Pending CN112365859A (zh) 2020-12-10 2020-12-10 Goa电路、液晶显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN112365859A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115294915A (zh) * 2022-08-29 2022-11-04 惠科股份有限公司 栅极驱动电路和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316619A (zh) * 2017-08-14 2017-11-03 深圳市华星光电半导体显示技术有限公司 Goa电路及液晶显示装置
CN107369426A (zh) * 2017-09-04 2017-11-21 深圳市华星光电半导体显示技术有限公司 防止时钟信号丢失的goa电路
US20190108808A1 (en) * 2017-10-11 2019-04-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Goa circuit
CN110853593A (zh) * 2019-11-27 2020-02-28 深圳市华星光电半导体显示技术有限公司 栅极驱动电路及液晶显示器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316619A (zh) * 2017-08-14 2017-11-03 深圳市华星光电半导体显示技术有限公司 Goa电路及液晶显示装置
CN107369426A (zh) * 2017-09-04 2017-11-21 深圳市华星光电半导体显示技术有限公司 防止时钟信号丢失的goa电路
US20190108808A1 (en) * 2017-10-11 2019-04-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Goa circuit
CN110853593A (zh) * 2019-11-27 2020-02-28 深圳市华星光电半导体显示技术有限公司 栅极驱动电路及液晶显示器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115294915A (zh) * 2022-08-29 2022-11-04 惠科股份有限公司 栅极驱动电路和显示装置
CN115294915B (zh) * 2022-08-29 2023-07-18 惠科股份有限公司 栅极驱动电路和显示装置

Similar Documents

Publication Publication Date Title
US11257410B2 (en) GOA circuit and display device
KR101906943B1 (ko) 게이트 드라이버 회로와 구동 방법
CN106205528B (zh) 一种goa电路及液晶显示面板
CN101335050B (zh) 移位寄存器及使用该移位寄存器的液晶显示器
CN110299112A (zh) Goa电路
CN103413514A (zh) 移位寄存器单元、移位寄存器和显示装置
WO2020019433A1 (zh) 包括goa电路的液晶面板及其驱动方法
CN102005196A (zh) 具低功率损耗的移位寄存器
CN101303895B (zh) 移位缓存器
WO2019090875A1 (zh) Goa电路
CN110827776B (zh) Goa器件及栅极驱动电路
CN108962171A (zh) Goa电路及具有该goa电路的液晶显示装置
WO2020224133A1 (zh) 一种goa电路、显示面板及显示装置
US20190051263A1 (en) Goa circuit and liquid crystal display device
CN101521043B (zh) 移位缓存器
CN110890077A (zh) 一种goa电路及液晶显示面板
CN112365859A (zh) Goa电路、液晶显示面板、显示装置
CN110021279A (zh) Goa电路
CN109119036A (zh) 液晶面板
CN112596314A (zh) 显示面板
CN111754950A (zh) Goa电路、显示面板和显示装置
US11100876B2 (en) Latch circuit based on thin-film transistor, pixel circuit and driving method, display apparatus
CN115831031A (zh) 电平转换电路、显示面板和显示装置
US20210390895A1 (en) Goa unit and goa circuit thereof, and display device
CN110021278B (zh) Goa电路及液晶显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210212