CN110021279A - Goa电路 - Google Patents

Goa电路 Download PDF

Info

Publication number
CN110021279A
CN110021279A CN201910165568.1A CN201910165568A CN110021279A CN 110021279 A CN110021279 A CN 110021279A CN 201910165568 A CN201910165568 A CN 201910165568A CN 110021279 A CN110021279 A CN 110021279A
Authority
CN
China
Prior art keywords
clock signal
module
node
goa
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910165568.1A
Other languages
English (en)
Inventor
陈帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201910165568.1A priority Critical patent/CN110021279A/zh
Priority to PCT/CN2019/092476 priority patent/WO2020177243A1/zh
Publication of CN110021279A publication Critical patent/CN110021279A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种GOA电路。本发明的GOA电路中，上拉控制模块根据上一级GOA单元的级传信号上拉其与上拉模块及下传模块的连接点也即第一节点的电位以对第一节点的波形进行控制，同时上拉模块及下传模块分别利用两组不同的时钟信号分别控制扫描信号及级传信号的波形，从而能够在改善第一节点的漏电问题的同时，降低扫描信号波形的下降时长，具有较高的可靠性及稳定性。

Description

GOA电路
技术领域
本发明涉及显示技术领域，尤其涉及一种GOA电路。
背景技术
在显示技术领域，液晶显示装置(Liquid Crystal Display，LCD)等平板显示装置已经逐步取代阴极射线管(Cathode Ray Tube，CRT)显示装置。液晶显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。
现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管基板(Thin FilmTransistor Array Substrate，TFT Array Substrate)与彩色滤光片(Color Filter，CF)基板之间灌入液晶分子，并在两片基板上分别施加像素电压和公共电压，通过像素电压和公共电压之间形成的电场控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
主动式液晶显示器中，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。目前主动式液晶显示面板水平扫描线的驱动主要由外接的集成电路板(Integrated Circuit，IC)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。
而GOA技术(Gate Driver on Array)即阵列基板行驱动技术，是可以运用液晶显示面板的阵列制程将栅极驱动电路制作在TFT阵列基板上，实现对栅极逐行扫描的驱动方式。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
现有技术中，GOA电路一般包括多级GOA单元，每一级GOA单元均包括用于为第一节点进行预充电的上拉控制单元、用于受第一节点的电位控制输出扫描信号的上拉单元、用于受第一节点的电位控制输出级传信号的下传单元、用于将第一节点电位及扫描信号电位下拉的下拉模块、用于将第一节点电位及扫描信号电位维持在低电位的下拉维持单元。常见的GOA电路中存在扫描信号波形的下降时长过长以及第一节点漏电导致的电位异常的问题，使得GOA电路的可靠性和稳定性大大降低。
发明内容
本发明的目的在于提供一种GOA电路，能够缩短扫描信号波形的下降时长，并解决第一节点的漏电问题，具有较高的可靠性及稳定性。
为实现上述目的，本发明首先提供一种GOA电路，包括多个级联的GOA单元，每一级GOA单元均包括上拉控制模块、上拉模块、下传模块、下拉模块；
设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，
所述上拉控制模块电性连接第一节点并接入第N-1级GOA单元的级传信号，用于根据第N-1级GOA单元的级传信号上拉第一节点的电位；
所述上拉模块电性连接第一节点并接入第一时钟信号或第二时钟信号，用于在第一节点的控制下利用第一时钟信号或第二时钟信号输出扫描信号；
所述下传模块电性连接第一节点并接入第三时钟信号或第四时钟信号，用于在第一节点的控制下利用第三时钟信号或第四时钟信号输出级传信号；
所述下拉模块电性连接第一节点并接入扫描信号、第N+1级GOA单元的扫描信号及恒压低电位，用于在第N+1级GOA单元的扫描信号的控制下将第一节点及扫描信号的电位下拉至恒压低电位。
所述第三时钟信号与第四时钟信号反相且占空比均为0.5；所述第一时钟信号与第二时钟信号的占空比相同且均小于0.5并大于0；第三时钟信号的上升沿与第一时钟信号的上升沿同时产生，第四时钟信号的上升沿与第二时钟信号的上升沿同时产生；
当第N级GOA单元的上拉模块接入第一时钟信号时其下传模块接入第三时钟信号，当第N级GOA单元的上拉模块接入第二时钟信号时其下传模块接入第四时钟信号；
当第N级GOA单元的上拉模块接入第一时钟信号时第N-1级GOA单元的上拉模块接入第二时钟信号；当第N级GOA单元的上拉模块接入第二时钟信号时第N-1级GOA单元的上拉模块接入第一时钟信号。
所述第一时钟信号与第二时钟信号的占空比均为0.4。
所述上拉控制模块包括第十一薄膜晶体管；所述第十一薄膜晶体管的栅极及源极均接入N-1级GOA单元的级传信号，漏极电性连接第一节点；
所述下拉模块包括第三十一薄膜晶体管及第四十一薄膜晶体管；所述第三十一薄膜晶体管的栅极接入第N+1级GOA单元的扫描信号，源极接入扫描信号，漏极接入恒压低电位；所述第四十一薄膜晶体管的栅极接入第N+1级GOA单元的扫描信号，源极电性连接第一节点，漏极接入恒压低电位。
在第一级GOA单元中，第十一薄膜晶体管的栅极及源极均接入起始信号；
在最后一级GOA单元中，第三十一薄膜晶体管及第四十一薄膜晶体管的栅极均接入起始信号。
所述上拉模块包括第二十一薄膜晶体管；所述第二十一薄膜晶体管的栅极电性连接第一节点，源极接入第一时钟信号或第二时钟信号，漏极输出扫描信号。
所述下传模块包括第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接第一节点，源极接入第三时钟信号或第四时钟信号，漏极输出级传信号。
每一级GOA单元还包括下拉维持模块；
所述下拉维持模块电性连接第一节点并接入扫描信号及恒压低电位，用于将第一节点及扫描信号的电位维持在恒压低电位。
所述下拉维持模块包括第三十二薄膜晶体管、第四十二薄膜晶体管及反相器；所述第三十二薄膜晶体管的栅极电性连接反相器的输出端，源极接入扫描信号，漏极接入恒压低电位；所述第四十二薄膜晶体管的栅极电性连接反相器的输出端，源极电性连接第一节点，漏极接入恒压低电位；所述反相器的输入端电性连接第一节点。
每一级GOA单元还包括自举模块；所述自举模块包括电容；所述电容的一端电性连接第一节点，另一端接入扫描信号。
本发明的有益效果：本发明的GOA电路中，上拉控制模块根据上一级GOA单元的级传信号上拉其与上拉模块及下传模块的连接点也即第一节点的电位以对第一节点的波形进行控制，同时上拉模块及下传模块分别利用两组不同的时钟信号分别控制扫描信号及级传信号的波形，从而能够在改善第一节点的漏电问题的同时，降低扫描信号波形的下降时长，具有较高的可靠性及稳定性。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的GOA电路的电路图；
图2为本发明的GOA电路的时序图；
图3为本发明的GOA电路的第一级GOA单元的电路图；
图4为本发明的GOA电路的最后一级GOA单元的电路图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种GOA电路，包括多个级联的GOA单元，每一级GOA单元均包括上拉控制模块100、上拉模块200、下传模块300、下拉模块400。
设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，
所述上拉控制模块100电性连接第一节点Q(N)并接入第N-1级GOA单元的级传信号ST(N-1)，用于根据第N-1级GOA单元的级传信号ST(N-1)上拉第一节点Q(N)的电位。
所述上拉模块200电性连接第一节点Q(N)并接入第一时钟信号CK或第二时钟信号XCK，用于在第一节点Q(N)的控制下利用第一时钟信号CK或第二时钟信号XCK输出扫描信号G(N)。
所述下传模块300电性连接第一节点Q(N)并接入第三时钟信号QCK或第四时钟信号XQCK，用于在第一节点Q(N)的控制下利用第三时钟信号QCK或第四时钟信号XQCK输出级传信号ST(N)。
所述下拉模块400电性连接第一节点Q(N)并接入扫描信号G(N)、第N+1级GOA单元的扫描信号G(N+1)及恒压低电位VSS，用于在第N+1级GOA单元的扫描信号G(N+1)的控制下将第一节点Q(N)及扫描信号G(N)的电位下拉至恒压低电位VSS。
具体地，请参阅图2，所述第三时钟信号QCK与第四时钟信号XQCK反相且占空比均为0.5。所述第一时钟信号CK与第二时钟信号XCK的占空比相同且均小于0.5并大于0。第三时钟信号QCK的上升沿与第一时钟信号CK的上升沿同时产生，第四时钟信号XQCK的上升沿与第二时钟信号XCK的上升沿同时产生。当第N级GOA单元的上拉模块200接入第一时钟信号CK时其下传模块300接入第三时钟信号QCK，当第N级GOA单元的上拉模块200接入第二时钟信号XCK时其下传模块300接入第四时钟信号XQCK。当第N级GOA单元的上拉模块200接入第一时钟信号CK时第N-1级GOA单元的上拉模块200接入第二时钟信号XCK。当第N级GOA单元的上拉模块200接入第二时钟信号XCK时第N-1级GOA单元的上拉模块200接入第一时钟信号CK。
优选地，所述第一时钟信号CK与第二时钟信号XCK的占空比均为0.4。
具体地，所述上拉控制模块100包括第十一薄膜晶体管T11。所述第十一薄膜晶体管T11的栅极及源极均接入N-1级GOA单元的级传信号ST(N-1)，漏极电性连接第一节点Q(N)。
具体地，所述下拉模块400包括第三十一薄膜晶体管T31及第四十一薄膜晶体管T41。所述第三十一薄膜晶体管T31的栅极接入第N+1级GOA单元的扫描信号G(N+1)，源极接入扫描信号G(N)，漏极接入恒压低电位VSS。所述第四十一薄膜晶体管T41的栅极接入第N+1级GOA单元的扫描信号G(N+1)，源极电性连接第一节点Q(N)，漏极接入恒压低电位VSS。
具体地，请参阅图3，在第一级GOA单元中，第十一薄膜晶体管T11的栅极及源极均接入起始信号STV。
具体地，请参阅图4，在最后一级GOA单元中，第三十一薄膜晶体管T31及第四十一薄膜晶体管T41的栅极均接入起始信号STV。
具体地，所述上拉模块200包括第二十一薄膜晶体管T21。所述第二十一薄膜晶体管T21的栅极电性连接第一节点Q(N)，源极接入第一时钟信号CK或第二时钟信号XCK，漏极输出扫描信号G(N)。
具体地，所述下传模块300包括第二十二薄膜晶体管T22，所述第二十二薄膜晶体管T22的栅极电性连接第一节点Q(N)，源极接入第三时钟信号QCK或第四时钟信号XQCK，漏极输出级传信号ST(N)。
具体地，每一级GOA单元还包括下拉维持模块500。所述下拉维持模块500电性连接第一节点Q(N)并接入扫描信号G(N)及恒压低电位VSS，用于将第一节点Q(N)及扫描信号G(N)的电位维持在恒压低电位。
进一步地，所述下拉维持模块500包括第三十二薄膜晶体管T32、第四十二薄膜晶体管T42及反相器510。所述第三十二薄膜晶体管T32的栅极电性连接反相器510的输出端，源极接入扫描信号G(N)，漏极接入恒压低电位VSS。所述第四十二薄膜晶体管T42的栅极电性连接反相器510的输出端，源极电性连接第一节点Q(N)，漏极接入恒压低电位VSS。所述反相器510的输入端电性连接第一节点Q(N)。
更进一步地，所述反相器510包括第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53及第五十四薄膜晶体管T54。第五十一薄膜晶体管T51的栅极及源极均接入高电平的下拉维持信号LC，漏极电性连接第五十二薄膜晶体管T52的源极。第五十二薄膜晶体管T52的栅极为反相器510的输入端，漏极接入恒压低电位VSS。第五十三薄膜晶体管的栅极电性连接第五十一薄膜晶体管T51的漏极，源极接入下拉维持信号LC，漏极为反相器510的输出端。第五十四薄膜晶体管T54的栅极电性连接第五十二薄膜晶体管T52的栅极，源极电性连接第五十三薄膜晶体管T53的漏极，漏极接入恒压低电位VSS。
具体地，每一级GOA单元还包括自举模块600。所述自举模块600包括电容C1。所述电容C1的一端电性连接第一节点Q(N)，另一端接入扫描信号G(N)。
请结合图1及图2，以第N级GOA单元的上拉模块200及下传模块300分别接入第二时钟信号XCK及第四时钟信号XQCK，第N-1级GOA单元的上拉模块200及下传模块300分别接入第一时钟信号CK及第三时钟信号QCK，第N+1级GOA单元的上拉模块200及下传模块300分别接入第一时钟信号CK及第三时钟信号QCK为例，本发明的GOA电路的工作过程如下：首先，第N-1级GOA单元的级传信号ST(N-1)为高电位，第十一薄膜晶体管T11导通，第N-1级GOA单元的级传信号ST(N-1)写入第一节点Q(N)，使第一节点Q(N)为高电位将第二十一薄膜晶体管T21及第二十二薄膜晶体管T22导通，此时由于第二时钟信号XCK及第四时钟信号XQCK均为低电位，扫描信号G(N)及级传信号ST(N)均为低电位，而后第N-1级GOA单元的级传信号ST(N-1)为低电位使第十一薄膜晶体管T11截止，由于电容C1的存储作用，第一节点Q(N)保持高电位使第二十一薄膜晶体管T21及第二十二薄膜晶体管T22保持导通，此时第二时钟信号XCK及第四时钟信号XQCK均变为高电位，使得扫描信号G(N)及级传信号ST(N)为高电位，随后，第二时钟信号XCK变为低电位，第四时钟信号XQCK仍为高电位，而第一节点Q(N)仍保持高电位使得第二十一薄膜晶体管T21及第二十二薄膜晶体管T22保持导通，第二时钟信号XCK经第二十一薄膜晶体管T1将扫描信号G(N)下拉，级传信号ST(N)仍为高电位，接着，第四时钟信号XQCK为低电位，第一时钟信号CK为高电位，第N+1级GOA单元的扫描信号G(N+1)为高电位将第三十一薄膜晶体管T31及第四十一薄膜晶体管T41导通，恒压低电位VSS经第三十一薄膜晶体管T31对扫描信号G(N)的电位进行下拉，恒压低电位VSS经第四十一薄膜晶体管T41对第一节点Q(N)的电位进行下拉，在第一节点Q(N)电位被下拉后，反相器510的输出端输出高电位将第三十二薄膜晶体管T32及第四十二薄膜晶体管T42导通，将第一节点Q(N)及扫描信号G(N)的电位维持在恒压低电位VSS。
需要说明的是，本发明中，第N-1级GOA单元的下传模块300利用第四时钟信号XQCK或第三时钟信号QCK控制第N-1级GOA单元的级传信号ST(N-1)的波形，第N级GOA单元的上拉控制模块100根据第N-1级GOA单元的级传信号ST(N-1)上拉第一节点Q(N)的电位，同时其上拉模块200利用第一时钟信号CK或第二时钟信号XCK控制扫描信号G(N)的波形，其下传模块300利用第三时钟信号QCK或第四时钟信号XQCK控制级传信号ST(N)的波形，并且第三时钟信号QCK与第四时钟信号XQCK反相且占空比均为0.5，第一时钟信号CK与第二时钟信号XCK的占空比相同且均小于0.5并大于0，第三时钟信号QCK的上升沿与第一时钟信号CK的上升沿同时产生，第四时钟信号XQCK的上升沿与第二时钟信号XCK的上升沿同时产生，因此，利用第四时钟信号XQCK或第三时钟信号QCK产生的第N-1级GOA单元的级传信号ST(N-1)能够维持较长时间的高电位以使得第十一薄膜晶体管T11能够持续打开为第一节点Q(N)充电，补偿第一节点Q(N)因漏电造成的电位下降，而第一节点Q(N)的高电位时长能够维持至扫描信号G(N)的下拉时刻之后，使得在扫描信号G(N)的下拉时刻，第二十一薄膜晶体管T21保持导通状态并利用其源极接入的时钟信号对扫描信号G(N)的电位进行下拉，配合恒压低电位VSS经导通的第三十一薄膜晶体T31对扫描信号G(N)的电位进行下拉，能够显著降低扫描信号波形的下降时间，有效的提升GOA电路的可靠性及稳定性。
综上所述，本发明的GOA电路中，上拉控制模块根据上一级GOA单元的级传信号上拉其与上拉模块及下传模块的连接点也即第一节点的电位以对第一节点的波形进行控制，同时上拉模块及下传模块分别利用两组不同的时钟信号分别控制扫描信号及级传信号的波形，从而能够在改善第一节点的漏电问题的同时，降低扫描信号波形的下降时长，具有较高的可靠性及稳定性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种GOA电路，其特征在于，包括多个级联的GOA单元，每一级GOA单元均包括上拉控制模块(100)、上拉模块(200)、下传模块(300)、下拉模块(400)；
设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，
所述上拉控制模块(100)电性连接第一节点(Q(N))并接入第N-1级GOA单元的级传信号(ST(N-1))，用于根据第N-1级GOA单元的级传信号(ST(N-1))上拉第一节点(Q(N))的电位；
所述上拉模块(200)电性连接第一节点(Q(N))并接入第一时钟信号(CK)或第二时钟信号(XCK)，用于在第一节点(Q(N))的控制下利用第一时钟信号(CK)或第二时钟信号(XCK)输出扫描信号(G(N))；
所述下传模块(300)电性连接第一节点(Q(N))并接入第三时钟信号(QCK)或第四时钟信号(XQCK)，用于在第一节点(Q(N))的控制下利用第三时钟信号(QCK)或第四时钟信号(XQCK)输出级传信号(ST(N))；
所述下拉模块(400)电性连接第一节点(Q(N))并接入扫描信号(G(N))、第N+1级GOA单元的扫描信号(G(N+1))及恒压低电位(VSS)，用于在第N+1级GOA单元的扫描信号(G(N+1))的控制下将第一节点(Q(N))及扫描信号(G(N))的电位下拉至恒压低电位(VSS)。
2.如权利要求1所述的GOA电路，其特征在于，所述第三时钟信号(QCK)与第四时钟信号(XQCK)反相且占空比均为0.5；所述第一时钟信号(CK)与第二时钟信号(XCK)的占空比相同且均小于0.5并大于0；第三时钟信号(QCK)的上升沿与第一时钟信号(CK)的上升沿同时产生，第四时钟信号(XQCK)的上升沿与第二时钟信号(XCK)的上升沿同时产生；
当第N级GOA单元的上拉模块(200)接入第一时钟信号(CK)时其下传模块(300)接入第三时钟信号(QCK)，当第N级GOA单元的上拉模块(200)接入第二时钟信号(XCK)时其下传模块(300)接入第四时钟信号(XQCK)；
当第N级GOA单元的上拉模块(200)接入第一时钟信号(CK)时第N-1级GOA单元的上拉模块(200)接入第二时钟信号(XCK)；当第N级GOA单元的上拉模块(200)接入第二时钟信号(XCK)时第N-1级GOA单元的上拉模块(200)接入第一时钟信号(CK)。
3.如权利要求2所述的GOA电路，其特征在于，所述第一时钟信号(CK)与第二时钟信号(XCK)的占空比均为0.4。
4.如权利要求1所述的GOA电路，其特征在于，所述上拉控制模块(100)包括第十一薄膜晶体管(T11)；所述第十一薄膜晶体管(T11)的栅极及源极均接入N-1级GOA单元的级传信号(ST(N-1))，漏极电性连接第一节点(Q(N))；
所述下拉模块(400)包括第三十一薄膜晶体管(T31)及第四十一薄膜晶体管(T41)；所述第三十一薄膜晶体管(T31)的栅极接入第N+1级GOA单元的扫描信号(G(N+1))，源极接入扫描信号(G(N))，漏极接入恒压低电位(VSS)；所述第四十一薄膜晶体管(T41)的栅极接入第N+1级GOA单元的扫描信号(G(N+1))，源极电性连接第一节点(Q(N))，漏极接入恒压低电位(VSS)。
5.如权利要求4所述的GOA电路，其特征在于，在第一级GOA单元中，第十一薄膜晶体管(T11)的栅极及源极均接入起始信号(STV)；
在最后一级GOA单元中，第三十一薄膜晶体管(T31)及第四十一薄膜晶体管(T41)的栅极均接入起始信号(STV)。
6.如权利要求1所述的GOA电路，其特征在于，所述上拉模块(200)包括第二十一薄膜晶体管(T21)；所述第二十一薄膜晶体管(T21)的栅极电性连接第一节点(Q(N))，源极接入第一时钟信号(CK)或第二时钟信号(XCK)，漏极输出扫描信号(G(N))。
7.如权利要求1所述的GOA电路，其特征在于，所述下传模块(300)包括第二十二薄膜晶体管(T22)，所述第二十二薄膜晶体管(T22)的栅极电性连接第一节点(Q(N))，源极接入第三时钟信号(QCK)或第四时钟信号(XQCK)，漏极输出级传信号(ST(N))。
8.如权利要求1所述的GOA电路，其特征在于，每一级GOA单元还包括下拉维持模块(500)；
所述下拉维持模块(500)电性连接第一节点(Q(N))并接入扫描信号(G(N))及恒压低电位(VSS)，用于将第一节点(Q(N))及扫描信号(G(N))的电位维持在恒压低电位。
9.如权利要求8所述的GOA电路，其特征在于，所述下拉维持模块(500)包括第三十二薄膜晶体管(T32)、第四十二薄膜晶体管(T42)及反相器(510)；所述第三十二薄膜晶体管(T32)的栅极电性连接反相器(510)的输出端，源极接入扫描信号(G(N))，漏极接入恒压低电位(VSS)；所述第四十二薄膜晶体管(T42)的栅极电性连接反相器(510)的输出端，源极电性连接第一节点(Q(N))，漏极接入恒压低电位(VSS)；所述反相器(510)的输入端电性连接第一节点(Q(N))。
10.如权利要求1所述的GOA电路，其特征在于，每一级GOA单元还包括自举模块(600)；所述自举模块(600)包括电容(C1)；所述电容(C1)的一端电性连接第一节点(Q(N))，另一端接入扫描信号(G(N))。
CN201910165568.1A 2019-03-05 2019-03-05 Goa电路 Pending CN110021279A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910165568.1A CN110021279A (zh) 2019-03-05 2019-03-05 Goa电路
PCT/CN2019/092476 WO2020177243A1 (zh) 2019-03-05 2019-06-24 Goa电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910165568.1A CN110021279A (zh) 2019-03-05 2019-03-05 Goa电路

Publications (1)

Publication Number Publication Date
CN110021279A true CN110021279A (zh) 2019-07-16

Family

ID=67189294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910165568.1A Pending CN110021279A (zh) 2019-03-05 2019-03-05 Goa电路

Country Status (2)

Country Link
CN (1) CN110021279A (zh)
WO (1) WO2020177243A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185311A (zh) * 2020-09-17 2021-01-05 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及显示面板
CN115171619A (zh) * 2022-07-20 2022-10-11 长沙惠科光电有限公司 扫描驱动电路、阵列基板和显示面板
US11971639B2 (en) 2020-09-10 2024-04-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201407624A (zh) * 2012-08-08 2014-02-16 Lg Display Co Ltd 移位暫存器
CN104795034A (zh) * 2015-04-17 2015-07-22 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN106128401A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 一种双边阵列基板行驱动电路、液晶显示面板、驱动方法
CN107369421A (zh) * 2017-08-16 2017-11-21 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384756B (zh) * 2009-12-22 2013-02-01 Au Optronics Corp 移位暫存器
CN203325416U (zh) * 2013-07-03 2013-12-04 深圳市华星光电技术有限公司 阵列基板行驱动电路
US9934749B2 (en) * 2014-07-18 2018-04-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Complementary gate driver on array circuit employed for panel display
CN104392701B (zh) * 2014-11-07 2016-09-14 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN107358931B (zh) * 2017-09-04 2019-12-24 深圳市华星光电半导体显示技术有限公司 Goa电路
CN108962175A (zh) * 2018-08-06 2018-12-07 深圳市华星光电技术有限公司 Goa电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201407624A (zh) * 2012-08-08 2014-02-16 Lg Display Co Ltd 移位暫存器
CN104795034A (zh) * 2015-04-17 2015-07-22 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN106128401A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 一种双边阵列基板行驱动电路、液晶显示面板、驱动方法
CN107369421A (zh) * 2017-08-16 2017-11-21 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11971639B2 (en) 2020-09-10 2024-04-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN112185311A (zh) * 2020-09-17 2021-01-05 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及显示面板
US11756497B2 (en) 2020-09-17 2023-09-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit and display panel
CN115171619A (zh) * 2022-07-20 2022-10-11 长沙惠科光电有限公司 扫描驱动电路、阵列基板和显示面板
CN115171619B (zh) * 2022-07-20 2023-07-07 长沙惠科光电有限公司 扫描驱动电路、阵列基板和显示面板

Also Published As

Publication number Publication date
WO2020177243A1 (zh) 2020-09-10

Similar Documents

Publication Publication Date Title
CN107958656B (zh) Goa电路
CN106205528B (zh) 一种goa电路及液晶显示面板
CN105957480B (zh) 栅极驱动电路及液晶显示装置
CN106448590B (zh) 一种液晶显示面板的goa电路及显示装置
CN106057157B (zh) Goa电路及液晶显示面板
CN108766380A (zh) Goa电路
CN108535924B (zh) 液晶显示装置及其驱动方法
CN110299112A (zh) Goa电路
CN107689221B (zh) Goa电路
CN107358931B (zh) Goa电路
CN106297715B (zh) 一种三阶驱动的goa电路及液晶显示器
US11640808B2 (en) Array substrate row drive circuit unit, drive circuit and liquid crystal display panel thereof
CN109410882A (zh) Goa电路以及液晶显示面板
CN110021279A (zh) Goa电路
CN108962175A (zh) Goa电路
KR20160087893A (ko) 게이트 드라이버 회로와 구동 방법
CN109064982A (zh) Goa电路驱动系统及goa电路驱动方法与显示装置
CN107705768B (zh) Goa电路
CN110428785A (zh) Tft面板控制电路
US20190108808A1 (en) Goa circuit
CN109036316A (zh) Goa电路以及液晶显示面板
CN107316619B (zh) Goa电路及液晶显示装置
CN106710550A (zh) 一种用于大尺寸面板的goa级联电路
CN106652947A (zh) 栅极驱动电路以及液晶显示装置
CN109119041A (zh) Goa电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190716