CN108962175A - Goa电路 - Google Patents
Goa电路 Download PDFInfo
- Publication number
- CN108962175A CN108962175A CN201810887102.8A CN201810887102A CN108962175A CN 108962175 A CN108962175 A CN 108962175A CN 201810887102 A CN201810887102 A CN 201810887102A CN 108962175 A CN108962175 A CN 108962175A
- Authority
- CN
- China
- Prior art keywords
- tft
- film transistor
- thin film
- clock signal
- goa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供一种GOA电路。该GOA电路通过在第N级GOA单元的下拉模块中设置第N+4级GOA单元的级传信号和下拉级传信号取代传统GOA电路中的第N+4级GOA单元的扫描信号,使上拉模块即可以对扫描信号的电位进行上拉,也可以对扫描信号的电位进行下拉,可以有效地在短时间内将扫描信号的电位拉低至直流低电位,避免GOA电路出现级传失败及像素错充等问题,并且也可以减轻扫描信号的负载,优化扫描信号的输出波形,改善液晶面板中像素的充电情况。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种GOA电路。
背景技术
薄膜晶体管(Thin Film Transistor,TFT)是目前液晶显示装置(Liquid CrystalDisplay,LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode,AMOLED)中的主要驱动元件,直接关系平板显示装置的显示性能。
现有市场上的液晶显示器大部分为背光型液晶显示器,其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管基板(Thin FilmTransistor Array Substrate,TFT Array Substrate)与彩色滤光片(Color Filter,CF)基板之间灌入液晶分子,并在两片基板上分别施加像素电压和公共电压,通过像素电压和公共电压之间形成的电场控制液晶分子的旋转方向,以将背光模组的光线折射出来产生画面。
主动式液晶显示器中,每个像素电性连接一个薄膜晶体管(TFT),薄膜晶体管的栅极(Gate)连接至水平扫描线,漏极(Drain)连接至垂直方向的数据线,源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压,会使电性连接至该条水平扫描线上的所有TFT打开,从而数据线上的信号电压能够写入像素,控制不同液晶的透光度进而达到控制色彩与亮度的效果。目前主动式液晶显示面板水平扫描线的驱动主要由外接的集成电路板(Integrated Circuit,IC)来完成,外接的IC可以控制各级水平扫描线的逐级充电和放电。
而GOA技术(Gate Driver on Array)即阵列基板行驱动技术,是可以运用液晶显示面板的阵列制程将栅极驱动电路制作在TFT阵列基板上,实现对栅极逐行扫描的驱动方式。GOA技术能减少外接IC的焊接(bonding)工序,有机会提升产能并降低产品成本,而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
在GOA电路设计中,由于空间的限制,使GOA电路的下拉模块中的控制扫描信号的电位下拉至低电位的薄膜晶体管的尺寸有限制,因此,当液晶面板存在信号延迟及TFT器件老化等问题时,扫描信号的电位在短时间内无法被拉低至低电位,导致GOA电路级传失败及像素错充等问题的出现。
发明内容
本发明的目的在于提供一种GOA电路,能够避免GOA电路出现级传失败及像素错充等问题,并且也可以减轻扫描信号的负载。
为实现上述目的,本发明提供了一种GOA电路,包括多个级联的GOA单元,每一级GOA单元均包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块和自举模块;
设N为正整数,除了第一至第四级GOA单元以及倒数第四级至最后一级GOA单元外,在第N级GOA单元中,
所述上拉控制模块接入第N-4级GOA单元的级传信号及第N-4级GOA电路的扫描信号,用于根据第N-4级GOA单元的级传信号及第N-4级GOA电路的扫描信号抬升第一节点的电位;
所述上拉模块与第一节点电性连接并接入时钟信号或反向时钟信号,用于在第一节点的控制下,利用时钟信号或反向时钟信号输出扫描信号;
所述下传模块与第一节点电性连接并接入时钟信号或反向时钟信号,用于在第一节点的控制下,利用时钟信号或反向时钟信号输出级传信号;
所述下拉模块与第一节点电性连接并接入扫描信号、第N+4级GOA单元的级传信号、下拉级传信号以及直流低电位,用于在第N+4级GOA单元的级传信号以及下拉级传信号的控制下,利用直流低电位下拉第一节点和扫描信号的电位;
所述下拉维持模块与第一节点电性连接并接入扫描信号以及直流低电位,用于将第一节点及扫描信号的电位维持在直流低电位;
所述自举模块与第一节点电性连接并接入扫描信号,用于在扫描信号输出期间使所述第一节点的电位抬升并保持抬升后的电位。
所述上拉控制模块包括第十一薄膜晶体管,所述第十一薄膜晶体管的栅极接入第N-4级GOA单元的级传信号,源极接入第N-4级GOA电路的扫描信号,漏极电性连接第一节点。
所述上拉模块包括第二十一薄膜晶体管,所述第二十一薄膜晶体管的栅极电性连接第一节点,源极接入时钟信号或反向时钟信号,漏极输出扫描信号。
所述下传模块包括第二十二薄膜晶体管,所述第二十二薄膜晶体管的栅极电性连接第一节点,源极接入时钟信号或反向时钟信号,漏极输出级传信号。
所述下拉模块包括第三十一薄膜晶体管和第四十一薄膜晶体管,所述第三十一薄膜晶体管的栅极接入第N+4级GOA电路的级传信号,源极接入扫描信号,漏极接入直流低电位;所述第四十一薄膜晶体管的栅极接入下拉级传信号,源极电性连接第一节点,漏极接入直流低电位。
所述下拉维持模块包括反相器、第三十二薄膜晶体管和第四十二薄膜晶体管,所述反相器的输入端电性连接第一节点,输出端电性连接第三十二薄膜晶体管和第四十二薄膜晶体管的栅极;所述第三十二薄膜晶体管的源极接入扫描信号,漏极接入直流低电位;所述第四十二薄膜晶体管的源极电性连接第一节点,漏极接入直流低电位。
所述反相器包括第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管以及第五十四薄膜晶体管;
所述第五十一薄膜晶体管的栅极和源极均接入下拉维持信号,漏极电性连接第五十三薄膜晶体管的栅极;所述第五十二薄膜晶体管的栅极电性连接输入端,源极电性连接第五十三薄膜晶体管的栅极,漏极接入直流低电位;所述第五十三薄膜晶体管的源极接入下拉维持信号,漏极电性连接输出端;所述第五十四薄膜晶体管的栅极电性连接输入端,源极电性连接输出端,漏极接入直流低电位。
所述自举模块包括自举电容,所述自举电容的第一端电性连接第一节点,第二端接入扫描信号。
所述上拉模块中的薄膜晶体管的尺寸大于所述上拉控制模块、下传模块、下拉模块以及下拉维持模块中的薄膜晶体管的尺寸。
所述时钟信号包括:依次输出的第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第五时钟信号、第六时钟信号、第七时钟信号及第八时钟信号,所述时钟信号的相位与反向时钟信号的相位相反;所述时钟信号和反向时钟信号的低电位均等于直流低电位;所述下拉级传信号为第N+5级GOA单元的级传信号、第N+6级GOA单元的级传信号及第N+7级GOA单元的级传信号中的一个。
本发明的有益效果:本发明的GOA电路通过在第N级GOA单元的下拉模块中设置第N+4级GOA单元的级传信号和下拉级传信号取代传统GOA电路中的第N+4级GOA单元的扫描信号,使上拉模块即可以对扫描信号的电位进行上拉,也可以对扫描信号的电位进行下拉,可以有效地在短时间内将扫描信号的电位拉低至直流低电位,避免GOA电路出现级传失败及像素错充等问题,并且也可以减轻扫描信号的负载,优化扫描信号的输出波形,改善液晶面板中像素的充电情况。
附图说明
为了能更进一步了解本发明的特征以及技术内容,请参阅以下有关本发明的详细说明与附图,然而附图仅提供参考与说明用,并非用来对本发明加以限制。
附图中,
图1为本发明的GOA电路的电路图;
图2和图3为本发明的GOA电路的反相器的电路图;
图4为本发明的GOA电路的时钟信号的时序图;
图5为本发明的GOA电路的第一级至第四级GOA单元的电路图;
图6为本发明的GOA电路的倒数第四级至最后一级GOA单元的电路图;
图7为本发明的GOA电路一优选实施例的电路图;
图8为本发明的GOA电路的工作时序图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果,以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1,本发明提供一种GOA电路,包括多个级联的GOA单元,每一级GOA单元均包括上拉控制模块100、上拉模块200、下传模块300、下拉模块400、下拉维持模块500和自举模块600;
设N为正整数,除了第一至第四级GOA单元以及倒数第四级至最后一级GOA单元外,在第N级GOA单元中,
所述上拉控制模块100接入第N-4级GOA单元的级传信号ST(N-4)及第N-4级GOA电路的扫描信号G(N-4),用于根据第N-4级GOA单元的级传信号ST(N-4)及第N-4级GOA电路的扫描信号G(N-4)抬升第一节点Q(N)的电位;
所述上拉模块200与第一节点Q(N)电性连接并接入时钟信号CK或反向时钟信号XCK,用于在第一节点Q(N)的控制下,利用时钟信号CK或反向时钟信号XCK输出扫描信号G(N);
所述下传模块300与第一节点Q(N)电性连接并接入时钟信号CK或反向时钟信号XCK,用于在第一节点Q(N)的控制下,利用时钟信号CK或反向时钟信号XCK输出级传信号ST(N);
所述下拉模块400与第一节点Q(N)电性连接并接入扫描信号G(N)、第N+4级GOA单元的级传信号ST(N+4)、下拉级传信号STA以及直流低电位VSS,用于在第N+4级GOA单元的级传信号ST(N+4)以及下拉级传信号STA的控制下,利用直流低电位VSS下拉第一节点Q(N)和扫描信号G(N)的电位;
所述下拉维持模块500与第一节点Q(N)电性连接并接入扫描信号G(N)以及直流低电位VSS,用于将第一节点Q(N)及扫描信号G(N)的电位维持在直流低电位VSS;
所述自举模块600与第一节点Q(N)电性连接并接入扫描信号G(N),用于在扫描信号G(N)输出期间使所述第一节点Q(N)的电位抬升并保持抬升后的电位。
具体的,所述上拉控制模块100包括第十一薄膜晶体管T11,所述第十一薄膜晶体管T11的栅极接入第N-4级GOA单元的级传信号ST(N-4),源极接入第N-4级GOA电路的扫描信号G(N-4),漏极电性连接第一节点Q(N)。
具体的,所述上拉模块200包括第二十一薄膜晶体管T21,所述第二十一薄膜晶体管T21的栅极电性连接第一节点Q(N),源极接入时钟信号CK或反向时钟信号XCK,漏极输出扫描信号G(N)。
具体的,所述下传模块300包括第二十二薄膜晶体管T22,所述第二十二薄膜晶体管T22的栅极电性连接第一节点Q(N),源极接入时钟信号CK或反向时钟信号XCK,漏极输出级传信号ST(N)。
具体的,所述下拉模块400包括第三十一薄膜晶体管T31和第四十一薄膜晶体管T41,所述第三十一薄膜晶体管T31的栅极接入第N+4级GOA电路的级传信号ST(N+4),源极接入扫描信号G(N),漏极接入直流低电位VSS;所述第四十一薄膜晶体管T41的栅极接入下拉级传信号STA,源极电性连接第一节点Q(N),漏极接入直流低电位VSS。
具体的,所述下拉维持模块500包括反相器D1、第三十二薄膜晶体管T32和第四十二薄膜晶体管T42,所述反相器D1的输入端Input电性连接第一节点Q(N),输出端Output电性连接第三十二薄膜晶体管T32和第四十二薄膜晶体管T42的栅极;所述第三十二薄膜晶体管T32的源极接入扫描信号G(N),漏极接入直流低电位VSS;所述第四十二薄膜晶体管T42的源极电性连接第一节点Q(N),漏极接入直流低电位VSS。
进一步的,请参阅图2及图3,所述反相器D1包括第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53以及第五十四薄膜晶体管T54;
所述第五十一薄膜晶体管T51的栅极和源极均接入下拉维持信号LC,漏极电性连接第五十三薄膜晶体管T53的栅极;所述第五十二薄膜晶体管T52的栅极电性连接输入端Input,源极电性连接第五十三薄膜晶体管T53的栅极,漏极接入直流低电位VSS;所述第五十三薄膜晶体管T53的源极接入下拉维持信号LC,漏极电性连接输出端Output;所述第五十四薄膜晶体管T54的栅极电性连接输入端Input,源极电性连接输出端Output,漏极接入直流低电位VSS。
具体的,所述下拉维持信号LC在GOA电路工作时为高电位;当输入端Input输入高电位时,输出端Output输出低电位,当输入端Input输入低电位时,输出端Output输出高电位。
具体的,所述自举模块600包括自举电容C1,所述自举电容C1的第一端电性连接第一节点Q(n),第二端接入扫描信号G(n)。
具体的,所述第二十一薄膜晶体管T21的尺寸最大,即所述上拉模块200中的薄膜晶体管的尺寸大于所述上拉控制模块100、下传模块300、下拉模块400以及下拉维持模块500中的薄膜晶体管的尺寸。
具体的,请参阅图4,所述时钟信号CK包括:依次输出的第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3、第四时钟信号CK4、第五时钟信号CK5、第六时钟信号CK6、第七时钟信号CK7及第八时钟信号CK8,所述时钟信号CK的相位与反向时钟信号XCK的相位相反。
进一步的,所述第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3、第四时钟信号CK4、第五时钟信号CK5、第六时钟信号CK6、第七时钟信号CK7、及第八时钟信号CK8的周期相同,占空比为0.5,相邻的两个时钟信号的波形相差八分之一个周期,例如第一时钟信号CK1的上升沿与第二时钟信号CK2的上升沿相差八分之一个周期。
具体的,所述时钟信号CK和反向时钟信号XCK的低电位均等于直流低电位VSS。
具体的,所述下拉级传信号STA为第N+5级GOA单元的级传信号ST(N+5)、第N+6级GOA单元的级传信号ST(N+6)及第N+7级GOA单元的级传信号ST(N+7)中的一个。
特别的,为了实现GOA电路的正常启动,请参阅图5,在第一级至第四级GOA单元中,所述上拉控制模块100包括第十一薄膜晶体管T11;所述第十一薄膜晶体管T11的栅极和源极均接入电路启动信号STV,漏极电性连接第一节点Q(N);请参阅图6,在倒数第四级至最后一级GOA单元中:所述下拉模块400包括第三十一薄膜晶体管T31和第四十一薄膜晶体管T41,所述第三十一薄膜晶体管T31的栅极接入电路启动信号STV,源极接入扫描信号G(N),漏极接入直流低电位VSS;所述第四十一薄膜晶体管T41的栅极接入电路启动信号STV,源极电性连接第一节点Q(N),漏极接入直流低电位VSS。
请参阅图7和图8,需要说明的是,本发明的优选实施例的GOA电路,设第N级GOA单元中的第二十一薄膜晶体管T21的源极接入第一时钟信号CK(1),下拉级传信号STA为第N+5级GOA单元的级传信号ST(N+5),此时该GOA电路具体工作过程如下:
首先,第N-4级GOA单元的级传信号ST(N-4)为高电位,第十一薄膜晶体管T11打开,所述第N-4级GOA单元的扫描信号G(N-4)同样为高电位,使第一节点Q(N)的电位抬升至高电位,第二十一薄膜晶体管T21和第二十二薄膜晶体管T22打开,第一时钟信号CK(1)输出低电位;第一节点Q(N)的高电位经反相器D1后变为低电位,第三十二薄膜晶体管T32和第四十二薄膜晶体管T42关闭;第N+4级GOA单元的级传信号ST(N+4)及第N+5级GOA单元的级传信号ST(N+5)为低电位,第三十一薄膜晶体管T31和第四十一薄膜晶体管T41关闭;
接着,第N-4级GOA单元的级传信号ST(N-4)为低电位,第十一薄膜晶体管T11关闭,自举电容C1使第一节点Q(N)抬升至更高,第一时钟信号CK(1)输出高电位,第二十一薄膜晶体管T21和第二十二薄膜晶体管T22继续打开,分别输出高电位的扫描信号G(N)和级传信号ST(N);
然后,第N+4级GOA单元的级传信号ST(N+4)为高电位,第三十一薄膜晶体管T31打开,当第N+4级GOA单元的级传信号ST(N+4)刚跳变至高电位时,第N+5级GOA单元的级传信号ST(N+5)依然处于低电位,此时第四十一薄膜晶体管T41关闭,第一节点Q(N)的电位不会被拉低至直流低电位VSS,而是变为自举电容C1抬升第一节点Q(N)的电位之前的电位,第二十一薄膜晶体管T21和第二十二薄膜晶体管T22继续打开,第一时钟信号CK(1)输出低电位,级传信号ST(N)和扫描信号G(N)的电位均被第一时钟信号CK(1)拉低至低电位,随后第N+5级GOA单元的级传信号ST(N+5)为高电位,第四十一薄膜晶体管T41打开,第一节点Q(N)的电位被拉低至直流低电位VSS;
最后,第一节点Q(N)的低电位经反相器D1后变为高电位,第三十二薄膜晶体管T32和第四十二薄膜晶体管T42打开,保持第一节点Q(n)及扫描信号G(n)的电位维持在直流低电位VSS。
需要说明的是,本发明的GOA电路中第N级GOA单元的下拉模块400通过第N+4级GOA单元的级传信号ST(N+4)和下拉级传信号STA取代传统GOA电路中的第N+4级GOA单元的扫描信号G(N+4),使第二十一薄膜晶体管T21即可以对扫描信号G(N)的电位进行上拉,也可以对扫描信号G(N)的电位进行下拉,由于第N级GOA单元中第二十一薄膜晶体管T21的尺寸最大,其对扫描信号G(N)的电位进行上拉或下拉的控制作用也最强,可以有效地在短时间内将扫描信号G(N)的电位拉低至直流低电位VSS,防止第三十一薄膜晶体管T31由于尺寸限制而无法在短时间内将扫描信号G(N)的电位拉低至直流低电位VSS,避免GOA电路出现级传失败及像素错充等问题。此外,下拉模块400采用第N+4级GOA单元的级传信号ST(N+4)和下拉级传信号STA取代传统GOA电路中的第N+4级GOA单元的扫描信号G(N+4),也可以减轻扫描信号G(N)的负载(loading),优化扫描信号G(N)的输出波形,改善液晶面板中像素的充电情况。
综上所述,本发明的GOA电路通过在第N级GOA单元的下拉模块中设置第N+4级GOA单元的级传信号和下拉级传信号取代传统GOA电路中的第N+4级GOA单元的扫描信号,使上拉模块即可以对扫描信号的电位进行上拉,也可以对扫描信号的电位进行下拉,可以有效地在短时间内将扫描信号的电位拉低至直流低电位,避免GOA电路出现级传失败及像素错充等问题,并且也可以减轻扫描信号的负载,优化扫描信号的输出波形,改善液晶面板中像素的充电情况。
以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种GOA电路,其特征在于,包括多个级联的GOA单元,每一级GOA单元均包括上拉控制模块(100)、上拉模块(200)、下传模块(300)、下拉模块(400)、下拉维持模块(500)和自举模块(600);
设N为正整数,除了第一至第四级GOA单元以及倒数第四级至最后一级GOA单元外,在第N级GOA单元中,
所述上拉控制模块(100)接入第N-4级GOA单元的级传信号(ST(N-4))及第N-4级GOA电路的扫描信号(G(N-4)),用于根据第N-4级GOA单元的级传信号(ST(N-4))及第N-4级GOA电路的扫描信号(G(N-4))抬升第一节点(Q(N))的电位;
所述上拉模块(200)与第一节点(Q(N))电性连接并接入时钟信号(CK)或反向时钟信号(XCK),用于在第一节点(Q(N))的控制下,利用时钟信号(CK)或反向时钟信号(XCK)输出扫描信号(G(N));
所述下传模块(300)与第一节点(Q(N))电性连接并接入时钟信号(CK)或反向时钟信号(XCK),用于在第一节点(Q(N))的控制下,利用时钟信号(CK)或反向时钟信号(XCK)输出级传信号(ST(N));
所述下拉模块(400)与第一节点(Q(N))电性连接并接入扫描信号(G(N))、第N+4级GOA单元的级传信号(ST(N+4))、下拉级传信号(STA)以及直流低电位(VSS),用于在第N+4级GOA单元的级传信号(ST(N+4))以及下拉级传信号(STA)的控制下,利用直流低电位(VSS)下拉第一节点(Q(N))和扫描信号(G(N))的电位;
所述下拉维持模块(500)与第一节点(Q(N))电性连接并接入扫描信号(G(N))以及直流低电位(VSS),用于将第一节点(Q(N))及扫描信号(G(N))的电位维持在直流低电位(VSS);
所述自举模块(600)与第一节点(Q(N))电性连接并接入扫描信号(G(N)),用于在扫描信号(G(N))输出期间使所述第一节点(Q(N))的电位抬升并保持抬升后的电位。
2.如权利要求1所述的GOA电路,其特征在于,所述上拉控制模块(100)包括第十一薄膜晶体管(T11),所述第十一薄膜晶体管(T11)的栅极接入第N-4级GOA单元的级传信号(ST(N-4)),源极接入第N-4级GOA电路的扫描信号(G(N-4)),漏极电性连接第一节点(Q(N))。
3.如权利要求1所述的GOA电路,其特征在于,所述上拉模块(200)包括第二十一薄膜晶体管(T21),所述第二十一薄膜晶体管(T21)的栅极电性连接第一节点(Q(N)),源极接入时钟信号(CK)或反向时钟信号(XCK),漏极输出扫描信号(G(N))。
4.如权利要求1所述的GOA电路,其特征在于,所述下传模块(300)包括第二十二薄膜晶体管(T22),所述第二十二薄膜晶体管(T22)的栅极电性连接第一节点(Q(N)),源极接入时钟信号(CK)或反向时钟信号(XCK),漏极输出级传信号(ST(N))。
5.如权利要求1所述的GOA电路,其特征在于,所述下拉模块(400)包括第三十一薄膜晶体管(T31)和第四十一薄膜晶体管(T41),所述第三十一薄膜晶体管(T31)的栅极接入第N+4级GOA电路的级传信号(ST(N+4)),源极接入扫描信号(G(N)),漏极接入直流低电位(VSS);所述第四十一薄膜晶体管(T41)的栅极接入下拉级传信号(STA),源极电性连接第一节点(Q(N)),漏极接入直流低电位(VSS)。
6.如权利要求1所述的GOA电路,其特征在于,所述下拉维持模块(500)包括反相器(D1)、第三十二薄膜晶体管(T32)和第四十二薄膜晶体管(T42),所述反相器(D1)的输入端(Input)电性连接第一节点(Q(N)),输出端(Output)电性连接第三十二薄膜晶体管(T32)和第四十二薄膜晶体管(T42)的栅极;所述第三十二薄膜晶体管(T32)的源极接入扫描信号(G(N)),漏极接入直流低电位(VSS);所述第四十二薄膜晶体管(T42)的源极电性连接第一节点(Q(N)),漏极接入直流低电位(VSS)。
7.如权利要求6所述的GOA电路,其特征在于,所述反相器(D1)包括第五十一薄膜晶体管(T51)、第五十二薄膜晶体管(T52)、第五十三薄膜晶体管(T53)以及第五十四薄膜晶体管(T54);
所述第五十一薄膜晶体管(T51)的栅极和源极均接入下拉维持信号(LC),漏极电性连接第五十三薄膜晶体管(T53)的栅极;所述第五十二薄膜晶体管(T52)的栅极电性连接输入端(Input),源极电性连接第五十三薄膜晶体管(T53)的栅极,漏极接入直流低电位(VSS);所述第五十三薄膜晶体管(T53)的源极接入下拉维持信号(LC),漏极电性连接输出端(Output);所述第五十四薄膜晶体管(T54)的栅极电性连接输入端(Input),源极电性连接输出端(Output),漏极接入直流低电位(VSS)。
8.如权利要求1所述的GOA电路,其特征在于,所述自举模块(600)包括自举电容(C1),所述自举电容(C1)的第一端电性连接第一节点(Q(N)),第二端接入扫描信号(G(N))。
9.如权利要求1所述的GOA电路,其特征在于,所述上拉模块(200)中的薄膜晶体管的尺寸大于所述上拉控制模块(100)、下传模块(300)、下拉模块(400)以及下拉维持模块(500)中的薄膜晶体管的尺寸。
10.如权利要求1所述的GOA电路,其特征在于,所述时钟信号(CK)包括:依次输出的第一时钟信号(CK1)、第二时钟信号(CK2)、第三时钟信号(CK3)、第四时钟信号(CK4)、第五时钟信号(CK5)、第六时钟信号(CK6)、第七时钟信号(CK7)及第八时钟信号(CK8),所述时钟信号(CK)的相位与反向时钟信号(XCK)的相位相反;所述时钟信号(CK)和反向时钟信号(XCK)的低电位均等于直流低电位(VSS);所述下拉级传信号(STA)为第N+5级GOA单元的级传信号(ST(N+5))、第N+6级GOA单元的级传信号(ST(N+6))及第N+7级GOA单元的级传信号(ST(N+7))中的一个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810887102.8A CN108962175A (zh) | 2018-08-06 | 2018-08-06 | Goa电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810887102.8A CN108962175A (zh) | 2018-08-06 | 2018-08-06 | Goa电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108962175A true CN108962175A (zh) | 2018-12-07 |
Family
ID=64468001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810887102.8A Pending CN108962175A (zh) | 2018-08-06 | 2018-08-06 | Goa电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108962175A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110070839A (zh) * | 2019-04-23 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
WO2020177245A1 (zh) * | 2019-03-05 | 2020-09-10 | 深圳市华星光电技术有限公司 | Goa电路及液晶显示面板 |
WO2020177243A1 (zh) * | 2019-03-05 | 2020-09-10 | 深圳市华星光电技术有限公司 | Goa电路 |
CN114360431A (zh) * | 2022-01-28 | 2022-04-15 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
CN114743482A (zh) * | 2022-03-28 | 2022-07-12 | Tcl华星光电技术有限公司 | 基于goa的显示面板 |
WO2023226066A1 (zh) * | 2022-05-25 | 2023-11-30 | 惠州华星光电显示有限公司 | Goa 电路及显示面板 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102097074A (zh) * | 2010-11-03 | 2011-06-15 | 友达光电股份有限公司 | 栅极驱动电路 |
CN102723064A (zh) * | 2012-03-28 | 2012-10-10 | 北京大学深圳研究生院 | 驱动电路单元、栅极驱动电路及显示装置 |
US20130243150A1 (en) * | 2011-04-21 | 2013-09-19 | Lg Display Co., Ltd. | Shift register |
CN104091577A (zh) * | 2014-07-15 | 2014-10-08 | 深圳市华星光电技术有限公司 | 应用于2d-3d信号设置的栅极驱动电路 |
CN105161060A (zh) * | 2015-08-18 | 2015-12-16 | 深圳市华星光电技术有限公司 | 扫描驱动电路及具有该电路的液晶显示装置 |
CN105390115A (zh) * | 2015-12-24 | 2016-03-09 | 深圳市华星光电技术有限公司 | 液晶显示设备及goa电路 |
CN105427825A (zh) * | 2016-01-05 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法及栅极驱动电路 |
CN106935216A (zh) * | 2015-12-30 | 2017-07-07 | 乐金显示有限公司 | 选通驱动单元和包括该选通驱动单元的液晶显示装置 |
CN107221280A (zh) * | 2017-07-04 | 2017-09-29 | 深圳市华星光电半导体显示技术有限公司 | 扫描驱动电路及显示装置 |
CN206697217U (zh) * | 2017-05-05 | 2017-12-01 | 信利(惠州)智能显示有限公司 | 一种移位寄存器电路 |
CN107481657A (zh) * | 2017-07-04 | 2017-12-15 | 友达光电股份有限公司 | 显示设备与驱动方法 |
CN207637473U (zh) * | 2016-11-15 | 2018-07-20 | 乐金显示有限公司 | 显示面板以及使用显示面板的有机发光二极管显示装置 |
-
2018
- 2018-08-06 CN CN201810887102.8A patent/CN108962175A/zh active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102097074A (zh) * | 2010-11-03 | 2011-06-15 | 友达光电股份有限公司 | 栅极驱动电路 |
US20130243150A1 (en) * | 2011-04-21 | 2013-09-19 | Lg Display Co., Ltd. | Shift register |
CN102723064A (zh) * | 2012-03-28 | 2012-10-10 | 北京大学深圳研究生院 | 驱动电路单元、栅极驱动电路及显示装置 |
CN104091577A (zh) * | 2014-07-15 | 2014-10-08 | 深圳市华星光电技术有限公司 | 应用于2d-3d信号设置的栅极驱动电路 |
CN105161060A (zh) * | 2015-08-18 | 2015-12-16 | 深圳市华星光电技术有限公司 | 扫描驱动电路及具有该电路的液晶显示装置 |
CN105390115A (zh) * | 2015-12-24 | 2016-03-09 | 深圳市华星光电技术有限公司 | 液晶显示设备及goa电路 |
CN106935216A (zh) * | 2015-12-30 | 2017-07-07 | 乐金显示有限公司 | 选通驱动单元和包括该选通驱动单元的液晶显示装置 |
CN105427825A (zh) * | 2016-01-05 | 2016-03-23 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法及栅极驱动电路 |
CN207637473U (zh) * | 2016-11-15 | 2018-07-20 | 乐金显示有限公司 | 显示面板以及使用显示面板的有机发光二极管显示装置 |
CN206697217U (zh) * | 2017-05-05 | 2017-12-01 | 信利(惠州)智能显示有限公司 | 一种移位寄存器电路 |
CN107221280A (zh) * | 2017-07-04 | 2017-09-29 | 深圳市华星光电半导体显示技术有限公司 | 扫描驱动电路及显示装置 |
CN107481657A (zh) * | 2017-07-04 | 2017-12-15 | 友达光电股份有限公司 | 显示设备与驱动方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020177245A1 (zh) * | 2019-03-05 | 2020-09-10 | 深圳市华星光电技术有限公司 | Goa电路及液晶显示面板 |
WO2020177243A1 (zh) * | 2019-03-05 | 2020-09-10 | 深圳市华星光电技术有限公司 | Goa电路 |
CN110070839A (zh) * | 2019-04-23 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
WO2020215553A1 (zh) * | 2019-04-23 | 2020-10-29 | 深圳市华星光电半导体显示技术有限公司 | Goa 电路及显示面板 |
CN114360431A (zh) * | 2022-01-28 | 2022-04-15 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
CN114360431B (zh) * | 2022-01-28 | 2023-08-22 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
CN114743482A (zh) * | 2022-03-28 | 2022-07-12 | Tcl华星光电技术有限公司 | 基于goa的显示面板 |
CN114743482B (zh) * | 2022-03-28 | 2024-06-11 | Tcl华星光电技术有限公司 | 基于goa的显示面板 |
WO2023226066A1 (zh) * | 2022-05-25 | 2023-11-30 | 惠州华星光电显示有限公司 | Goa 电路及显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108962175A (zh) | Goa电路 | |
CN107958656B (zh) | Goa电路 | |
CN104766584B (zh) | 具有正反向扫描功能的goa电路 | |
CN105489180B (zh) | Goa电路 | |
CN104851403B (zh) | 基于氧化物半导体薄膜晶体管的goa电路 | |
CN108535924B (zh) | 液晶显示装置及其驱动方法 | |
CN106710548B (zh) | Cmos goa电路 | |
CN107705768B (zh) | Goa电路 | |
CN104766576B (zh) | 基于p型薄膜晶体管的goa电路 | |
CN107909971A (zh) | Goa电路 | |
CN103730094A (zh) | Goa电路结构 | |
CN109509459A (zh) | Goa电路及显示装置 | |
CN107689221B (zh) | Goa电路 | |
CN107358931B (zh) | Goa电路 | |
CN105047155B (zh) | 液晶显示装置及其goa扫描电路 | |
CN107424575A (zh) | Goa驱动电路及液晶面板 | |
CN104700801B (zh) | Pmos栅极驱动电路 | |
CN108766380A (zh) | Goa电路 | |
CN109064982A (zh) | Goa电路驱动系统及goa电路驱动方法与显示装置 | |
CN106548758B (zh) | Cmos goa电路 | |
CN106448590A (zh) | 一种液晶显示面板的coa电路及显示装置 | |
CN103941439A (zh) | 一种补偿馈通电压驱动电路及阵列基板 | |
CN107808650A (zh) | Goa电路 | |
CN109410882A (zh) | Goa电路以及液晶显示面板 | |
CN109036316A (zh) | Goa电路以及液晶显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181207 |
|
RJ01 | Rejection of invention patent application after publication |