CN106548758B - Cmos goa电路 - Google Patents

Cmos goa电路 Download PDF

Info

Publication number
CN106548758B
CN106548758B CN201710016538.5A CN201710016538A CN106548758B CN 106548758 B CN106548758 B CN 106548758B CN 201710016538 A CN201710016538 A CN 201710016538A CN 106548758 B CN106548758 B CN 106548758B
Authority
CN
China
Prior art keywords
signal
node
clock signal
control
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710016538.5A
Other languages
English (en)
Other versions
CN106548758A (zh
Inventor
易士娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201710016538.5A priority Critical patent/CN106548758B/zh
Priority to PCT/CN2017/073878 priority patent/WO2018129786A1/zh
Priority to US15/511,016 priority patent/US10311819B2/en
Publication of CN106548758A publication Critical patent/CN106548758A/zh
Application granted granted Critical
Publication of CN106548758B publication Critical patent/CN106548758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning

Abstract

本发明提供一种CMOS GOA电路，该CMOS GOA电路的信号处理模块包括第一和第二薄膜晶体管，其中，所述第一薄膜晶体管的栅极接入第一控制信号，源极接入输出节点，漏极电性连接第三节点；所述第二薄膜晶体管的栅极与源极均接入第二控制信号，漏极电性连接第三节点，所述第一控制信号与所述第二控制信号的相位相反，通过所述第一控制信号与第二控制信号控制第一薄膜晶体管与第二薄膜晶体管交替打开，进而将输出节点的电位信号或第二控制信号输入到第三节点，相比于现有技术采用的与非门电路，能够有效减少CMOS GOA电路中的晶体管数量，缩小显示产品的边框大小，有利于实现超窄边框或无边框的显示产品。

Description

CMOS GOA电路
技术领域
本发明涉及显示技术领域，尤其涉及一种CMOS GOA电路。
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)与彩色滤光片基板(ColorFilter，CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
主动式液晶显示器中，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。目前主动式液晶显示面板水平扫描线的驱动主要由外接的集成电路板(Integrated Circuit，IC)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术(Gate Driver on Array)即阵列基板行驱动技术，是可以运用液晶显示面板的阵列制程将栅极驱动电路制作在TFT阵列基板上，实现对栅极逐行扫描的驱动方式。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
传统的CMOS GOA电路中采用与非门电路进行信号处理，需要的薄膜晶体管数量(通常为4个)较多，不利于窄边框面板的设计，因此，需要一种的新的CMOS GOA电路设计，减少CMOS GOA电路中的晶体管数量，缩小显示产品的边框大小。
发明内容
本发明的目的在于提供一种CMOS GOA电路，能够有效减少CMOS GOA电路中的晶体管数量，缩小显示产品的边框大小。
为实现上述目的，本发明提供了一种CMOS GOA电路，包括：多级GOA单元，其中奇数级GOA单元级联，偶数级GOA单元级联；
每一级GOA单元均包括：正反向扫描控制模块、控制输入模块、复位模块、锁存模块、信号处理模块、及输出缓冲模块；
设M、N均为正整数，除第一级、第二级、倒数第二级、以及最后一级GOA单元外，在第N级GOA单元中：
所述正反向扫描控制模块接入上两级第N-2级GOA单元的第一节点的电位信号、下两级第N+2级GOA单元的第一节点的电位信号、正向扫描信号、以及反向扫描信号，用于通过正向扫描信号以及反向扫描信号的电位变化控制GOA电路进行正向扫描或反向扫描；
所述控制输入模块与所述正反向扫描控制模块电性连接并接入第M条时钟信号、第M条反相时钟信号，用于在第M条时钟信号以及第M条反相时钟信号的控制下对正反向扫描控制模块传输来的上两级第N-2级GOA单元的第一节点或下两级第N+2级GOA单元的第一节点的电位信号进行反相并输出到第二节点；
所述复位模块接入复位信号和恒压高电位信号，并与第二节点电性连接，用于在复位信号的控制下对第一节点的电位信号进行清零处理；
所述锁存模块接入第M条时钟信号、第M条反相时钟信号，并电性连接第一节点和第二节点，用于将第二节点的电位信号反相后输出到第一节点，并在第M条时钟信号和第M条反相时钟信号的控制下锁存第一节点的电位信号，保持所述第一节点和第二节点的电位信号的相位相反；
所述信号处理模块包括：第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管的栅极接入第一控制信号，源极接入输出节点，漏极电性连接第三节点；所述第二薄膜晶体管的栅极与源极均接入第二控制信号，漏极电性连接第三节点，所述第一控制信号与所述第二控制信号的相位相反，通过所述第一控制信号与第二控制信号控制第一薄膜晶体管与第二薄膜晶体管交替打开，将输出节点的电位信号或第二控制信号输入到第三节点；
所述输出缓冲模块电性连接于第三节点，用于将第三节点的电位信号进行数次反相后作为栅极扫描驱动信号输出。
所述第一薄膜晶体管与第二薄膜晶体管均为N型薄膜晶体管，所述输出节点为第二节点，第一控制信号为第M+2条时钟信号，第二控制信号为第M+2条反相时钟信号，所述输出缓冲模块对所述第三节点的电位信号进行奇数次反相后作为栅极扫描驱动信号输出。
所述第一薄膜晶体管与第二薄膜晶体管均为P型薄膜晶体管，所述输出节点为第一节点，第一控制信号为第M+2条反相时钟信号，第二控制信号为第M+2条时钟信号，所述输出缓冲模块对所述第三节点的电位信号进行偶数次反相后作为栅极扫描驱动信号输出。
所述正反向扫描控制模块包括：第一传输门以及第二传输门，所述控制输入模块包括：第一时钟控制反相器，所述复位模块包括：第三薄膜晶体管，所述锁存模块包括：第二时钟控制反相器、以及第一反相器；
所述第一传输门的低电位控制端接入正向扫描信号，高电位控制端接入反向扫描信号，输入端电性连接于上两级第N-2级GOA单元的第一节点，输出端电性连接于第一时钟控制反相器的输入端；
所述第二传输门的高电位控制端接入正向扫描信号，低电位控制端接入反向扫描信号，输入端电性连接于下两级第N+2级GOA单元的第一节点，输出端电性连接于第一时钟控制反相器的输入端；
所述第一时钟控制反相器的高电位控制端接入第M条时钟信号，低电位控制端接入第M条反相时钟信号，输出端电性连接于第二节点；
所述第三薄膜晶体管为P型薄膜晶体管，其栅极接入复位信号，源极接入恒压高电位信号，漏极电性连接于第二节点；
所述第二时钟控制反相器的低电位控制端接入第M条时钟信号，高电位控制端接入第M条反相时钟信号，输入端电性连接于第一节点，输出端电性连接于第二节点；
所述第一反相器的输入端电性连接于第二节点，输出端电性连接于第一节点。
所述输出缓冲模块包括：第二反相器、第三反相器、以及第四反相器；所述第二反相器的输入端电性连接第三节点，输出端电性连接于第三反相器的输入端，所述第三反相器的输出端电性连接于第四反相器的输入端，所述第四反相器的输出端输出栅极扫描驱动信号。
所述输出缓冲模块包括：第二反相器、第三反相器，所述第二反相器IN2的输入端电性连接第三节点，输出端电性连接于第三反相器IN3的输入端，所述第三反相器IN3的输出端输出栅极扫描驱动信号。
所述时钟信号包括四条时钟信号：第一条时钟信号、第二条时钟信号、第三条时钟信号、及第四条时钟信号；当第M条时钟信号为第三条时钟信号时，第M+2条时钟信号为第一条时钟信号，当第M条时钟信号为第四条时钟信号时，第M+2条时钟信号为第二条时钟信号；
级联的奇数级GOA单元接入第一条时钟信号与第三条时钟信号，级联的偶数级GOA单元接入第二条时钟信号与第四条时钟信号。
当所述正向扫描信号提供低电位且反向扫描信号提供高电位时，进行正向扫描；当所述正向扫描信号提供高电位且反向扫描信号提供低电位时，进行反向扫描。
在第一级和第二级GOA单元中，所述第一传输门的输入端接入电路的起始信号；
在倒数第二级和最后一级GOA单元中，所述第二传输门的输入端接入电路的起始信号。
应用于双边驱动隔行扫描架构的显示面板，所述级联的奇数级GOA单元和级联的偶数级GOA单元分别设置于显示面板的左、右两边。
本发明的有益效果：本发明提供了一种CMOS GOA电路，该CMOS GOA电路的信号处理模块包括第一和第二薄膜晶体管，其中，所述第一薄膜晶体管的栅极接入第一控制信号，源极接入输出节点，漏极电性连接第三节点；所述第二薄膜晶体管的栅极与源极均接入第二控制信号，漏极电性连接第三节点，所述第一控制信号与所述第二控制信号的相位相反，通过所述第一控制信号与第二控制信号控制第一薄膜晶体管与第二薄膜晶体管交替打开，进而将输出节点的电位信号或第二控制信号输入到第三节点，相比于现有技术采用的与非门电路，能够有效减少CMOS GOA电路中的晶体管数量，缩小显示产品的边框大小，有利于实现超窄边框或无边框的显示产品。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的CMOS GOA电路的第一实施例的电路图；
图2为本发明的CMOS GOA电路的第一实施例的第一级GOA单元的电路图；
图3为本发明的CMOS GOA电路的第一实施例的第二级GOA单元的电路图；
图4为本发明的CMOS GOA电路的第一实施例的倒数第二级GOA单元的电路图；
图5为本发明的CMOS GOA电路的第一实施例的最后一级GOA单元的电路图；
图6为本发明的CMOS GOA电路的第二实施例的电路图；
图7为本发明的CMOS GOA电路的第二实施例的第一级GOA单元的电路图；
图8为本发明的CMOS GOA电路的第二实施例的第二级GOA单元的电路图；
图9为本发明的CMOS GOA电路的第二实施例的倒数第二级GOA单元的电路图；
图10为本发明的CMOS GOA电路的第二实施例的最后一级GOA单元的电路图；
图11为本发明的CMOS GOA电路正向扫描时的时序图；
图12为本发明的CMOS GOA电路反向扫描时的时序图；
图13为本发明的CMOS GOA电路的架构图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1或图6，本发明提供一种CMOS GOA电路，包括：多级GOA单元，其中奇数级GOA单元级联，偶数级GOA单元级联；
每一级GOA单元均包括：正反向扫描控制模块100、控制输入模块200、复位模块300、锁存模块400、信号处理模块500、及输出缓冲模块600；
设M、N均为正整数，除第一级、第二级、倒数第二级、以及最后一级GOA单元外，在第N级GOA单元中：
所述正反向扫描控制模块100接入上两级第N-2级GOA单元的第一节点Q(N-2)的电位信号、下两级第N+2级GOA单元的第一节点Q(N+2)的电位信号、正向扫描信号U2D、以及反向扫描信号D2U，用于通过正向扫描信号U2D以及反向扫描信号(D2U)的电位变化控制GOA电路进行正向扫描或反向扫描。
所述控制输入模块200与所述正反向扫描控制模块(100)电性连接并接入第M条时钟信号CK(M)、第M条反相时钟信号XCK(M)，用于在第M条时钟信号CK(M)以及第M条反相时钟信号XCK(M)的控制下对正反向扫描控制模块(100)传输来的上两级第N-2级GOA单元的第一节点Q(N-2)或下两级第N+2级GOA单元的第一节点Q(N+2)的电位信号进行反相并输出到第二节点P(N)；
所述复位模块300接入复位信号Reset和恒压高电位信号VGH，并与第二节点P(N)电性连接，用于在复位信号Reset的控制下对第一节点Q(N)的电位信号进行清零处理；
所述锁存模块400接入第M条时钟信号CK(M)、第M条反相时钟信号XCK(M)，并电性连接第一节点Q(N)和第二节点P(N)，用于将第二节点P(N)的电位信号反相后输出到第一节点Q(N)，并在第M条时钟信号CK(M)和第M条反相时钟信号XCK(M)的控制下锁存第一节点Q(N)的电位信号，保持所述第一节点Q(N)和第二节点P(N)的电位信号的相位相反；
所述信号处理模块500包括：第一薄膜晶体管T1和第二薄膜晶体管T2；所述第一薄膜晶体管T1的栅极接入第一控制信号，源极接入输出节点，漏极电性连接第三节点K(N)；所述第二薄膜晶体管T2的栅极与源极均接入第二控制信号，漏极电性连接第三节点K(N)，所述第一控制信号与所述第二控制信号的相位相反，通过所述第一控制信号与第二控制信号控制第一薄膜晶体管T1与第二薄膜晶体管T2交替打开，将输出节点的电位信号或第二控制信号输入到第三节点K(N)；
所述输出缓冲模块600电性连接于第三节点K(N)，用于将第三节点K(N)的电位信号进行数次反相后作为栅极扫描驱动信号Gate(N)输出。
具体地，请参阅图1或图6，在本发明第一和第二实施例中，所述正反向扫描控制模块100、控制输入模块200、复位模块300、以及锁存模块400的结构相同，其中，所述正反向扫描控制模块100包括：第一传输门TG1以及第二传输门TG2，所述控制输入模块200包括：第一时钟控制反相器TF1，所述复位模块300包括：第三薄膜晶体管T3，所述锁存模块400包括：第二时钟控制反相器TF2、以及第一反相器IN1；
所述第一传输门TG1的低电位控制端接入正向扫描信号U2D，高电位控制端接入反向扫描信号D2U，输入端电性连接于上两级第N-2级GOA单元的第一节点Q(N-2)，输出端电性连接于第一时钟控制反相器TF1的输入端；
所述第二传输门TG2的高电位控制端接入正向扫描信号U2D，低电位控制端接入反向扫描信号D2U，输入端电性连接于下两级第N+2级GOA单元的第一节点Q(N+2)，输出端电性连接于第一时钟控制反相器TF1的输入端；
所述第一时钟控制反相器TF1的高电位控制端接入第M条时钟信号CK(M)，低电位控制端接入第M条反相时钟信号XCK(M)，输出端电性连接于第二节点P(N)；
所述第三薄膜晶体管T3为P型薄膜晶体管，其栅极接入复位信号Reset，源极接入恒压高电位信号VGH，漏极电性连接于第二节点P(N)；
所述第二时钟控制反相器TF2的低电位控制端接入第M条时钟信号CK(M)，高电位控制端接入第M条反相时钟信号XCK(M)，输入端电性连接于第一节点Q(N)，输出端电性连接于第二节点P(N)；
所述第一反相器IN1的输入端电性连接于第二节点P(N)，输出端电性连接于第一节点Q(N)。
具体地，请参阅图1与图6，本发明的CMOS GOA电路的信号处理模块500、以及输出缓冲模块600具有两种不同的结构，一种为本发明的第一实施例，在该第一实施例中所述第一薄膜晶体管T1与第二薄膜晶体管T2均为N型薄膜晶体管，所述输出节点为第二节点P(N)，第一控制信号为第M+2条时钟信号CK(M+2)，第二控制信号为第M+2条反相时钟信号XCK(M+2)，所述输出缓冲模块(600)对所述第三节点K(N)的电位信号进行奇数次反相后作为栅极扫描驱动信号Gate(N)输出。另一种为本发明的第二实施例，在该第二实施例中所述第一薄膜晶体管T1与第二薄膜晶体管T2均为P型薄膜晶体管，所述输出节点为第一节点Q(N))，第一控制信号为第M+2条反相时钟信号XCK(M+2)，第二控制信号为第M+2条时钟信号CK(M+2)，所述输出缓冲模块600对所述第三节点K(N)的电位信号进行偶数次反相后作为栅极扫描驱动信号Gate(N)输出。
优选地，如图1所示，在本发明的第一实施例中，所述输出缓冲模块600包括：第二反相器IN2、第三反相器IN3、以及第四反相器IN4；所述第二反相器IN2的输入端电性连接第三节点K(N)，输出端电性连接于第三反相器IN3的输入端，所述第三反相器IN3的输出端电性连接于第四反相器IN4的输入端，所述第四反相器IN4的输出端输出扫描驱动信号Gate(N)。
优选地，如图6所示，在本发明的第二实施例中，所述输出缓冲模块600包括：第二反相器IN2、第三反相器IN3，所述第二反相器IN2的输入端电性连接第三节点K(N)，输出端电性连接于第三反相器IN3的输入端，所述第三反相器IN3的输出端输出栅极扫描驱动信号Gate(N)。
需要说明的是，所述时钟信号包括四条时钟信号：第一条时钟信号CK(1)、第二条时钟信号CK(2)、第三条时钟信号CK(3)、及第四条时钟信号CK(4)；当第M条时钟信号CK(M)为第三条时钟信号CK(3)时，第M+2条时钟信号CK(M+2)为第一条时钟信号CK(1)，当第M条时钟信号CK(M)为第四条时钟信号CK(4)时，第M+2条时钟信号CK(M+2)为第二条时钟信号CK(2)，前一条时钟信号的下降沿与后一条时钟信号的上升沿同时产生；
级联的奇数级GOA单元接入第一条时钟信号CK(1)与第三条时钟信号CK(3)，级联的偶数级GOA单元接入第二条时钟信号CK(2)与第四条时钟信号CK(4)。
所述反相时钟信号对应时钟信号也包括四条反相时钟信号：第一条反相时钟信号XCK(1)、第二条反相时钟信号XCK(2)、第三条反相时钟信号XCK(3)、及第四条反相时钟信号XCK(4)，分别由第一条时钟信号CK(1)、第二条时钟信号CK(2)、第三条时钟信号CK(3)、及第四条时钟信号CK(4)经由一反相器反相得到。
进一步地，对于级联的两级相邻的奇数级GOA单元来说，其中一级GOA单元的控制输入模块200与锁存模块400接入第一条时钟信号CK(1)和第一条反相时钟信号XCK(1)，信号处理模块500接入第三条时钟信号CK(3)和第三条反相时钟信号XCK(3)，另外一级GOA单元的控制输入模块200与锁存模块400接入第三条时钟信号CK(3)和第三条反相时钟信号XCK(3)，信号处理模块500接入第一条时钟信号CK(1)和第一条反相时钟信号XCK(1)，而对于级联的两级相邻的偶数级GOA单元来说，其中一级GOA单元的控制输入模块200与锁存模块400接入第二条时钟信号CK(2)和第二条反相时钟信号XCK(2)，信号处理模块500接入第四条时钟信号CK(4)和第四条反相时钟信号XCK(4)，另外一级GOA单元的控制输入模块200与锁存模块400接入第四条时钟信号CK(4)和第四条反相时钟信号XCK(4)，信号处理模块500接入第二条时钟信号CK(2)和第二条反相时钟信号XCK(2)。
具体地，当所述正向扫描信号U2D提供低电位且反向扫描信号D2U提供高电位时，进行正向扫描；当所述正向扫描信号U2D提供高电位且反向扫描信号D2U提供低电位时，进行反向扫描。
请参阅图2至图5，在本发明的第一实施例中，在第一级和第二级GOA单元中，所述第一传输门TG1的输入端接入电路的起始信号STV，在倒数第二级和最后一级GOA单元中，所述第二传输门TG2的输入端接入电路的起始信号STV，相应请参阅图7至图10，在本发明的第二实施例中，在第一级和第二级GOA单元中，所述第一传输门TG1的输入端也接入电路的起始信号STV，在倒数第二级和最后一级GOA单元中，所述第二传输门TG2的输入端也接入电路的起始信号STV。
请参阅图11，并结合图1，本发明的CMOS GOA电路的第一实施例正向扫描时的工作过程为：在第N级GOA单元中，所述正向扫描信号U2D提供低电位且反向扫描信号D2U提供高电位，第N-2级GOA单元的第一节点Q(N-2)提供高电位，第一传输门TG1打开，第二传输门TG2关闭，第N-2级GOA单元的第一节点Q(N-2)的高电位传输到第一时钟控制反相器TF1的输入端，随后第一时钟信号CK(1)提供高电位，第一反相时钟信号XCK(1)提供低电位，所述第一时钟控制反相器TF1导通，将输入端的高电位反相传输到第二节点P(N)，使得第二节点P(N)为低电位，第二节点P(N)的电位经由第一反相器IN1反相后传输到第一节点Q(N)，使得第一节点Q(N)为高电位，随后第一时钟信号CK(1)提供低电位，第一反相时钟信号XCK(1)提供高电位，所述第二时钟控制反相器TF2导通，将第一节点Q(N)锁存为高电位，第二节点P(N)锁存为低电位，接着第三时钟信号CK(3)提供高电位，第三反相时钟信号XCK(3)提供低电位，第一薄膜晶体管T1导通，第二薄膜晶体管T2关闭，第二节点P(N)的低电位传输到第三节点K(N)，第三节点K(N)的低电位经由第二、第三、及第四反相器IN2、IN3、IN4三次反相后变为高电位，栅极扫描驱动信号Gate(N)输出高电位，接着所述第三时钟信号CK(3)提供低电位，第三反相时钟信号XCK(3)提供高电位，第一薄膜晶体管T1关闭，第二薄膜晶体管T2导通，第三反相时钟信号XCK(3)的高电位传输到第三节点K(N)，第三节点K(N)的高电位经由第二、第三、及第四反相器IN2、IN3、IN4三次反相后变为低电位，栅极扫描驱动信号Gate(N)输出低电位，接着第一时钟信号CK(1)再次提供高电位，第一反相时钟信号XCK(1)再次提供低电位，第N-2级GOA单元的第一节点Q(N-2)提供低电位，所述第一时钟控制反相器TF1导通，所述第二节点P(N)变为高电位，第一节点Q(N)变为低电位，栅极扫描驱动信号Gate(N)持续输出低电位。
在第N+2级GOA单元中，所述正向扫描信号U2D提供低电位且反向扫描信号D2U提供高电位，第一时钟信号CK(1)第一次提供高电位，第一反相时钟信号XCK(1)第一次提供低电位时，第N级GOA单元的第一节点Q(N)的高电位传输到第一时钟反相器TF1的输入端，第三时钟信号CK(3)提供高电位，第三反相时钟信号XCK(3)提供低电位时，第一时钟控制反相器TF1导通，第N级GOA单元的第一节点Q(N)的高电位被反相，使得第N+2级GOA单元的第二节点P(N+2)变为低电位，第一节点Q(N+2)变为高电位，然后第三时钟信号CK(3)提供低电位，第三反相时钟信号XCK(3)提供高电位时，第二时钟控制反相器TF2导通，第N+2级GOA单元的第二节点P(N+2)锁存为低电位，第一节点Q(N+2)锁存为高电位，接着第一时钟信号CK(1)第二次提供高电位，第一反相时钟信号XCK(1)第二次提供低电位时，第一薄膜晶体管T1打开，第二薄膜晶体管T2关闭，第N+2级GOA单元的第二节点P(N+2)的低电位传输到第N+2级GOA单元的第三节点K(N+2)，第三节点K(N+2)的低电位经由第二、第三、及第四反相器IN2、IN3、IN4三次反相后变为高电位，第N+2级GOA单元的栅极扫描驱动信号Gate(N+2)输出高电位，接着所述第一时钟信号CK(1)提供低电位，第一反相时钟信号XCK(1)提供高电位，第一薄膜晶体管T1关闭，第二薄膜晶体管T2导通，第一反相时钟信号XCK(1)的高电位传输到第N+2级GOA单元的第三节点K(N+2)，第三节点K(N+2)的高电位经由第二、第三、及第四反相器IN2、IN3、IN4三次反相后变为低电位，第N+2级GOA单元的栅极扫描驱动信号Gate(N+2)输出低电位，接着第三时钟信号CK(3)再次提供高电位，第三反相时钟信号XCK(3)再次提供低电位，第N级GOA单元的第一节点Q(N)提供低电位，所述第一时钟控制反相器TF1导通，所述第N+2级GOA单元的第二节点P(N+2)变为高电位，第N+2级GOA单元的第一节点Q(N+2)变为低电位，第N+2级GOA单元的栅极扫描驱动信号Gate(N+2)持续输出低电位，依次类推直至最后一级GOA单元。
请参阅图11并结合图6，本发明的CMOS GOA电路的第二实施例正向扫描时的工作过程与所述第一实施例基本相同，区别仅在于第一薄膜晶体管T1的源极直接接入第一节点Q(N)的电位信号，并将第一节点Q(N)的电位信号进行两次反相后输出，减少了一级反相器，能够进一步的减少CMOS GOA电路的晶体管数量，缩小显示产品的边框大小。
请参阅图12，图12为本发明的CMOS GOA电路的反向扫描时的时序图，反向扫描的工作过程与正向扫描一致，只是扫描方向由第一级向最后一级扫描变为由最后一级向第一级扫描，此处不再对工作过程进行赘述。
此外，请参阅图11，在扫描开始前需要先进行复位，复位过程为：复位信号Reset提供低电位脉冲，将各级GOA单元的第三薄膜晶体管T3均打开，恒压高电位VGH写入将各级GOA单元的第二节点P(N)均复位为高电位，第一节点Q(N)复位为低电位，各级栅极扫描驱动信号Gate(N)均输出低电位。
请参阅图13，本发明的CMOS GOA电路应用于双边驱动隔行扫描架构的显示面板，显示面板级联的奇数级GOA单元和级联的偶数级GOA单元分别设置于显示面板的左、右两边，各级GOA单元按照扫描方向从第一级至最后一级或从最后一级至第一级依次向显示面板内的对应的扫描线输出扫描信号。
综上所述，本发明提供了一种CMOS GOA电路，该CMOS GOA电路的信号处理模块包括第一和第二薄膜晶体管，其中，所述第一薄膜晶体管的栅极接入第一控制信号，源极接入输出节点，漏极电性连接第三节点；所述第二薄膜晶体管的栅极与源极均接入第二控制信号，漏极电性连接第三节点，所述第一控制信号与所述第二控制信号的相位相反，通过所述第一控制信号与第二控制信号控制第一薄膜晶体管与第二薄膜晶体管交替打开，进而将输出节点的电位信号或第二控制信号输入到第三节点，相比于现有技术采用的与非门电路，能够有效减少CMOS GOA电路中的晶体管数量，缩小显示产品的边框大小，有利于实现超窄边框或无边框的显示产品。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种CMOS GOA电路，其特征在于，包括：多级GOA单元，其中奇数级GOA单元级联，偶数级GOA单元级联；
每一级GOA单元均包括：正反向扫描控制模块(100)、控制输入模块(200)、复位模块(300)、锁存模块(400)、信号处理模块(500)及输出缓冲模块(600)；
设M、N均为正整数，除第一级、第二级、倒数第二级、以及最后一级GOA单元外，在第N级GOA单元中：
所述正反向扫描控制模块(100)接入第N-2级GOA单元的第一节点(Q(N-2))的电位信号、第N+2级GOA单元的第一节点(Q(N+2))的电位信号、正向扫描信号(U2D)、以及反向扫描信号(D2U)，用于通过正向扫描信号(U2D)以及反向扫描信号(D2U)的电位变化控制GOA电路进行正向扫描或反向扫描；
所述控制输入模块(200)与所述正反向扫描控制模块(100)电性连接并接入第M条时钟信号(CK(M))、第M条反相时钟信号(XCK(M))，用于在第M条时钟信号(CK(M))以及第M条反相时钟信号(XCK(M))的控制下对正反向扫描控制模块(100)传输来的第N-2级GOA单元的第一节点(Q(N-2))或第N+2级GOA单元的第一节点(Q(N+2))的电位信号进行反相并输出到第二节点(P(N))；
所述复位模块(300)接入复位信号(Reset)和恒压高电位信号(VGH)，并与第二节点(P(N))电性连接，用于在复位信号(Reset)的控制下对第一节点(Q(N))的电位信号进行清零处理；
所述锁存模块(400)接入第M条时钟信号(CK(M))、第M条反相时钟信号(XCK(M))，并电性连接第一节点(Q(N))和第二节点(P(N))，用于将第二节点(P(N))的电位信号反相后输出到第一节点(Q(N))，并在第M条时钟信号(CK(M))和第M条反相时钟信号(XCK(M))的控制下锁存第一节点(Q(N))的电位信号，保持所述第一节点(Q(N))和第二节点(P(N))的电位信号的相位相反；
所述信号处理模块(500)包括：第一薄膜晶体管(T1)和第二薄膜晶体管(T2)；所述第一薄膜晶体管(T1)的栅极接入第一控制信号，源极接入输出节点，漏极电性连接第三节点(K(N))；所述第二薄膜晶体管(T2)的栅极与源极均接入第二控制信号，漏极电性连接第三节点(K(N))，所述第一控制信号与所述第二控制信号的相位相反，通过所述第一控制信号与第二控制信号控制第一薄膜晶体管(T1)与第二薄膜晶体管(T2)交替打开，将输出节点的电位信号或第二控制信号输入到第三节点(K(N))；
所述输出缓冲模块(600)电性连接于第三节点(K(N))，用于将第三节点(K(N))的电位信号进行数次反相后作为栅极扫描驱动信号(Gate(N))输出。
2.如权利要求1所述的CMOS GOA电路，其特征在于，所述第一薄膜晶体管(T1)与第二薄膜晶体管(T2)均为N型薄膜晶体管，所述输出节点为第二节点(P(N))，第一控制信号为第M+2条时钟信号(CK(M+2))，第二控制信号为第M+2条反相时钟信号(XCK(M+2))，所述输出缓冲模块(600)对所述第三节点(K(N))的电位信号进行奇数次反相后作为栅极扫描驱动信号(Gate(N))输出。
3.如权利要求1所述的CMOS GOA电路，其特征在于，所述第一薄膜晶体管(T1)与第二薄膜晶体管(T2)均为P型薄膜晶体管，所述输出节点为第一节点(Q(N))，第一控制信号为第M+2条反相时钟信号(XCK(M+2))，第二控制信号为第M+2条时钟信号(CK(M+2))，所述输出缓冲模块(600)对所述第三节点(K(N))的电位信号进行偶数次反相后作为栅极扫描驱动信号(Gate(N))输出。
4.如权利要求1所述的CMOS GOA电路，其特征在于，所述正反向扫描控制模块(100)包括：第一传输门(TG1)以及第二传输门(TG2)，所述控制输入模块(200)包括：第一时钟控制反相器(TF1)，所述复位模块(300)包括：第三薄膜晶体管(T3)，所述锁存模块(400)包括：第二时钟控制反相器(TF2)、以及第一反相器(IN1)；
所述第一传输门(TG1)的低电位控制端接入正向扫描信号(U2D)，高电位控制端接入反向扫描信号(D2U)，输入端电性连接于第N-2级GOA单元的第一节点(Q(N-2))，输出端电性连接于第一时钟控制反相器(TF1)的输入端；
所述第二传输门(TG2)的高电位控制端接入正向扫描信号(U2D)，低电位控制端接入反向扫描信号(D2U)，输入端电性连接于第N+2级GOA单元的第一节点(Q(N+2))，输出端电性连接于第一时钟控制反相器(TF1)的输入端；
所述第一时钟控制反相器(TF1)的高电位控制端接入第M条时钟信号(CK(M))，低电位控制端接入第M条反相时钟信号(XCK(M))，输出端电性连接于第二节点(P(N))；
所述第三薄膜晶体管(T3)为P型薄膜晶体管，其栅极接入复位信号(Reset)，源极接入恒压高电位信号(VGH)，漏极电性连接于第二节点(P(N))；
所述第二时钟控制反相器(TF2)的低电位控制端接入第M条时钟信号(CK(M))，高电位控制端接入第M条反相时钟信号(XCK(M))，输入端电性连接于第一节点(Q(N))，输出端电性连接于第二节点(P(N))；
所述第一反相器(IN1)的输入端电性连接于第二节点(P(N))，输出端电性连接于第一节点(Q(N))。
5.如权利要求2所述的CMOS GOA电路，其特征在于，所述输出缓冲模块(600)包括：第二反相器(IN2)、第三反相器(IN3)、以及第四反相器(IN4)；所述第二反相器(IN2)的输入端电性连接第三节点(K(N))，输出端电性连接于第三反相器(IN3)的输入端，所述第三反相器(IN3)的输出端电性连接于第四反相器(IN4)的输入端，所述第四反相器(IN4)的输出端输出栅极扫描驱动信号(Gate(N))。
6.如权利要求3所述的CMOS GOA电路，其特征在于，所述输出缓冲模块(600)包括：第二反相器(IN2)、第三反相器(IN3)，所述第二反相器(IN2)的输入端电性连接第三节点(K(N))，输出端电性连接于第三反相器(IN3)的输入端，所述第三反相器(IN3)的输出端输出栅极扫描驱动信号(Gate(N))。
7.如权利要求2或3所述的CMOS GOA电路，其特征在于，所述时钟信号包括四条时钟信号：第一条时钟信号(CK(1))、第二条时钟信号(CK(2))、第三条时钟信号(CK(3))及第四条时钟信号(CK(4))；当第M条时钟信号(CK(M))为第三条时钟信号(CK(3))时，第M+2条时钟信号(CK(M+2))为第一条时钟信号(CK(1))，当第M条时钟信号(CK(M))为第四条时钟信号(CK(4))时，第M+2条时钟信号(CK(M+2))为第二条时钟信号(CK(2))；
级联的奇数级GOA单元接入第一条时钟信号(CK(1))与第三条时钟信号(CK(3))，级联的偶数级GOA单元接入第二条时钟信号(CK(2))与第四条时钟信号(CK(4))。
8.如权利要求4所述的CMOS GOA电路，其特征在于，当所述正向扫描信号(U2D)提供低电位且反向扫描信号(D2U)提供高电位时，进行正向扫描；当所述正向扫描信号(U2D)提供高电位且反向扫描信号(D2U)提供低电位时，进行反向扫描。
9.如权利要求4所述的CMOS GOA电路，其特征在于，在第一级和第二级GOA单元中，所述第一传输门(TG1)的输入端接入电路的起始信号(STV)；
在倒数第二级和最后一级GOA单元中，所述第二传输门(TG2)的输入端接入电路的起始信号(STV)。
10.如权利要求1所述的CMOS GOA电路，其特征在于，应用于双边驱动隔行扫描架构的显示面板，所述级联的奇数级GOA单元和级联的偶数级GOA单元分别设置于显示面板的左、右两边。
CN201710016538.5A 2017-01-10 2017-01-10 Cmos goa电路 Active CN106548758B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710016538.5A CN106548758B (zh) 2017-01-10 2017-01-10 Cmos goa电路
PCT/CN2017/073878 WO2018129786A1 (zh) 2017-01-10 2017-02-17 Cmos goa电路
US15/511,016 US10311819B2 (en) 2017-01-10 2017-02-17 CMOS GOA circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710016538.5A CN106548758B (zh) 2017-01-10 2017-01-10 Cmos goa电路

Publications (2)

Publication Number Publication Date
CN106548758A CN106548758A (zh) 2017-03-29
CN106548758B true CN106548758B (zh) 2019-02-19

Family

ID=58396434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710016538.5A Active CN106548758B (zh) 2017-01-10 2017-01-10 Cmos goa电路

Country Status (3)

Country Link
US (1) US10311819B2 (zh)
CN (1) CN106548758B (zh)
WO (1) WO2018129786A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804497B2 (en) * 2020-04-07 2023-10-31 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit, display panel, and repair method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516505B (zh) * 2017-10-19 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板
CN107633817B (zh) 2017-10-26 2023-12-05 京东方科技集团股份有限公司 源极驱动单元及其驱动方法、源极驱动电路、显示装置
CN107993620B (zh) * 2017-11-17 2020-01-10 武汉华星光电技术有限公司 一种goa电路
CN108109667B (zh) * 2017-12-15 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元、扫描驱动电路、显示装置、驱动方法
CN108520725A (zh) * 2018-04-20 2018-09-11 京东方科技集团股份有限公司 一种源极驱动电路、显示设备及驱动方法
CN112185297B (zh) * 2020-10-26 2023-12-05 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动方法，栅极驱动电路和显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070263A (zh) * 2015-09-02 2015-11-18 深圳市华星光电技术有限公司 Cmos goa电路
CN105096891A (zh) * 2015-09-02 2015-11-25 深圳市华星光电技术有限公司 Cmos goa电路
CN105118466A (zh) * 2015-09-23 2015-12-02 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105118463A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105185338A (zh) * 2015-09-28 2015-12-23 武汉华星光电技术有限公司 Cmos goa电路
CN105702223A (zh) * 2016-04-21 2016-06-22 武汉华星光电技术有限公司 减小时钟信号负载的cmos goa电路
CN105788557A (zh) * 2016-05-20 2016-07-20 武汉华星光电技术有限公司 Goa 驱动电路
CN105810165A (zh) * 2016-05-20 2016-07-27 武汉华星光电技术有限公司 一种cmos goa电路结构及液晶显示面板
CN106057131A (zh) * 2016-05-27 2016-10-26 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3768277D1 (de) * 1987-12-15 1991-04-04 Ibm Referenz-spannungsgenerator fuer cmos-speicher.
JP4005086B2 (ja) * 2003-01-20 2007-11-07 株式会社ルネサステクノロジ 半導体集積回路
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
FR2920907B1 (fr) * 2007-09-07 2010-04-09 Thales Sa Circuit de commande des lignes d'un ecran plat a matrice active.
TWI401663B (zh) * 2009-03-13 2013-07-11 Au Optronics Corp 具雙向穩壓功能之液晶顯示裝置
JP5669453B2 (ja) * 2010-06-22 2015-02-12 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
CN102682727B (zh) * 2012-03-09 2014-09-03 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN103915052B (zh) * 2013-01-05 2017-05-10 北京京东方光电科技有限公司 一种栅极驱动电路、方法及显示装置
KR102128579B1 (ko) * 2014-01-21 2020-07-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN104269132B (zh) * 2014-10-29 2016-08-03 京东方科技集团股份有限公司 一种移位寄存单元、显示面板和显示装置
CN104282287B (zh) * 2014-10-31 2017-03-08 合肥鑫晟光电科技有限公司 一种goa单元及驱动方法、goa电路和显示装置
CN104778928B (zh) * 2015-03-26 2017-04-05 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105427821B (zh) * 2015-12-25 2018-05-01 武汉华星光电技术有限公司 适用于In Cell型触控显示面板的GOA电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070263A (zh) * 2015-09-02 2015-11-18 深圳市华星光电技术有限公司 Cmos goa电路
CN105096891A (zh) * 2015-09-02 2015-11-25 深圳市华星光电技术有限公司 Cmos goa电路
CN105118463A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105118466A (zh) * 2015-09-23 2015-12-02 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105185338A (zh) * 2015-09-28 2015-12-23 武汉华星光电技术有限公司 Cmos goa电路
CN105702223A (zh) * 2016-04-21 2016-06-22 武汉华星光电技术有限公司 减小时钟信号负载的cmos goa电路
CN105788557A (zh) * 2016-05-20 2016-07-20 武汉华星光电技术有限公司 Goa 驱动电路
CN105810165A (zh) * 2016-05-20 2016-07-27 武汉华星光电技术有限公司 一种cmos goa电路结构及液晶显示面板
CN106057131A (zh) * 2016-05-27 2016-10-26 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804497B2 (en) * 2020-04-07 2023-10-31 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit, display panel, and repair method

Also Published As

Publication number Publication date
WO2018129786A1 (zh) 2018-07-19
US20180301102A1 (en) 2018-10-18
US10311819B2 (en) 2019-06-04
CN106548758A (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
CN106548758B (zh) Cmos goa电路
CN106710548B (zh) Cmos goa电路
CN104732940B (zh) Cmos栅极驱动电路
CN105489180B (zh) Goa电路
CN107958656B (zh) Goa电路
CN105469766B (zh) Goa电路
CN104966500B (zh) 降低功耗的goa电路
CN105513550B (zh) Goa驱动电路
CN104766576B (zh) 基于p型薄膜晶体管的goa电路
CN106448590B (zh) 一种液晶显示面板的goa电路及显示装置
CN104882107B (zh) 栅极驱动电路
CN106128379B (zh) Goa电路
CN105609071B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN105810165B (zh) 一种cmos goa电路结构及液晶显示面板
CN105185338B (zh) Cmos goa电路
CN108766380A (zh) Goa电路
CN108535924B (zh) 液晶显示装置及其驱动方法
CN107358931B (zh) Goa电路
CN105527737B (zh) 液晶显示面板及其驱动方法
CN105047155B (zh) 液晶显示装置及其goa扫描电路
CN107909971A (zh) Goa电路
CN107705768B (zh) Goa电路
CN104217690A (zh) 栅极驱动电路、阵列基板、显示装置
CN105788557B (zh) Goa驱动电路
CN109559706A (zh) 显示驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant