CN105096891A - Cmos goa电路 - Google Patents

Cmos goa电路 Download PDF

Info

Publication number
CN105096891A
CN105096891A CN201510556373.1A CN201510556373A CN105096891A CN 105096891 A CN105096891 A CN 105096891A CN 201510556373 A CN201510556373 A CN 201510556373A CN 105096891 A CN105096891 A CN 105096891A
Authority
CN
China
Prior art keywords
type tft
signal
delivering
letter
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510556373.1A
Other languages
English (en)
Other versions
CN105096891B (zh
Inventor
赵莽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510556373.1A priority Critical patent/CN105096891B/zh
Priority to US14/786,167 priority patent/US9830876B2/en
Priority to PCT/CN2015/091642 priority patent/WO2017035906A1/zh
Publication of CN105096891A publication Critical patent/CN105096891A/zh
Application granted granted Critical
Publication of CN105096891B publication Critical patent/CN105096891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种CMOS？GOA电路，在锁存模块(3)中设置或非门(Y)，将或非门(Y)的两输入端分别输入反相级传信号(XQ(N))与全局信号(Gas)，当全局信号(Gas)为高电位时，控制各级扫描驱动信号(G(N))全部同时上升为高电位，同时控制所述或非门(Y)拉低各级级传信号(Q(N))的电位，对各级级传信号(Q(N))进行清零复位，与现有技术相比，不需要单独设置复位模块，省去了附加的元件、走线、与复位信号，减小了GOA电路的面积，简化了信号的复杂度，利于窄边框面板的设计；此外，通过设置存储电容(7)在各级扫描驱动信号(G(N))全部同时上升为高电位时对级传信号(Q(N))的低电位进行存储，提高了GOA电路的稳定性。

Description

CMOS GOA电路
技术领域
本发明涉及显示技术领域，尤其涉及一种CMOSGOA电路。
背景技术
GOA(GateDriveronArray)技术即阵列基板行驱动技术，是利用薄膜晶体管(ThinFilmTransistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。GOA电路具有两项基本功能：第一是输出扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当第N个扫描驱动信号输出完成后，通过时钟控制进行第N+1个扫描驱动信号的输出，并依次传递下去。
随着低温多晶硅(LowTemperaturePoly-Silicon，LTPS)半导体薄膜晶体管的发展，LTPSTFT液晶显示器也越来越受关注。由于LTPS的硅结晶排列较非晶硅有次序，LTPS半导体具有超高的载流子迁移率，采用LTPSTFT的液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点，相应的，LTPSTFT液晶显示器的面板周边集成电路也成为显示技术关注的焦点。
图1所示为一种现有的CMOSGOA电路，包括级联的多个GOA单元，该现有的CMOSGOA电路除了具备基本的扫描驱动功能与移位寄存功能以外，还带有使各级扫描驱动信号全部同时上升为高电位(AllGateOn)的功能。
设N为正整数，第N级GOA单元包括：输入控制模块100、锁存模块300、信号处理模块400、与输出缓冲模块500。
其中，输入控制模块100接入上一级GOA单元的级传信号Q(N-1)、第一时钟信号CK1、第一反相时钟信号XCK1、恒压高电位信号VGH、及恒压低电位信号VGL，将与上一级GOA单元的级传信号Q(N-1)电位相反的信号P(N)输入锁存模块300；
锁存模块300包括一反相器F，将信号P(N)反相后得到该第N级GOA单元的级传信号Q(N)，锁存模块300对级传信号Q(N)进行锁存；
信号处理模块400接入级传信号Q(N)、第二时钟信号CK2、恒压高电位信号VGH、恒压低电位信号VGL、及全局信号Gas；所述信号处理模块400用于对第二时钟信号CK2与级传信号Q(N)做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号G(N)；对第二时钟信号CK2与级传信号Q(N)做与逻辑处理的结果和全局信号Gas进行或非逻辑处理，实现全局信号Gas控制各级扫描驱动信号全部同时上升为高电位；
所述输出缓冲模块500电性连接信号处理模块400，用于增加扫描驱动信号G(N)的驱动能力，减小信号传输过程中的阻容负载(RCLoading)。
上述现有的CMOSGOA电路，在实现AllGateOn功能时，由于扫描驱动信号持续(Holding)的问题，必须在GOA电路正常工作之前，对级传信号和扫描驱动信号进行电位的复位清零处理，因此该现有的CMOSGOA电路的每一级GOA单元还包括一复位模块200。如图1所示，以第N级GOA单元为例，所述复位模块200包括一P型TFT，该P型TFT的栅极接入复位信号Reset，源极接入恒压高电位信号VGH，漏极连接锁存模块300内反相器F的输入端，当复位信号Reset输入一低电位时，所述P型TFT导通，所述反相器F对恒压高电位信号VGH进行反相，从而拉低级传信号Q(N)的电位，对级传信号Q(N)进行清零。单独设置复位模块200虽然会提高电路的性能，但由此附加的元件、走线、与信号却增大了GOA电路的面积，提高了信号复杂度，不利于窄边框面板的设计。
发明内容
本发明的目的在于提供一种CMOSGOA电路，其不仅具有使各级扫描驱动信号全部同时上升为高电位的功能，还能够在不采用复位模块的情况下避免扫描驱动信号持续的问题，减小GOA电路的面积，简化信号的复杂度，利于窄边框面板的设计。
为实现上述目的，本发明提供了一种CMOSGOA电路，包括级联的多个GOA单元；
设N为正整数，第N级GOA单元包括：输入控制模块、电性连接输入控制模块的锁存模块、电性连接锁存模块的信号处理模块、电性连接信号处理模块的输出缓冲模块、及电性连接锁存模块与信号处理模块的存储电容；
所述输入控制模块接入上一级第N-1级GOA单元的级传信号、第一时钟信号、第一反相时钟信号、恒压高电位信号、及恒压低电位信号，用于将第N-1级GOA单元的级传信号进行反相，得到反相级传信号，并将反相级传信号输入锁存模块；
所述锁存模块包括一或非门，所述或非门的第一输入端输入反相级传信号、第二输入端输入全局信号，所述或非门的输出端输出级传信号，所述锁存模块用于对级传信号进行锁存；
所述信号处理模块接入级传信号、第二时钟信号、恒压高电位信号、恒压低电位信号、及全局信号，用于对第二时钟信号与级传信号做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号；对第二时钟信号与级传信号做与逻辑处理的结果和全局信号进行或非逻辑处理，实现全局信号控制各级扫描驱动信号全部同时上升为高电位；
所述输出缓冲模块包括依次串联的奇数个第一反相器，用于输出扫描驱动信号并增加扫描驱动信号的驱动能力；
所述存储电容的一端电性连接级传信号，另一端接地，用于存储级传信号的电位；
所述全局信号包含单个脉冲，其为高电位时，控制各级扫描驱动信号全部同时上升为高电位，同时控制所述或非门拉低各级级传信号的电位，对各级级传信号进行清零复位。
所述输入控制模块至少包括依次串联的第一P型TFT、第二P型TFT、第三N型TFT、与第四N型TFT；所述第一P型TFT的栅极接入第一反相时钟信号、源极接入恒压高电位信号；所述第二P型TFT与第三N型TFT的栅极均接入上一级第N-1级GOA单元的级传信号；所述第二P型TFT与第三N型TFT的漏极相互连接，输出反相级传信号；所述第四N型TFT的栅极接入第一时钟信号、源极接入恒压低电位信号；
所述锁存模块还包括依次串联的第五P型TFT、第六P型TFT、第七N型TFT、与第八N型TFT；所述第五P型TFT的栅极接入第一时钟信号、源极接入恒压高电位信号；所述第六P型TFT与第七N型TFT的栅极均接入级传信号；所述第六P型TFT与第七N型TFT的漏极相互连接，并电性连接所述第二P型TFT与第三N型TFT的漏极；所述第八N型TFT的栅极接入第一反相时钟信号、源极接入恒压低电位信号；
所述信号处理模块包括：第九P型TFT，所述第九P型TFT的栅极接入全局信号，源极接入恒压高电位信号；第十P型TFT，所述第十P型TFT的栅极接入级传信号，源极电性连接于第九P型TFT的漏极，漏极电性连接于节点；第十一P型TFT，所述第十一P型TFT的栅极接入第二时钟信号，源极电性连接于第九P型TFT的漏极，漏极电性连接于节点；第十二N型TFT，所述第十二N型TFT的栅极接入级传信号，漏极电性连接于节点；第十三N型TFT，所述第十三N型TFT的栅极接入第二时钟信号，漏极电性连接于所述第十二N型TFT的源极，源极接入恒压低电位信号；第十四N型TFT，所述第十四N型TFT的栅极接入全局信号，源极接入恒压低电位信号，漏极电性连接于节点。
所述输入控制模块还包括一第二反相器，所述第一反相时钟信号由第一时钟信号经该第二反相器反相得到。
所述输出缓冲模块包括依次串联的三个第一反相器，最靠近信号处理模块的第一反相器的输入端电性连接所述节点，最远离信号处理模块的第一反相器的输出端输出扫描驱动信号。
所述第一反相器由一第十五P型TFT串联一第十六N型TFT构成，所述第十五P型TFT与第十六N型TFT的栅极相互电性连接构成该第一反相器的输入端，所述第十五P型TFT的源极接入恒压高电位信号，所述第十六N型TFT的源极接入恒压低电位信号，所述第十五P型TFT与第十六N型TFT的漏极相互电性连接构成该第一反相器的输出端；前一个第一反相器的输出端电性连接后一个第一反相器的输入端。
所述第二反相器由一第十七P型TFT串联一第十八N型TFT构成，所述第十七P型TFT与第十八N型TFT的栅极相互电性连接构成该第二反相器的输入端，所述第十七P型TFT的源极接入恒压高电位信号，所述第十八N型TFT的源极接入恒压低电位信号，所述第十七P型TFT与第十八N型TFT的漏极相互电性连接构成该第二反相器的输出端；所述第二反相器的输入端接入第一时钟信号，输出端输出第一反相时钟信号。
所述或非门包括第十九P型TFT、第二十P型TFT、第二十一N型TFT、及第二十二N型TFT；所述第二十P型TFT与第二十一N型TFT的栅极相互电性连接构成该或非门的第一输入端；所述第十九P型TFT与第二十二N型TFT的栅极相互电性连接构成该或非门的第二输入端；所述第十九P型TFT的源极接入恒压高电位信号，漏极电性连接第二十P型TFT的源极；所述第二十一N型TFT与第二十二N型TFT的源极均接入恒压低电位信号；所述第二十P型TFT、第二十一N型TFT、及第二十二N型TFT的漏极相互电性连接构成该或非门的输出端。
在第一级GOA单元中，所述第二P型TFT与第三N型TFT的栅极均接入电路启动信号。
本发明的有益效果：本发明提供的一种CMOSGOA电路，在锁存模块中设置或非门，将所述或非门的两输入端分别输入反相级传信号与全局信号，当全局信号为高电位时，控制各级扫描驱动信号全部同时上升为高电位，同时控制所述或非门拉低各级级传信号的电位，对各级级传信号进行清零复位，与现有技术相比，不需要单独设置复位模块，省去了附加的元件、走线、与复位信号，减小了GOA电路的面积，简化了信号的复杂度，利于窄边框面板的设计；此外，通过设置存储电容在各级扫描驱动信号全部同时上升为高电位时对级传信号的低电位进行存储，提高了GOA电路的稳定性。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为一种现有的CMOSGOA电路的电路图；
图2为本发明的CMOSGOA电路的电路图；
图3为本发明的CMOSGOA电路的第一级GOA单元的电路图；
图4为本发明的CMOSGOA电路的工作时序图；
图5为本发明的CMOSGOA电路的输出缓冲模块中依次串联的三个第一反相器的具体电路结构示意图；
图6为本发明的CMOSGOA电路的输入控制模块中第二反相器的具体电路结构示意图；
图7为本发明的CMOSGOA电路中或非门的具体电路结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请同时参阅图2与图4，本发明提供一种CMOSGOA电路，包括级联的多个GOA单元，每一级GOA单元均采用多个N型TFT与多个P型TFT，且各个TFT均为低温多晶硅半导体薄膜晶体管。设N为正整数，第N级GOA单元包括：输入控制模块1、电性连接输入控制模块1的锁存模块3、电性连接锁存模块3的信号处理模块4、电性连接信号处理模块4的输出缓冲模块5、及电性连接锁存模块3与信号处理模块4的存储电容7。
所述输入控制模块1接入上一级第N-1级GOA单元的级传信号Q(N-1)、第一时钟信号CK1、第一反相时钟信号XCK1、恒压高电位信号VGH、及恒压低电位信号VGL，用于将第N-1级GOA单元的级传信号Q(N-1)进行反相，得到反相级传信号XQ(N)，并将反相级传信号XQ(N)输入锁存模块3。具体地，所述输入控制模块1包括依次串联的第一P型TFTT1、第二P型TFTT2、第三N型TFTT3、与第四N型TFTT4：所述第一P型TFTT1的栅极接入第一反相时钟信号XCK1、源极接入恒压高电位信号VGH；所述第二P型TFTT2与第三N型TFTT3的栅极均接入上一级第N-1级GOA单元的级传信号Q(N-1)；所述第二P型TFTT2与第三N型TFTT3的漏极相互连接，输出反相级传信号XQ(N)；所述第四N型TFTT4的栅极接入第一时钟信号CK1、源极接入恒压低电位信号VGL。所述输入控制模块1还包括一第二反相器F2，所述第一反相时钟信号XCK1由第一时钟信号CK1经该第二反相器F2反相得到。进一步地，所述第二反相器F2的具体电路结构如图6所示，由一第十七P型TFTT17串联一第十八N型TFTT18构成，所述第十七P型TFTT17与第十八N型TFTT18的栅极相互电性连接构成该第二反相器F2的输入端K’，所述第十七P型TFTT17的源极接入恒压高电位信号VGH，所述第十八N型TFTT18的源极接入恒压低电位信号VGL，所述第十七P型TFTT17与第十八N型TFTT18的漏极相互电性连接构成该第二反相器F2的输出端L’；所述第二反相器F2的输入端K’接入第一时钟信号CK1，输出端L’输出第一反相时钟信号XCK1。当该第二反相器F2的输入端K’接入的第一时钟信号CK1为高电位时，输出端L’输出的第一反相时钟信号XCK1为低电位，而当该第二反相器F2的输入端K’接入的第一时钟信号CK1为低电位时，输出端L’输出的第一反相时钟信号XCK1为高电位。需要注意的是，所述依次串联的第一P型TFTT1、第二P型TFTT2、第三N型TFTT3、与第四N型TFTT4仅在第一时钟信号CK1为高电位时正常工作，若上一级第N-1级GOA单元的级传信号Q(N-1)为高电位，则第三N型TFTT3与第四N型TFTT4导通，由第三N型TFTT3的漏极输出低电位的反相级传信号XQ(N)；若上一级第N-1级GOA单元的级传信号Q(N-1)为低电位，则第一P型TFTT1与第二P型TFTT2导通，由第二P型TFTT2的漏极输出高电位的反相级传信号XQ(N)。
所述锁存模块3包括一或非门Y，所述或非门Y的第一输入端A输入反相级传信号XQ(N)、第二输入端B输入全局信号Gas，所述或非门Y的输出端D输出级传信号Q(N)。所述锁存模块3还包括依次串联的第五P型TFTT5、第六P型TFTT6、第七N型TFTT7、与第八N型TFTT8：所述第五P型TFTT5的栅极接入第一时钟信号CK1、源极接入恒压高电位信号VGH；所述第六P型TFTT6与第七N型TFTT7的栅极均接入级传信号Q(N)；所述第六P型TFTT6与第七N型TFTT7的漏极相互连接，并电性连接所述第二P型TFTT2与第三N型TFTT3的漏极；所述第八N型TFTT8的栅极接入第一反相时钟信号XCK1、源极接入恒压低电位信号VGL。进一步地，所述或非门Y的具体电路结构如图7所示，包括第十九P型TFTT19、第二十P型TFTT20、第二十一N型TFTT21、及第二十二N型TFTT22；所述第二十P型TFTT20与第二十一N型TFTT21的栅极相互电性连接构成该或非门Y的第一输入端A；所述第十九P型TFTT19与第二十二N型TFTT22的栅极相互电性连接构成该或非门Y的第二输入端B；所述第十九P型TFTT19的源极接入恒压高电位信号VGH，漏极电性连接第二十P型TFTT20的源极；所述第二十一N型TFTT21与第二十二N型TFTT22的源极均接入恒压低电位信号VGL；所述第二十P型TFTT20、第二十一N型TFTT21、及第二十二N型TFTT22的漏极相互电性连接构成该或非门Y的输出端D。当输入该或非门Y的反相级传信号XQ(N)与全局信号Gas中的至少一个为高电位时，输出端D即输出低电位的级传信号Q(N)。需要注意的是，所述依次串联的第五P型TFTT5、第六P型TFTT6、第七N型TFTT7、与第八N型TFTT8仅在第一时钟信号CK1为低电位时正常工作，若级传信号Q(N)为高电位，则第七N型TFTT7与第八N型TFTT8导通，由第七N型TFTT7的漏极输出低电位，即保持反相级传信号XQ(N)为低电位，在全局信号Gas为低电位时，或非门Y输出的级传信号Q(N)仍为高电位，实现了对级传信号Q(N)的锁存；若级传信号Q(N)为低电位，则第五P型TFTT5与第六P型TFTT6导通，由第六P型TFTT6的漏极输出高电位，即保持反相级传信号XQ(N)为高电位，或非门Y输出的级传信号Q(N)仍为低电位，实现了对级传信号Q(N)的锁存。
所述信号处理模块4接入级传信号Q(N)、第二时钟信号CK2、恒压高电位信号VGH、恒压低电位信号VGL、及全局信号Gas，用于对第二时钟信号CK2与级传信号Q(N)做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号G(N)；对第二时钟信号CK2与级传信号Q(N)做与逻辑处理的结果和全局信号Gas进行或非逻辑处理，实现全局信号Gas控制各级扫描驱动信号G(N)全部同时上升为高电位。具体地，所述信号处理模块4包括：第九P型TFTT9，所述第九P型TFTT9的栅极接入全局信号Gas，源极接入恒压高电位信号VGH；第十P型TFTT10，所述第十P型TFTT10的栅极接入级传信号Q(N)，源极电性连接于第九P型TFTT9的漏极，漏极电性连接于节点A(N)；第十一P型TFTT11，所述第十一P型TFTT11的栅极接入第二时钟信号CK2，源极电性连接于第九P型TFTT9的漏极，漏极电性连接于节点A(N)；第十二N型TFTT12，所述第十二N型TFTT12的栅极接入级传信号Q(N)，漏极电性连接于节点A(N)；第十三N型TFTT13，所述第十三N型TFTT13的栅极接入第二时钟信号CK2，漏极电性连接于所述第十二N型TFTT12的源极，源极接入恒压低电位信号VGL；第十四N型TFTT14，所述第十四N型TFTT14的栅极接入全局信号Gas，源极接入恒压低电位信号VGL，漏极电性连接于节点A(N)。进一步地，当全局信号Gas为低电位时：在第二时钟信号CK2与级传信号Q(N)均为高电位的情况下，第十二N型TFTT12与第十三N型TFTT13导通，节点A(N)的电位为低电位；在第二时钟信号CK2与级传信号Q(N)均为低电位的情况下，第九P型TFTT9、第十P型TFTT10、与第十一P型TFTT11导通，节点A(N)的电位为高电位。而当全局信号Gas为高电位时，不管第二时钟信号CK2与级传信号Q(N)处于什么电位，第十四N型TFTT14导通，节点A(N)的电位为低电位。
所述输出缓冲模块5包括依次串联的奇数个第一反相器F1，用于输出扫描驱动信号G(N)并增加扫描驱动信号G(N)的驱动能力。优选的，所述输出缓冲模块5包括依次串联的三个第一反相器F1，如图5所示，所述第一反相器F1由一第十五P型TFTT15串联一第十六N型TFTT16构成，所述第十五P型TFTT15与第十六N型TFTT16的栅极相互电性连接构成该第一反相器F1的输入端K，所述第十五P型TFTT15的源极接入恒压高电位信号VGH，所述第十六N型TFTT16的源极接入恒压低电位信号VGL，所述第十五P型TFTT15与第十六N型TFTT16的漏极相互电性连接构成该第一反相器F1的输出端L。最靠近信号处理模块4的第一反相器F1的输入端电性连接所述节点A(N)，最远离信号处理模块4的第一反相器F1的输出端L输出扫描驱动信号G(N)，前一个第一反相器F1的输出端L电性连接后一个第一反相器F1的输入端K。当节点A(N)的电位为低电位时，经输出缓冲模块5内依次串联的三个第一反相器F1的反向作用，扫描驱动信号G(N)为高电位；当节点A(N)的电位为高电位时，经输出缓冲模块5内依次串联的三个第一反相器F1的反向作用，扫描驱动信号G(N)为低电位。
所述存储电容7的一端电性连接级传信号Q(N)，另一端接地，用于存储级传信号Q(N)的电位。
特别需要说明的是，所述全局信号Gas包含单个脉冲，且该单个脉冲在GOA电路正常工作之前触发。当所述全局信号Gas为高电位时，各级GOA单元电路中的第十四N型TFTT14导通，各级GOA单元电路中的节点A(N)的电位为低电位，经各级GOA单元电路中的输出缓冲模块5内依次串联的三个第一反相器F1的反向作用，各级扫描驱动信号G(N)全部同时上升为高电位；同时所述高电位的全局信号Gas控制或非门Y拉低各级级传信号Q(N)的电位，对各级级传信号Q(N)进行清零复位，此时存储电容7对级传信号Q(N)的低电位进行存储。在使各级扫描驱动信号G(N)全部同时上升为高电位的功能作用完毕之后，全局信号Gas转变为低电位，由于存储电容7存储了低电位，第九P型TFTT9与第十P型TFTT10导通，节点A(N)的电位转变为高电位，经各级GOA单元电路中的输出缓冲模块5内依次串联的三个第一反相器F1的反向作用，各级扫描驱动信号G(N)全部同时转变为低电位，避免了扫描驱动信号持续的问题。之后，CMOSGOA电路正常工作。
与现有技术相比，上述CMOSGOA电路，不需要单独设置复位模块，省去了附加的元件、走线、与复位信号，减小了GOA电路的面积，简化了信号的复杂度，利于窄边框面板的设计，并提高了GOA电路的稳定性。
值得一提的是，当所述全局信号Gas为高电位时，所述第一时钟信号CK1与第二时钟信号CK2均可处于高阻态(floating)，即对第一时钟信号CK1与第二时钟信号CK2的电位不做限定，以降低整个电路的待机功耗。所述全局信号Gas由高电位转变为低电位后，所述第一时钟信号CK1比第二时钟信号CK2提前一个脉宽。
特别地，如图3所示，在第一级GOA单元中，所述第二P型TFTT2与第三N型TFTT3的栅极均接入电路启动信号STV。结合图3与图4，当CMOSGOA开始电路正常工作时，电路启动信号STV与第一时钟信号CK1同为高电位，第三N型TFTT3与第四N型TFTT4导通，由第三N型TFTT3的漏极输出低电位的反相级传信号XQ(1)；所述锁存模块3的或非门Y输出的级传信号Q(1)为高电位，且在第一时钟信号CK1转变为低电位后，仍锁存级传信号Q(1)的高电位；随着第二时钟信号CK2为高电位，第十二N型TFTT12与第十三N型TFTT13导通，节点A(1)的电位为低电位；经输出缓冲模块5内依次串联的三个第一反相器F1的反向作用，扫描驱动信号G(1)为高电位。之后，第二级GOA单元接收第一级GOA单元的级传信号Q(1)进行扫描驱动，以此类推，直至最后一级GOA单元完成扫描驱动。
综上所述，本发明的CMOSGOA电路，在锁存模块中设置或非门，将所述或非门的两输入端分别输入反相级传信号与全局信号，当全局信号为高电位时，控制各级扫描驱动信号全部同时上升为高电位，同时控制所述或非门拉低各级级传信号的电位，对各级级传信号进行清零复位，与现有技术相比，不需要单独设置复位模块，省去了附加的元件、走线、与复位信号，减小了GOA电路的面积，简化了信号的复杂度，利于窄边框面板的设计；此外，通过设置存储电容在各级扫描驱动信号全部同时上升为高电位时对级传信号的低电位进行存储，提高了GOA电路的稳定性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (8)

1.一种CMOSGOA电路，其特征在于，包括级联的多个GOA单元；
设N为正整数，第N级GOA单元包括：输入控制模块(1)、电性连接输入控制模块(1)的锁存模块(3)、电性连接锁存模块(3)的信号处理模块(4)、电性连接信号处理模块(4)的输出缓冲模块(5)、及电性连接锁存模块(3)与信号处理模块(4)的存储电容(7)；
所述输入控制模块(1)接入上一级第N-1级GOA单元的级传信号(Q(N-1))、第一时钟信号(CK1)、第一反相时钟信号(XCK1)、恒压高电位信号(VGH)、及恒压低电位信号(VGL)，用于将第N-1级GOA单元的级传信号(Q(N-1))进行反相，得到反相级传信号(XQ(N))，并将反相级传信号(XQ(N))输入锁存模块(3)；
所述锁存模块(3)包括一或非门(Y)，所述或非门(Y)的第一输入端(A)输入反相级传信号(XQ(N))、第二输入端(B)输入全局信号(Gas)，所述或非门(Y)的输出端(D)输出级传信号(Q(N))，所述锁存模块(3)用于对级传信号(Q(N))进行锁存；
所述信号处理模块(4)接入级传信号(Q(N))、第二时钟信号(CK2)、恒压高电位信号(VGH)、恒压低电位信号(VGL)、及全局信号(Gas)，用于对第二时钟信号(CK2)与级传信号(Q(N))做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号(G(N))；对第二时钟信号(CK2)与级传信号(Q(N))做与逻辑处理的结果和全局信号(Gas)进行或非逻辑处理，实现全局信号(Gas)控制各级扫描驱动信号(G(N))全部同时上升为高电位；
所述输出缓冲模块(5)包括依次串联的奇数个第一反相器(F1)，用于输出扫描驱动信号(G(N))并增加扫描驱动信号(G(N))的驱动能力；
所述存储电容(7)的一端电性连接级传信号(Q(N))，另一端接地，用于存储级传信号(Q(N))的电位；
所述全局信号(Gas)包含单个脉冲，其为高电位时，控制各级扫描驱动信号(G(N))全部同时上升为高电位，同时控制所述或非门(Y)拉低各级级传信号(Q(N))的电位，对各级级传信号(Q(N))进行清零复位。
2.如权利要求1所述的CMOSGOA电路，其特征在于，所述输入控制模块(1)至少包括依次串联的第一P型TFT(T1)、第二P型TFT(T2)、第三N型TFT(T3)、与第四N型TFT(T4)；所述第一P型TFT(T1)的栅极接入第一反相时钟信号(XCK1)、源极接入恒压高电位信号(VGH)；所述第二P型TFT(T2)与第三N型TFT(T3)的栅极均接入上一级第N-1级GOA单元的级传信号(Q(N-1))；所述第二P型TFT(T2)与第三N型TFT(T3)的漏极相互连接，输出反相级传信号(XQ(N))；所述第四N型TFT(T4)的栅极接入第一时钟信号(CK1)、源极接入恒压低电位信号(VGL)；
所述锁存模块(3)还包括依次串联的第五P型TFT(T5)、第六P型TFT(T6)、第七N型TFT(T7)、与第八N型TFT(T8)；所述第五P型TFT(T5)的栅极接入第一时钟信号(CK1)、源极接入恒压高电位信号(VGH)；所述第六P型TFT(T6)与第七N型TFT(T7)的栅极均接入级传信号(Q(N))；所述第六P型TFT(T6)与第七N型TFT(T7)的漏极相互连接，并电性连接所述第二P型TFT(T2)与第三N型TFT(T3)的漏极；所述第八N型TFT(T8)的栅极接入第一反相时钟信号(XCK1)、源极接入恒压低电位信号(VGL)；
所述信号处理模块(4)包括：第九P型TFT(T9)，所述第九P型TFT(T9)的栅极接入全局信号(Gas)，源极接入恒压高电位信号(VGH)；第十P型TFT(T10)，所述第十P型TFT(T10)的栅极接入级传信号(Q(N))，源极电性连接于第九P型TFT(T9)的漏极，漏极电性连接于节点(A(N))；第十一P型TFT(T11)，所述第十一P型TFT(T11)的栅极接入第二时钟信号(CK2)，源极电性连接于第九P型TFT(T9)的漏极，漏极电性连接于节点(A(N))；第十二N型TFT(T12)，所述第十二N型TFT(T12)的栅极接入级传信号(Q(N))，漏极电性连接于节点(A(N))；第十三N型TFT(T13)，所述第十三N型TFT(T13)的栅极接入第二时钟信号(CK2)，漏极电性连接于所述第十二N型TFT(T12)的源极，源极接入恒压低电位信号(VGL)；第十四N型TFT(T14)，所述第十四N型TFT(T14)的栅极接入全局信号(Gas)，源极接入恒压低电位信号(VGL)，漏极电性连接于节点(A(N))。
3.如权利要求2所述的CMOSGOA电路，其特征在于，所述输入控制模块(1)还包括一第二反相器(F2)，所述第一反相时钟信号(XCK1)由第一时钟信号(CK1)经该第二反相器(F2)反相得到。
4.如权利要求2所述的CMOSGOA电路，其特征在于，所述输出缓冲模块(5)包括依次串联的三个第一反相器(F1)，最靠近信号处理模块(4)的第一反相器(F1)的输入端(K)电性连接所述节点(A(N))，最远离信号处理模块(4)的第一反相器(F1)的输出端(L)输出扫描驱动信号(G(N))。
5.如权利要求4所述的CMOSGOA电路，其特征在于，所述第一反相器(F1)由一第十五P型TFT(T15)串联一第十六N型TFT(T16)构成，所述第十五P型TFT(T15)与第十六N型TFT(T16)的栅极相互电性连接构成该第一反相器(F1)的输入端(K)，所述第十五P型TFT(T15)的源极接入恒压高电位信号(VGH)，所述第十六N型TFT(T16)的源极接入恒压低电位信号(VGL)，所述第十五P型TFT(T15)与第十六N型TFT(T16)的漏极相互电性连接构成该第一反相器(F1)的输出端(L)；前一个第一反相器(F1)的输出端(L)电性连接后一个第一反相器(F1)的输入端(K)。
6.如权利要求3所述的CMOSGOA电路，其特征在于，所述第二反相器(F2)由一第十七P型TFT(T17)串联一第十八N型TFT(T18)构成，所述第十七P型TFT(T17)与第十八N型TFT(T18)的栅极相互电性连接构成该第二反相器(F2)的输入端(K’)，所述第十七P型TFT(T17)的源极接入恒压高电位信号(VGH)，所述第十八N型TFT(T18)的源极接入恒压低电位信号(VGL)，所述第十七P型TFT(T17)与第十八N型TFT(T18)的漏极相互电性连接构成该第二反相器(F2)的输出端(L’)；所述第二反相器(F2)的输入端(K’)接入第一时钟信号(CK1)，输出端(L’)输出第一反相时钟信号(XCK1)。
7.如权利要求2所述的CMOSGOA电路，其特征在于，所述或非门(Y)包括第十九P型TFT(T19)、第二十P型TFT(T20)、第二十一N型TFT(T21)、及第二十二N型TFT(T22)；所述第二十P型TFT(T20)与第二十一N型TFT(T21)的栅极相互电性连接构成该或非门(Y)的第一输入端(A)；所述第十九P型TFT(T19)与第二十二N型TFT(T22)的栅极相互电性连接构成该或非门(Y)的第二输入端(B)；所述第十九P型TFT(T19)的源极接入恒压高电位信号(VGH)，漏极电性连接第二十P型TFT(T20)的源极；所述第二十一N型TFT(T21)与第二十二N型TFT(T22)的源极均接入恒压低电位信号(VGL)；所述第二十P型TFT(T20)、第二十一N型TFT(T21)、及第二十二N型TFT(T22)的漏极相互电性连接构成该或非门(Y)的输出端(D)。
8.如权利要求2所述的CMOSGOA电路，其特征在于，在第一级GOA单元中，所述第二P型TFT(T2)与第三N型TFT(T3)的栅极均接入电路启动信号(STV)。
CN201510556373.1A 2015-09-02 2015-09-02 Cmos goa电路 Active CN105096891B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510556373.1A CN105096891B (zh) 2015-09-02 2015-09-02 Cmos goa电路
US14/786,167 US9830876B2 (en) 2015-09-02 2015-10-10 CMOS GOA circuit
PCT/CN2015/091642 WO2017035906A1 (zh) 2015-09-02 2015-10-10 Cmos goa 电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510556373.1A CN105096891B (zh) 2015-09-02 2015-09-02 Cmos goa电路

Publications (2)

Publication Number Publication Date
CN105096891A true CN105096891A (zh) 2015-11-25
CN105096891B CN105096891B (zh) 2017-03-29

Family

ID=54577183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510556373.1A Active CN105096891B (zh) 2015-09-02 2015-09-02 Cmos goa电路

Country Status (3)

Country Link
US (1) US9830876B2 (zh)
CN (1) CN105096891B (zh)
WO (1) WO2017035906A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355179A (zh) * 2015-12-03 2016-02-24 武汉华星光电技术有限公司 一种扫描驱动电路及其显示装置
CN105652534A (zh) * 2016-01-21 2016-06-08 武汉华星光电技术有限公司 一种栅极驱动电路及其液晶显示器
CN106097996A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 一种goa电路及液晶显示器
CN106548758A (zh) * 2017-01-10 2017-03-29 武汉华星光电技术有限公司 Cmos goa电路
WO2017049661A1 (zh) * 2015-09-23 2017-03-30 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
WO2017117844A1 (zh) * 2016-01-07 2017-07-13 武汉华星光电技术有限公司 阵列基板上栅极驱动电路及使用所述电路的液晶显示器
CN106991955A (zh) * 2017-05-22 2017-07-28 厦门天马微电子有限公司 扫描驱动电路、显示面板以及驱动方法
CN107025886A (zh) * 2016-02-01 2017-08-08 矽创电子股份有限公司 闸极驱动电路
WO2017140014A1 (zh) * 2016-02-18 2017-08-24 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
WO2017181481A1 (zh) * 2016-04-21 2017-10-26 武汉华星光电技术有限公司 减小时钟信号负载的cmos goa电路
CN108320708A (zh) * 2018-05-10 2018-07-24 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN108538235A (zh) * 2018-04-24 2018-09-14 武汉华星光电技术有限公司 异型屏面板的栅驱动电路及驱动方法
CN110942742A (zh) * 2019-12-10 2020-03-31 京东方科技集团股份有限公司 栅极驱动单元及驱动方法、栅极驱动电路和显示装置
US10692415B2 (en) 2018-04-24 2020-06-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate driving circuit of irregular screen panel and driving method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900210B (zh) * 2015-06-30 2017-09-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105244003B (zh) * 2015-11-12 2018-01-09 深圳市华星光电技术有限公司 栅极驱动电路以及移位寄存电路
CN105572936A (zh) * 2015-12-22 2016-05-11 武汉华星光电技术有限公司 窄边框In Cell型触控显示面板结构
CN107578756B (zh) * 2017-10-16 2020-04-14 深圳市华星光电技术有限公司 一种goa电路
CN107633834B (zh) * 2017-10-27 2020-03-31 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN113643640B (zh) * 2021-08-03 2023-06-02 武汉华星光电技术有限公司 栅极驱动电路及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000417A (zh) * 2006-01-10 2007-07-18 三星电子株式会社 栅极驱动器和薄膜晶体管衬底及其液晶显示器
US20130249876A1 (en) * 2012-03-26 2013-09-26 Innolux Corporation Shift register apparatus and display system utilizing the same
CN103489484A (zh) * 2013-09-22 2014-01-01 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN104392686A (zh) * 2014-10-21 2015-03-04 厦门天马微电子有限公司 移位寄存单元及驱动电路及显示装置
CN104464659A (zh) * 2014-11-03 2015-03-25 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
CN104700806A (zh) * 2015-03-26 2015-06-10 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI366194B (en) * 2008-06-06 2012-06-11 Au Optronics Corp Shift register
TW201506873A (zh) * 2013-08-02 2015-02-16 Integrated Solutions Technology Inc 有機發光顯示器的驅動電路以及偏移電壓調整單元
US9842551B2 (en) * 2014-06-10 2017-12-12 Apple Inc. Display driver circuitry with balanced stress

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000417A (zh) * 2006-01-10 2007-07-18 三星电子株式会社 栅极驱动器和薄膜晶体管衬底及其液晶显示器
US20130249876A1 (en) * 2012-03-26 2013-09-26 Innolux Corporation Shift register apparatus and display system utilizing the same
CN103489484A (zh) * 2013-09-22 2014-01-01 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN104392686A (zh) * 2014-10-21 2015-03-04 厦门天马微电子有限公司 移位寄存单元及驱动电路及显示装置
CN104464659A (zh) * 2014-11-03 2015-03-25 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
CN104700806A (zh) * 2015-03-26 2015-06-10 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2557552B (en) * 2015-09-23 2022-03-09 Shenzhen China Star Optoelect A scanning driving circuit and the liquid crystal display apparatus with the scanning driving circuit thereof
GB2557552A (en) * 2015-09-23 2018-06-20 Shenzhen China Star Optoelect Gate driving circuit and liquid crystal display device having same
WO2017049661A1 (zh) * 2015-09-23 2017-03-30 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105355179A (zh) * 2015-12-03 2016-02-24 武汉华星光电技术有限公司 一种扫描驱动电路及其显示装置
CN105355179B (zh) * 2015-12-03 2018-03-02 武汉华星光电技术有限公司 一种扫描驱动电路及其显示装置
WO2017117844A1 (zh) * 2016-01-07 2017-07-13 武汉华星光电技术有限公司 阵列基板上栅极驱动电路及使用所述电路的液晶显示器
CN105652534A (zh) * 2016-01-21 2016-06-08 武汉华星光电技术有限公司 一种栅极驱动电路及其液晶显示器
WO2017124597A1 (zh) * 2016-01-21 2017-07-27 武汉华星光电技术有限公司 一种栅极驱动电路及其液晶显示器
CN107025886B (zh) * 2016-02-01 2021-03-19 矽创电子股份有限公司 闸极驱动电路
CN107025886A (zh) * 2016-02-01 2017-08-08 矽创电子股份有限公司 闸极驱动电路
US10984748B2 (en) 2016-02-01 2021-04-20 Sitronix Technology Corporation Gate driving circuit
WO2017140014A1 (zh) * 2016-02-18 2017-08-24 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
GB2561134B (en) * 2016-04-21 2021-10-13 Wuhan China Star Optoelectronics Technology Co Ltd CMOS GOA circuit of reducing clock signal loading
GB2561134A (en) * 2016-04-21 2018-10-03 Wuhan China Star Optoelectronics Technology Co Ltd CMOS GOA circuit for reducing load of clock signal
WO2017181481A1 (zh) * 2016-04-21 2017-10-26 武汉华星光电技术有限公司 减小时钟信号负载的cmos goa电路
CN106097996B (zh) * 2016-06-13 2018-02-16 武汉华星光电技术有限公司 一种goa电路及液晶显示器
CN106097996A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 一种goa电路及液晶显示器
WO2017215050A1 (zh) * 2016-06-13 2017-12-21 武汉华星光电技术有限公司 一种goa电路及液晶显示器
CN106548758A (zh) * 2017-01-10 2017-03-29 武汉华星光电技术有限公司 Cmos goa电路
CN106548758B (zh) * 2017-01-10 2019-02-19 武汉华星光电技术有限公司 Cmos goa电路
CN106991955A (zh) * 2017-05-22 2017-07-28 厦门天马微电子有限公司 扫描驱动电路、显示面板以及驱动方法
US10692415B2 (en) 2018-04-24 2020-06-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Gate driving circuit of irregular screen panel and driving method
WO2019205429A1 (zh) * 2018-04-24 2019-10-31 武汉华星光电技术有限公司 异型屏面板的栅驱动电路及驱动方法
CN108538235B (zh) * 2018-04-24 2019-10-25 武汉华星光电技术有限公司 异型屏面板的栅驱动电路及驱动方法
CN108538235A (zh) * 2018-04-24 2018-09-14 武汉华星光电技术有限公司 异型屏面板的栅驱动电路及驱动方法
CN108320708A (zh) * 2018-05-10 2018-07-24 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110942742A (zh) * 2019-12-10 2020-03-31 京东方科技集团股份有限公司 栅极驱动单元及驱动方法、栅极驱动电路和显示装置
CN110942742B (zh) * 2019-12-10 2020-05-22 京东方科技集团股份有限公司 栅极驱动单元及驱动方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
WO2017035906A1 (zh) 2017-03-09
CN105096891B (zh) 2017-03-29
US20170162152A1 (en) 2017-06-08
US9830876B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
CN105096891A (zh) Cmos goa电路
CN105070263A (zh) Cmos goa电路
CN105513550B (zh) Goa驱动电路
CN105469766B (zh) Goa电路
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108389539B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106128379B (zh) Goa电路
CN108346405B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
US9865211B2 (en) Shift register unit, gate driving circuit and display device
CN105976781B (zh) Goa电路
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN102708779B (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
KR20200004395A (ko) 시프트 레지스터 유닛, 게이트 구동 회로 및 디스플레이 디바이스
CN105185338A (zh) Cmos goa电路
CN104867472A (zh) 一种移位寄存器单元、栅极驱动电路和显示装置
CN105702223A (zh) 减小时钟信号负载的cmos goa电路
CN105810165A (zh) 一种cmos goa电路结构及液晶显示面板
CN103345941A (zh) 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
CN107799083A (zh) 一种goa电路
CN102651187B (zh) 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
CN103700354A (zh) 栅极驱动电路及显示装置
CN103703507A (zh) 液晶显示装置及其驱动方法
CN104575409A (zh) 液晶显示器及其双向移位暂存装置
CN105609072A (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN107863078B (zh) 一种goa电路嵌入式触控显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Patentee after: WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

Patentee before: Wuhan China Star Optoelectronics Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder