CN105185338A - Cmos goa电路 - Google Patents

Cmos goa电路 Download PDF

Info

Publication number
CN105185338A
CN105185338A CN201510629067.6A CN201510629067A CN105185338A CN 105185338 A CN105185338 A CN 105185338A CN 201510629067 A CN201510629067 A CN 201510629067A CN 105185338 A CN105185338 A CN 105185338A
Authority
CN
China
Prior art keywords
delivering
letter
signal
module
processing module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510629067.6A
Other languages
English (en)
Other versions
CN105185338B (zh
Inventor
赵莽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201510629067.6A priority Critical patent/CN105185338B/zh
Priority to PCT/CN2015/098342 priority patent/WO2017054338A1/zh
Priority to US14/913,981 priority patent/US9799296B2/en
Publication of CN105185338A publication Critical patent/CN105185338A/zh
Application granted granted Critical
Publication of CN105185338B publication Critical patent/CN105185338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

本发明提供一种CMOS？GOA电路，通过在各级GOA单元中设置电性连接输出缓冲模块(3)与信号处理模块(2)的反馈调节模块(4)，使得在扫描驱动信号(G(N))变为高电位时，通过反馈调节模块(4)中第六N型TFT(T6)的正反馈作用使得信号处理模块(2)的下拉能力增强，从而减少扫描驱动信号(G(N))波形的上升时间；在扫描驱动信号(G(N))作用完毕变为低电位时，通过反馈调节模块(4)中第五P型TFT(T5)的正反馈作用使得信号处理模块(2)的上拉能力增强，从而减少扫描驱动信号(G(N))波形的下降时间；即能够降低扫描驱动信号(G(N))的阻容负载，提高驱动高分辨率显示面板时的稳定性。

Description

CMOS GOA电路
技术领域
本发明涉及显示技术领域，尤其涉及一种CMOSGOA电路。
背景技术
GOA(GateDriveronArray)技术即阵列基板行驱动技术，是利用薄膜晶体管(ThinFilMTransistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式，具有降低生成产本和实现面板窄边框设计的优点，为多种显示器所使用。GOA电路具有两项基本功能：第一是输出扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当第N个扫描驱动信号输出完成后，通过时钟控制进行第N+1个扫描驱动信号的输出，并依次传递下去。
随着低温多晶硅(LowTemperaturePoly-Silicon，LTPS)半导体薄膜晶体管的发展，LTPSTFT液晶显示器也越来越受关注。由于LTPS的硅结晶排列较非晶硅有次序，LTPS半导体具有超高的载流子迁移率，采用LTPSTFT的液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点，相应的，LTPSTFT液晶显示器的面板周边集成电路也成为显示技术关注的焦点。
图1所示为一种现有的CMOSGOA电路，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括：输入与锁存模块100、信号处理模块300、与输出缓冲模块400。
输入与锁存模块100接入上一级GOA单元的级传信号Q(N-1)、第一时钟信号CK1、及第一反相时钟信号XCK1，用于根据上一级GOA单元的级传信号Q(N-1)、第一时钟信号CK1、及第一反相时钟信号XCK1得到本级级传信号Q(N)，并对级传信号Q(N)进行锁存，将级传信号Q(N)输入信号处理模块300；
信号处理模块300接入级传信号Q(N)、第二时钟信号CK2、恒压高电位信号VGH、及恒压低电位信号VGL；所述信号处理模块300用于对第二时钟信号CK2与级传信号Q(N)做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号G(N)；
所述输出缓冲模块400电性连接信号处理模块300，用于增加扫描驱动信号G(N)的驱动能力，减小信号传输过程中的阻容负载(RCLoading)。
结合图1、图2，在图1所示的GOA电路正常工作之前，需要对级传信号和扫描驱动信号进行电位的复位清零处理，因此该现有的CMOSGOA电路的每一级GOA单元还包括一复位模块200。以第N级GOA单元为例，所述复位模块200包括一P型TFT，该P型TFT的栅极接入复位信号Reset，源极接入恒压高电位信号VGH，漏极连接锁存模块300内反相器F的输入端，当复位信号Reset输入一低电位时，所述P型TFT导通，所述反相器F对恒压高电位信号VGH进行反相，从而拉低级传信号Q(N)的电位，再利用低电位的级传信号Q(N)使得扫描驱动信号G(N)转变为低电位，从而实现对级传信号Q(N)与扫描驱动信号G(N)的清零复位。STV信号为电路启动信号及输入第一级GOA单元的级传信号，由IC信号端引出。
上述现有的CMOSGOA电路，通过时钟信号和级传信号Q(N)进行逻辑门的控制，由信号处理模块300产生第N级GOA单元的扫描驱动信号G(N)。时钟信号线由IC侧引出，传输的过程中会经过很大的RC延时而造成时钟信号的变形。如图2所示，时钟信号的延时会造成信号处理模块300输出的延时，进而影响扫描驱动信号G(N)的输出，导致扫描驱动信号G(N)的RC延时较大。在进行高分辨率面板驱动时，较大的RC延时会造成面板的显示异常。
发明内容
本发明的目的在于提供一种CMOSGOA电路，能够减小扫描驱动信号波形的上升、下降时间，降低阻容负载，提高显示面板的稳定性。
为实现上述目的，本发明提供了一种CMOSGOA电路，包括级联的多个GOA单元；
设N为正整数，第N级GOA单元包括：输入与锁存模块、电性连接输入与锁存模块的信号处理模块、电性连接信号处理模块的输出缓冲模块、及电性连接输出缓冲模块与信号处理模块的反馈调节模块；
所述输入与锁存模块接入上一级第N-1级GOA单元的级传信号、第一时钟信号、及第一反相时钟信号，用于将第N-1级GOA单元的级传信号进行反相，得到反相级传信号，再将反相级传信号进行反相得到级传信号，并对级传信号进行锁存；
所述信号处理模块接入级传信号、第二时钟信号、恒压高电位信号、及恒压低电位信号，用于对第二时钟信号与级传信号做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号；
所述输出缓冲模块包括依次串联的奇数个第一反相器，用于输出扫描驱动信号并增加扫描驱动信号的驱动能力；
所述反馈调节模块包括第五P型TFT、及第六N型TFT；所述第五P型TFT的栅极电性连接于所述输出缓冲模块中首个第一反相器的输出端，源极接入恒压高电位信号，漏极电性连接于所述输出缓冲模块中首个第一反相器的输入端与信号处理模块的输出端，用于增强信号处理模块的上拉能力，减小扫描驱动信号的下降时间；所述第六N型TFT的栅极电性连接于所述输出缓冲模块中首个第一反相器的输出端，源极接入恒压低电位信号，用于增强信号处理模块的下拉能力，减小扫描驱动信号的上升时间。
所述信号处理模块包括：第一N型TFT，所述第一N型TFT的栅极接入第二时钟信号，源极接入恒压低电位信号；第二N型TFT，所述第二N型TFT的栅极接入级传信号，源极电性连接于第一N型TFT的漏极，漏极电性连接于该信号处理模块的输出端；第三P型TFT，所述第三P型TFT的栅极接入级传信号，源极接入恒压高电位信号，漏极电性连接于该信号处理模块的输出端；第四P型TFT，所述第四P型TFT的栅极接入第二时钟信号，源极接入恒压高电位信号，漏极电性连接于该信号处理模块的输出端。
可选的，所述第六N型TFT的漏极电性连接于所述第一N型TFT的漏极与第二N型TFT的源极。
可选的，所述第六N型TFT的漏极电性连接于所述输出缓冲模块中首个第一反相器的输入端与信号处理模块的输出端。
所述输入与锁存模块包括：
一时钟控制输入电路，所述时钟控制输入电路的两控制端分别接入第一时钟信号、第一反相时钟信号，输入端接入上一级第N-1级GOA单元的级传信号，输出端将上一级第N-1级GOA单元的级传信号的反相结果作为反相级传信号输出；
一第二反相器，所述第二反相器的输入端接入反相级传信号，输出端输出级传信号；
一时钟控制锁存电路，所述时钟控制锁存电路的两控制端分别接入第一时钟信号、第一反相时钟信号，输入端接至级传信号，输出端将级传信号的反相结果接至反相级传信号。
所述输入与锁存模块还包括一第三反相器，所述第一反相时钟信号由第一时钟信号经该第三反相器反相得到。
所述CMOSGOA电路还包括一复位模块，所述复位模块具有一第七P型TFT，所述第七P型TFT的栅极接入复位信号，源极接入恒压高电位信号，漏极接入所述第二反相器的输入端。
在第一级GOA单元中，所述时钟控制输入电路的输入端接入电路启动信号。
优选的，所述输出缓冲模块包括依次串联的三个第一反相器，最靠近信号处理模块的第一反相器的输入端电性连接信号处理模块的输出端，最远离信号处理模块的第一反相器的输出端输出扫描驱动信号。
本发明的有益效果：本发明提供的一种CMOSGOA电路，通过在各级GOA单元中设置电性连接输出缓冲模块与信号处理模块的反馈调节模块，使得在扫描驱动信号变为高电位时，通过反馈调节模块中第六N型TFT的正反馈作用使得信号处理模块的下拉能力增强，从而减少扫描驱动信号波形的上升时间；在扫描驱动信号作用完毕变为低电位时，通过反馈调节模块中第五P型TFT的正反馈作用使得信号处理模块的上拉能力增强，从而减少扫描驱动信号波形的下降时间；即能够降低扫描驱动信号的阻容负载，提高驱动高分辨率显示面板时的稳定性。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为一种现有的CMOSGOA电路的电路图；
图2为图1所示CMOSGOA电路的工作时序图；
图3为本发明的CMOSGOA电路的第一实施例的电路图；
图4为本发明的CMOSGOA电路的第一实施例中第一级GOA单元的电路图；
图5为本发明的CMOSGOA电路的第二实施例的电路图；
图6为本发明的CMOSGOA电路的第二实施例中第一级GOA单元的电路图；
图7为本发明的CMOSGOA电路的工作时序图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
为本发明提供一种CMOSGOA电路。请参阅图3，为本发明的CMOSGOA电路的第一实施例，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括输入与锁存模块1、电性连接输入与锁存模块1的信号处理模块2、电性连接信号处理模块2的输出缓冲模块3、及电性连接输出缓冲模块3与信号处理模块2的反馈调节模块4。
所述输入与锁存模块1接入上一级第N-1级GOA单元的级传信号Q(N-1)、第一时钟信号CK1、及第一反相时钟信号XCK1，用于将第N-1级GOA单元的级传信号Q(N-1)进行反相，得到反相级传信号XQ(N)，再将反相级传信号XQ(N)进行反相得到级传信号Q(N)，并对级传信号Q(N)进行锁存。具体地，所述输入与锁存模块1包括：一时钟控制输入电路11，所述时钟控制输入电路11的两控制端分别接入第一时钟信号CK1、第一反相时钟信号XCK1，输入端接入上一级第N-1级GOA单元的级传信号Q(N-1)，输出端将上一级第N-1级GOA单元的级传信号Q(N-1)的反相结果作为反相级传信号XQ(N)输出；一第二反相器F2，所述第二反相器F2的输入端接入反相级传信号XQ(N)，输出端输出级传信号Q(N)；一时钟控制锁存电路12，所述时钟控制锁存电路12的两控制端分别接入第一时钟信号CK1、第一反相时钟信号XCK1，输入端接至级传信号Q(N)，输出端将级传信号Q(N)的反相结果接至反相级传信号XQ(N)；以及一第三反相器F3，所述第一反相时钟信号XCK1由第一时钟信号CK1经该第三反相器F3反相得到。
进一步地，所述时钟控制输入电路11仅在第一时钟信号CK1为高电位、第一反相时钟信号XCK1位低电位时正常工作：若上一级第N-1级GOA单元的级传信号Q(N-1)为高电位，则时钟控制输入电路11输出低电位的反相级传信号XQ(N)，再经第二反相器F2反相后得到高电位的级传信号Q(N)；若上一级第N-1级GOA单元的级传信号Q(N-1)为低电位，则时钟控制输入电路11输出高电位的反相级传信号XQ(N)，再经第二反相器F2反相后得到低电位的级传信号Q(N)。而所述时钟控制锁存电路12仅在第一时钟信号CK1为低电位、第一反相时钟信号XCK1为高电位时正常工作：若级传信号Q(N)为高电位，则时钟控制锁存电路12输出低电位，即保持反相级传信号XQ(N)为低电位，再经第二反相器F2反相后，级传信号Q(N)仍为高电位，实现了对级传信号Q(N)的锁存；若级传信号Q(N)为低电位，则时钟控制锁存电路12输出高电位，即保持反相级传信号XQ(N)为高电位，再经第二反相器F2反相后，级传信号Q(N)仍为低电位，实现了对级传信号Q(N)的锁存。
所述信号处理模块2接入级传信号Q(N)、第二时钟信号CK2、恒压高电位信号VGH、及恒压低电位信号VGL，用于对第二时钟信号CK2与级传信号Q(N)做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号G(N)。具体地，所述信号处理模块2实质上为一个与非门，包括第一N型TFTT1，所述第一N型TFTT1的栅极接入第二时钟信号CK2，源极接入恒压低电位信号VGL；第二N型TFTT2，所述第二N型TFTT2的栅极接入级传信号Q(N)，源极电性连接于第一N型TFTT1的漏极，漏极电性连接于该信号处理模块2的输出端A(N)；第三P型TFTT3，所述第三P型TFTT3的栅极接入级传信号Q(N)，源极接入恒压高电位信号VGH，漏极电性连接于该信号处理模块2的输出端A(N)；第四P型TFTT4，所述第四P型TFTT4的栅极接入第二时钟信号CK2，源极接入恒压高电位信号VGH，漏极电性连接于该信号处理模块2的输出端A(N)。进一步地，当级传信号Q(N)与第二时钟信号CK2均为高电位时，第一N型TFTT1与第二N型TFTT2均导通，该信号处理模块2的输出端A(N)输出恒压低电位信号VGL；当级传信号Q(N)与第二时钟信号CK2的其中之一为低电位时，第三P型TFTT3或第四P型TFTT4导通，该信号处理模块2的输出端A(N)输出恒压高电位信号VGH。
所述输出缓冲模块3包括依次串联的奇数个第一反相器F1，用于输出扫描驱动信号G(N)并增加扫描驱动信号G(N)的驱动能力。优选的，所述输出缓冲模块3包括依次串联的三个第一反相器F1，最靠近信号处理模块2的第一反相器F1的输入端电性连接信号处理模块2的输出端A(N)，最远离信号处理模块2的第一反相器F1的输出端输出扫描驱动信号G(N)。当信号处理模块2的输出端A(N)的电位为低电位时，经输出缓冲模块3内依次串联的三个第一反相器F1的反向作用，扫描驱动信号G(N)为高电位；当信号处理模块2的输出端A(N)的电位为高电位时，经输出缓冲模块3内依次串联的三个第一反相器F1的反向作用，扫描驱动信号G(N)为低电位。
需要重点说明的是，所述反馈调节模块4包括第五P型TFTT5、及第六N型TFTT6。在图3所示的第一实施例中，所述第五P型TFTT5的栅极电性连接于所述输出缓冲模块3中首个第一反相器F1的输出端，源极接入恒压高电位信号VGH，漏极电性连接于所述输出缓冲模块3中首个第一反相器F1的输入端与信号处理模块2的输出端A(N)。所述第六N型TFTT6的栅极电性连接于所述输出缓冲模块3中首个第一反相器F1的输出端，源极接入恒压低电位信号VGL，漏极电性连接于所述第一N型TFTT1的漏极与第二N型TFTT2的源极。
结合图3与图7，当产生高电位的扫描驱动信号G(N)时，即第一N型TFTT1和第二N型TFTT2为导通状态，信号处理模块2的输出端A(N)的电位为低电位时，经过输出缓冲模块3内首个第一反相器F1之后输出变成高电位，使得第六N型TFTT6导通，第五P型TFTT5断开，此时，第六N型TFTT6与第二N型TFTT2、第一N型TFTT1与第二N型TFTT2分别构成一下拉通路，通过T6的正反馈调节使得信号处理模块2的下拉能力增强，扫描驱动信号G(N)波形的上升时间减少。当扫描驱动信号G(N)作用完毕变为低电位之后，此时第二时钟信号CK2转变为低电位，第四P型TFTT4导通，信号处理模块2的输出端A(N)的电位即转变为高电位，接下来伴随着级传信号Q(N)转变为低电位，第三P型TFTT3也导通，仍使得信号处理模块2的输出端A(N)输出高电位，经过输出缓冲模块3内首个第一反相器F1之后输出变成低电位，使得第五P型TFTT5导通，第六N型TFTT6断开，此时，第三P型TFTT3、第四P型TFTT4、第五P型TFTT5分别构成一上拉通路，通过第五P型TFTT5的正反馈调节使得信号处理模块2的上拉能力增强，扫描驱动信号G(N)波形的下降时间减少。
本发明的CMOSGOA电路在正常工作之前，需要对级传信号和扫描驱动信号进行电位的复位清零处理，因此本发明的CMOSGOA电路的每一级GOA单元还包括一复位模块5。如图3所示，所述复位模块5具有一第七P型TFTT7，所述第七P型TFTT7的栅极接入复位信号Reset，源极接入恒压高电位信号VGH，漏极接入所述第二反相器F2的输入端。当复位信号Reset输入一低电位时，所述第七P型TFTT7导通，所述第二反相器F2对恒压高电位信号VGH进行反相，从而拉低级传信号Q(N)的电位，再利用低电位的级传信号Q(N)使得扫描驱动信号G(N)转变为低电位，从而实现对级传信号Q(N)与扫描驱动信号G(N)的清零复位。
特别地，如图4所示，在第一级GOA单元中，所述时钟控制输入电路11的输入端接入电路启动信号STV。结合图4与图7，当CMOSGOA电路开始正常工作后，电路启动信号STV为高电位，第一时钟信号CK1为高电位，第一反相时钟信号XCK1为低电位，时钟控制输入电路11输出低电位的反相级传信号XQ(1)，经所述第二反相器F2反相后，级传信号Q(1)为高电位，且在第一时钟信号CK1转变为低电位、第一反相时钟信号XCK1转变高电位后，由时钟控制锁存电路12锁存级传信号Q(1)仍为高电位，第二N型TFTT2导通；随着第二时钟信号CK2变为高电位，第一N型TFTT1导通，信号处理模块2的输出端A(1)的电位为低电位；经输出缓冲模块3内依次串联的三个第一反相器F1的反向作用，扫描驱动信号G(1)为高电位。之后，第二级GOA单元接收第一级GOA单元的级传信号Q(1)进行扫描驱动，以此类推，直至最后一级GOA单元完成扫描驱动。
请参阅图5，为本发明的CMOSGOA电路的第二实施例，该第二实施例与第一实施例的不同之处在于，所述反馈调节模块4中第六N型TFTT6的漏极电性连接于输出缓冲模块3中首个第一反相器F1的输入端与信号处理模块2的输出端A(N)。
结合图5与图7，当产生高电位的扫描驱动信号G(N)时，即第一N型TFTT1和第二N型TFTT2为导通状态，信号处理模块2的输出端A(N)的电位为低电位时，经过输出缓冲模块3内首个第一反相器F1之后输出变成高电位，使得第六N型TFTT6导通，第五P型TFTT5断开，此时，第六N型TFTT6、第一N型TFTT1与第二N型TFTT2分别构成一下拉通路，通过T6的正反馈调节使得信号处理模块2的下拉能力增强，扫描驱动信号G(N)波形的上升时间减少。
其它结构与工作过程均与第一实施例相同，此处不再重复描述。
特别地，如图6所示，在第一级GOA单元中，所述时钟控制输入电路11的输入端同样接入电路启动信号STV。
综上所述，本发明的CMOSGOA电路，通过在各级GOA单元中设置电性连接输出缓冲模块与信号处理模块的反馈调节模块，使得在扫描驱动信号变为高电位时，通过反馈调节模块中第六N型TFT的正反馈作用使得信号处理模块的下拉能力增强，从而减少扫描驱动信号波形的上升时间；在扫描驱动信号作用完毕变为低电位时，通过反馈调节模块中第五P型TFT的正反馈作用使得信号处理模块的上拉能力增强，从而减少扫描驱动信号波形的下降时间；即能够降低扫描驱动信号的阻容负载，提高驱动高分辨率显示面板时的稳定性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (9)

1.一种CMOSGOA电路，其特征在于，包括级联的多个GOA单元；
设N为正整数，第N级GOA单元包括：输入与锁存模块(1)、电性连接输入与锁存模块(1)的信号处理模块(2)、电性连接信号处理模块(2)的输出缓冲模块(3)、及电性连接输出缓冲模块(3)与信号处理模块(2)的反馈调节模块(4)；
所述输入与锁存模块(1)接入上一级第N-1级GOA单元的级传信号(Q(N-1))、第一时钟信号(CK1)、及第一反相时钟信号(XCK1)，用于将第N-1级GOA单元的级传信号(Q(N-1))进行反相，得到反相级传信号(XQ(N))，再将反相级传信号(XQ(N))进行反相得到级传信号(Q(N))，并对级传信号(Q(N))进行锁存；
所述信号处理模块(2)接入级传信号(Q(N))、第二时钟信号(CK2)、恒压高电位信号(VGH)、及恒压低电位信号(VGL)，用于对第二时钟信号(CK2)与级传信号(Q(N))做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号(G(N))；
所述输出缓冲模块(3)包括依次串联的奇数个第一反相器(F1)，用于输出扫描驱动信号(G(N))并增加扫描驱动信号(G(N))的驱动能力；
所述反馈调节模块(4)包括第五P型TFT(T5)、及第六N型TFT(T6)；所述第五P型TFT(T5)的栅极电性连接于所述输出缓冲模块(3)中首个第一反相器(F1)的输出端，源极接入恒压高电位信号(VGH)，漏极电性连接于所述输出缓冲模块(3)中首个第一反相器(F1)的输入端与信号处理模块(2)的输出端(A(N))，用于增强信号处理模块(2)的上拉能力，减小扫描驱动信号(G(N))的下降时间；所述第六N型TFT(T6)的栅极电性连接于所述输出缓冲模块(3)中首个第一反相器(F1)的输出端，源极接入恒压低电位信号(VGL)，用于增强信号处理模块(2)的下拉能力，减小扫描驱动信号(G(N))的上升时间。
2.如权利要求1所述的CMOSGOA电路，其特征在于，所述信号处理模块(2)包括：第一N型TFT(T1)，所述第一N型TFT(T1)的栅极接入第二时钟信号(CK2)，源极接入恒压低电位信号(VGL)；第二N型TFT(T2)，所述第二N型TFT(T2)的栅极接入级传信号(Q(N))，源极电性连接于第一N型TFT(T1)的漏极，漏极电性连接于该信号处理模块(2)的输出端(A(N))；第三P型TFT(T3)，所述第三P型TFT(T3)的栅极接入级传信号(Q(N))，源极接入恒压高电位信号(VGH)，漏极电性连接于该信号处理模块(2)的输出端(A(N))；第四P型TFT(T4)，所述第四P型TFT(T4)的栅极接入第二时钟信号(CK2)，源极接入恒压高电位信号(VGH)，漏极电性连接于该信号处理模块(2)的输出端(A(N))。
3.如权利要求2所述的CMOSGOA电路，其特征在于，所述第六N型TFT(T6)的漏极电性连接于所述第一N型TFT(T1)的漏极与第二N型TFT(T2)的源极。
4.如权利要求2所述的CMOSGOA电路，其特征在于，所述第六N型TFT(T6)的漏极电性连接于所述输出缓冲模块(3)中首个第一反相器(F1)的输入端与信号处理模块(2)的输出端(A(N))。
5.如权利要求1所述的CMOSGOA电路，其特征在于，所述输入与锁存模块(1)包括：
一时钟控制输入电路(11)，所述时钟控制输入电路(11)的两控制端分别接入第一时钟信号(CK1)、第一反相时钟信号(XCK1)，输入端接入上一级第N-1级GOA单元的级传信号(Q(N-1))，输出端将上一级第N-1级GOA单元的级传信号(Q(N-1))的反相结果作为反相级传信号(XQ(N))输出；
一第二反相器(F2)，所述第二反相器(F2)的输入端接入反相级传信号(XQ(N))，输出端输出级传信号(Q(N))；
一时钟控制锁存电路(12)，所述时钟控制锁存电路(12)的两控制端分别接入第一时钟信号(CK1)、第一反相时钟信号(XCK1)，输入端接至级传信号(Q(N))，输出端将级传信号(Q(N))的反相结果接至反相级传信号(XQ(N))。
6.如权利要求5所述的CMOSGOA电路，其特征在于，所述输入与锁存模块(1)还包括一第三反相器(F3)，所述第一反相时钟信号(XCK1)由第一时钟信号(CK1)经该第三反相器(F3)反相得到。
7.如权利要求5所述的CMOSGOA电路，其特征在于，还包括一复位模块(5)，所述复位模块(5)具有一第七P型TFT(T7)，所述第七P型TFT(T7)的栅极接入复位信号(Reset)，源极接入恒压高电位信号(VGH)，漏极接入所述第二反相器(F2)的输入端。
8.如权利要求5所述的CMOSGOA电路，其特征在于，在第一级GOA单元中，所述时钟控制输入电路(11)的输入端接入电路启动信号(STV)。
9.如权利要求2所述的CMOSGOA电路，其特征在于，所述输出缓冲模块(3)包括依次串联的三个第一反相器(F1)，最靠近信号处理模块(2)的第一反相器(F1)的输入端电性连接信号处理模块(2)的输出端(A(N))，最远离信号处理模块(2)的第一反相器(F1)的输出端输出扫描驱动信号(G(N))。
CN201510629067.6A 2015-09-28 2015-09-28 Cmos goa电路 Active CN105185338B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510629067.6A CN105185338B (zh) 2015-09-28 2015-09-28 Cmos goa电路
PCT/CN2015/098342 WO2017054338A1 (zh) 2015-09-28 2015-12-22 Cmos goa电路
US14/913,981 US9799296B2 (en) 2015-09-28 2015-12-22 CMOS GOA circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510629067.6A CN105185338B (zh) 2015-09-28 2015-09-28 Cmos goa电路

Publications (2)

Publication Number Publication Date
CN105185338A true CN105185338A (zh) 2015-12-23
CN105185338B CN105185338B (zh) 2018-01-30

Family

ID=54907370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510629067.6A Active CN105185338B (zh) 2015-09-28 2015-09-28 Cmos goa电路

Country Status (3)

Country Link
US (1) US9799296B2 (zh)
CN (1) CN105185338B (zh)
WO (1) WO2017054338A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448267A (zh) * 2016-01-07 2016-03-30 武汉华星光电技术有限公司 阵列基板上栅极驱动电路及使用所述电路的液晶显示器
CN105609076A (zh) * 2016-01-28 2016-05-25 武汉华星光电技术有限公司 一种基于栅极驱动电路及其液晶显示器
CN106548758A (zh) * 2017-01-10 2017-03-29 武汉华星光电技术有限公司 Cmos goa电路
WO2017049660A1 (zh) * 2015-09-23 2017-03-30 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN106940991A (zh) * 2017-04-25 2017-07-11 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
WO2017124597A1 (zh) * 2016-01-21 2017-07-27 武汉华星光电技术有限公司 一种栅极驱动电路及其液晶显示器
CN108702154A (zh) * 2017-10-13 2018-10-23 深圳市汇顶科技股份有限公司 用于减小磁耦合的数字信号的反馈控制电流整形输出
CN110689839A (zh) * 2019-12-10 2020-01-14 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410571B2 (en) * 2016-08-03 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN106782423B (zh) * 2017-03-29 2019-04-16 武汉华星光电技术有限公司 一种扫描驱动电路及液晶显示器
US10423018B2 (en) * 2017-04-26 2019-09-24 Shenzhen China Star Optoelectronics Technology Co., Ltd Display panel with amplifying circuit configured to amplify scanning signal and liquid crystal display
CN106952605B (zh) * 2017-05-16 2020-08-11 厦门天马微电子有限公司 一种移位寄存器和显示面板
CN111312190B (zh) * 2020-04-01 2021-09-24 深圳市华星光电半导体显示技术有限公司 Goa驱动电路及其正负极性充电补偿方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032926A1 (en) * 2002-08-13 2004-02-19 Au Optronics Corp. Shift-register circuit
US20050140625A1 (en) * 2003-12-30 2005-06-30 Kee-Jong Kim Analog buffer and liquid crystal display apparatus using the same and driving method thereof
CN102568597A (zh) * 2010-12-27 2012-07-11 上海天马微电子有限公司 动态移位寄存电路以及包括该动态移位寄存电路的动态移位寄存器
CN103198867A (zh) * 2013-03-29 2013-07-10 合肥京东方光电科技有限公司 移位寄存器、栅极驱动电路及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024431B (zh) * 2009-09-16 2013-04-03 北京京东方光电科技有限公司 Tft-lcd驱动电路
CN202650488U (zh) * 2012-04-12 2013-01-02 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置
CN103236272B (zh) * 2013-03-29 2016-03-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置与显示装置
CN103345911B (zh) * 2013-06-26 2016-02-17 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN103985361B (zh) * 2013-10-11 2016-06-15 厦门天马微电子有限公司 栅极驱动电路及其控制方法和液晶显示器
CN104361875B (zh) * 2014-12-02 2017-01-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104732940B (zh) * 2015-03-30 2017-03-15 深圳市华星光电技术有限公司 Cmos栅极驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032926A1 (en) * 2002-08-13 2004-02-19 Au Optronics Corp. Shift-register circuit
US20050140625A1 (en) * 2003-12-30 2005-06-30 Kee-Jong Kim Analog buffer and liquid crystal display apparatus using the same and driving method thereof
CN102568597A (zh) * 2010-12-27 2012-07-11 上海天马微电子有限公司 动态移位寄存电路以及包括该动态移位寄存电路的动态移位寄存器
CN103198867A (zh) * 2013-03-29 2013-07-10 合肥京东方光电科技有限公司 移位寄存器、栅极驱动电路及显示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799295B2 (en) 2015-09-23 2017-10-24 Shenzhen China Star Optoelectronics Technology Co., Ltd Scan driving circuit and liquid crystal display device having the circuit
WO2017049660A1 (zh) * 2015-09-23 2017-03-30 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105448267A (zh) * 2016-01-07 2016-03-30 武汉华星光电技术有限公司 阵列基板上栅极驱动电路及使用所述电路的液晶显示器
WO2017124597A1 (zh) * 2016-01-21 2017-07-27 武汉华星光电技术有限公司 一种栅极驱动电路及其液晶显示器
WO2017128470A1 (zh) * 2016-01-28 2017-08-03 武汉华星光电技术有限公司 一种基于栅极驱动电路及其液晶显示器
CN105609076B (zh) * 2016-01-28 2017-09-15 武汉华星光电技术有限公司 一种基于栅极驱动电路及其液晶显示器
CN105609076A (zh) * 2016-01-28 2016-05-25 武汉华星光电技术有限公司 一种基于栅极驱动电路及其液晶显示器
CN106548758A (zh) * 2017-01-10 2017-03-29 武汉华星光电技术有限公司 Cmos goa电路
CN106548758B (zh) * 2017-01-10 2019-02-19 武汉华星光电技术有限公司 Cmos goa电路
CN106940991A (zh) * 2017-04-25 2017-07-11 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN106940991B (zh) * 2017-04-25 2019-03-01 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN108702154A (zh) * 2017-10-13 2018-10-23 深圳市汇顶科技股份有限公司 用于减小磁耦合的数字信号的反馈控制电流整形输出
CN108702154B (zh) * 2017-10-13 2022-03-29 深圳市汇顶科技股份有限公司 用于减小磁耦合的数字信号的反馈控制电流整形输出
CN110689839A (zh) * 2019-12-10 2020-01-14 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN110689839B (zh) * 2019-12-10 2020-04-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
CN105185338B (zh) 2018-01-30
US20170263203A1 (en) 2017-09-14
US9799296B2 (en) 2017-10-24
WO2017054338A1 (zh) 2017-04-06

Similar Documents

Publication Publication Date Title
CN105185338A (zh) Cmos goa电路
CN105096891B (zh) Cmos goa电路
CN102800289B (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN106098003B (zh) Goa电路
KR102178652B1 (ko) Goa 회로
CN105070263B (zh) Cmos goa电路
CN105702223A (zh) 减小时钟信号负载的cmos goa电路
CN105469754A (zh) 降低馈通电压的goa电路
CN105810165A (zh) 一种cmos goa电路结构及液晶显示面板
CN104318909A (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN105469761A (zh) 用于窄边框液晶显示面板的goa电路
CN106057131A (zh) 扫描驱动电路及具有该电路的平面显示装置
CN105355179A (zh) 一种扫描驱动电路及其显示装置
CN105336302A (zh) 基于ltps半导体薄膜晶体管的goa电路
CN104157260A (zh) 基于igzo制程的栅极驱动电路
CN104157259A (zh) 基于igzo制程的栅极驱动电路
WO2022007147A1 (zh) Goa电路以及显示面板
WO2020164193A1 (zh) Goa 电路及显示面板
US10580380B2 (en) Level conversion circuit, display apparatus, and driving method
CN105469756A (zh) 基于ltps半导体薄膜晶体管的goa电路
CN107221299A (zh) 一种goa电路及液晶显示器
CN108877718A (zh) Goa电路及显示装置
WO2021120449A1 (zh) Goa器件及显示面板
CN105321492B (zh) 栅极驱动基板和使用栅极驱动基板的液晶显示器
CN105206234B (zh) 移位寄存器单元、栅极驱动方法、电路和栅极驱动装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant