WO2021120449A1 - Goa器件及显示面板 - Google Patents

Goa器件及显示面板 Download PDF

Info

Publication number
WO2021120449A1
WO2021120449A1 PCT/CN2020/083126 CN2020083126W WO2021120449A1 WO 2021120449 A1 WO2021120449 A1 WO 2021120449A1 CN 2020083126 W CN2020083126 W CN 2020083126W WO 2021120449 A1 WO2021120449 A1 WO 2021120449A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
signal
node
electrically connected
drain
Prior art date
Application number
PCT/CN2020/083126
Other languages
English (en)
French (fr)
Inventor
赵莽
Original Assignee
武汉华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 武汉华星光电技术有限公司 filed Critical 武汉华星光电技术有限公司
Priority to US16/966,034 priority Critical patent/US11545104B2/en
Publication of WO2021120449A1 publication Critical patent/WO2021120449A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

一种GOA器件（100）及显示面板，通过在正反扫描模块（101）中增加第二十一晶体管（T21）、及与第二十一晶体管（T21）电连接的第一控制时钟端（CK(n-2)），以控制第一节点Q(n)和第三节点Qin(n)的电位，从而可以减小第一节点Q(n)在工作期间的漏电，进而提高GOA器件（100）的可靠性。

Description

[根据细则37.2由ISA制定的发明名称]　GOA器件及显示面板 技术领域
本申请涉及显示技术领域，具体涉及一种GOA器件及显示面板。
 背景技术
GOA(Gate Driver on Array，集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。
现有的GOA器件存在漏电风险，可靠性较差。
因此，目前亟需一种显示面板以解决上述技术问题。
 技术问题
本申请实施例的目的在于提供一种GOA器件及显示面板，能够解决现有的GOA器件存在漏电及可靠性较差的技术问题。
 技术解决方案
本申请提出了一种GOA器件，其包括多级级联的GOA单元，任一级GOA单元包括正反扫描模块、输出模块、下拉模块、以及功能控制模块；
所述正反扫描模块，接入上一级扫描驱动信号、正向扫描信号、下一级扫描驱动信号、反向扫描信号以及恒压低电平信号，并电性连接于第一控制时钟端、第一节点以及第二节点，用于将所述正向扫描信号输出至所述第一节点，或用于将所述反向扫描信号输出至所述第一节点，并在所述第一节点的电位控制下将所述恒压低电平信号输出至所述第二节点；
所述输出模块，接入所述恒压低电平信号以及恒压高电平信号，并电性连接于所述第一节点以及第三控制时钟端，用于输出本级扫描驱动信号；
所述下拉模块，接入所述恒压低电平信号、所述正向扫描信号、所述反向扫描信号以及所述恒压高电平信号，并电性连接于所述第二控制时钟端、第四控制时钟端、所述第一节点以及所述本级扫描驱动信号，用于将所述第一节点的电位以及所述本级扫描驱动信号的电位下拉至所述恒压低电平信号的电位；
所述功能控制模块接入第一功能控制信号和第二功能控制信号，并电性连接于所述第一节点、所述第二节点以及所述本级扫描驱动信号，用于实现所述GOA器件的所有扫描驱动信号打开功能以及关闭功能；
其中，所述正向扫描信号以及所述反向扫描信号均为直流电源，且所述正向扫描信号的电位与所述反向扫描信号的电位相反。
在本申请的GOA器件中，所述正反扫描模块包括：第二晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第四晶体管以及第五晶体管；
所述第二晶体管的栅极接入所述上一级扫描驱动信号，所述第二晶体管的源极接入所述正向扫描信号，所述第二晶体管的漏极电性连接于第三节点；
所述第二十一晶体管和所述第二十二晶体管的栅极电性连接于所述第三节点，所述第二十一晶体管的漏极、所述第二十二晶体管的漏极电性连接于所述第一节点，所述第二十一晶体管的栅极电性连接于所述第一控制时钟端，所述第二十二晶体管的栅极电性连接于第十晶体管的栅极；
所述第四晶体管的栅极接入所述下一级扫描驱动信号，所述第四晶体管的源极接入所述反向扫描信号，所述第四晶体管的漏极电性连接于所述第三节点及所述第二十三晶体管的栅极；
所述第二十三晶体管的源极接入所述恒压低电平信号，所述第二十三晶体管的漏极电性连接于所述第二节点及所述第十晶体管的漏极；
所述第五晶体管的栅极电性连接于所述第一节点，所述第五晶体管的源极接入所述恒压低电平信号，所述第五晶体管的漏极电性连接于所述第二节点及所述第十晶体管的漏极。
在本申请的GOA器件中，所述输出模块包括：第六晶体管、第七晶体管以及第一电容；
所述第六晶体管的栅极接入所述恒压高电平信号，所述第六晶体管的源极电性连接于所述第一节点，所述第六晶体管的漏极电性连接于所述第七晶体管的栅极，所述第七晶体管的源极电性连接于所述第三控制时钟端，所述第七晶体管的漏极电性连接于所述本级扫描驱动信号，所述第一电容的一端电性连接于所述第一节点，所述第一电容的另一端电性连接于所述恒压低电平信号。
在本申请的GOA器件中，所述下拉模块包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管以及第二电容；
所述第八晶体管的栅极接入所述正向扫描信号，所述第八晶体管的源极电性连接于所述第三控制时钟端，所述第九晶体管的栅极接入所述反向扫描信号，所述第九晶体管的源极电性连接于所述第一控制时钟端，所述第八晶体管的漏极、所述第九晶体管的漏极电性连接于所述第十晶体管的栅极，所述第十晶体管的源极接入所述恒压高电平信号，所述第十晶体管的漏极、所述第十一晶体管的栅极、所述第十二晶体管的栅极电性连接于所述第二节点，所述第十一晶体管的源极以及所述第十二晶体管的源极接入所述恒压低电平信号，所述第十一晶体管的漏极电性连接于所述第一节点，所述第十二晶体管的漏极电性连接于所述本级扫描驱动信号，所述第二电容的一端电性连接于所述第二节点，所述第二电容的另一端电性连接于所述恒压低电平信号。
在本申请的GOA器件中，所述GOA器件接收第一时钟信号、第二时钟信号、第三时钟信号以及第四时钟信号，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号、以及所述第四时钟信号在所述GOA器件的作用周期依次分时有效。
在本申请的GOA器件中，在第1+4k级GOA单元，所述第一控制时钟端接入所述第三时钟信号，所述第二控制时钟端接入所述第四时钟信号，所述第三控制时钟端接入所述第一时钟信号，所述第四控制时钟端接入所述第二时钟信号；
在第2+4k级GOA单元，所述第一控制时钟端接入所述第四时钟信号，所述第二控制时钟端接入所述第一时钟信号，所述第三控制时钟端接入所述第二时钟信号，所述第四控制时钟端接入所述第三时钟信号；
在第3+4k级GOA单元，所述第一控制时钟端接入所述第一时钟信号，所述第二控制时钟端接入所述第二时钟信号，所述第三控制时钟端接入所述第三时钟信号，所述第四控制时钟端接入所述第四时钟信号；
在第4+4k级GOA单元，所述第一控制时钟端接入所述第二时钟信号，所述第二控制时钟端接入所述第三时钟信号，所述第三控制时钟端接入所述第四时钟信号，所述第四控制时钟端接入所述第一时钟信号；k为正整数。
在本申请的GOA器件中，所述功能控制模块包括：第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
所述第十三晶体管的栅极、所述第十四晶体管的栅极以及所述第十五晶体管的源极、栅极接入所述第一功能控制信号，所述第十六晶体管的栅极接入所述第二功能控制信号，所述第十三晶体管的源极、所述第十四晶体管的源极以及所述第十六晶体管的源极接入所述恒压低电平信号，所述第十三晶体管的漏极电性连接于所述第一节点，所述第十四晶体管的漏极电性连接于所述第二节点，所述第十五晶体管的漏极以及所述第十六晶体管的漏极电性连接于所述本级扫描驱动信号。
在本申请的GOA器件中，所述功能控制模块包括：第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
所述第十三晶体管的栅极、所述第十四晶体管的栅极以及所述第十五晶体管的源极、栅极接入所述第一功能控制信号，所述第十三晶体管的源极、所述第十六晶体管的栅极接入所述第二功能控制信号，所述第十四晶体管的源极以及所述第十六晶体管的源极接入所述恒压低电平信号，所述第十三晶体管的漏极电性连接于所述第一节点，所述第十四晶体管的漏极电性连接于所述第二节点，所述第十五晶体管的漏极以及所述第十六晶体管的漏极电性连接于所述本级扫描驱动信号。
在本申请的GOA器件中，
所述GOA器件包括打开功能阶段以及关闭功能阶段；
在所述打开功能阶段，所述第一功能控制信号为高电平，所述第二功能控制信号为低电平；
在所述关闭功能阶段，所述第一功能控制信号为低电平，所述第二功能控制信号为高电平。
本申请还提出了一种显示面板，其包括GOA器件及位于所述GOA器件上的功能显示层；
其中，所述GOA器件包括多级级联的GOA单元，任一级GOA单元包括正反扫描模块、输出模块、下拉模块、以及功能控制模块；
所述正反扫描模块，接入上一级扫描驱动信号、正向扫描信号、下一级扫描驱动信号、反向扫描信号以及恒压低电平信号，并电性连接于第一控制时钟端、第一节点以及第二节点，用于将所述正向扫描信号输出至所述第一节点，或用于将所述反向扫描信号输出至所述第一节点，并在所述第一节点的电位控制下将所述恒压低电平信号输出至所述第二节点；
所述输出模块，接入所述恒压低电平信号以及恒压高电平信号，并电性连接于所述第一节点以及第三控制时钟端，用于输出本级扫描驱动信号；
所述下拉模块，接入所述恒压低电平信号、所述正向扫描信号、所述反向扫描信号以及所述恒压高电平信号，并电性连接于所述第二控制时钟端、第四控制时钟端、所述第一节点以及所述本级扫描驱动信号，用于将所述第一节点的电位以及所述本级扫描驱动信号的电位下拉至所述恒压低电平信号的电位；
所述功能控制模块接入第一功能控制信号和第二功能控制信号，并电性连接于所述第一节点、所述第二节点以及所述本级扫描驱动信号，用于实现所述GOA器件的所有扫描驱动信号打开功能以及关闭功能；
其中，所述正向扫描信号以及所述反向扫描信号均为直流电源，且所述正向扫描信号的电位与所述反向扫描信号的电位相反。
在本申请的显示面板中，所述正反扫描模块包括：第二晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第四晶体管以及第五晶体管；
所述第二晶体管的栅极接入所述上一级扫描驱动信号，所述第二晶体管的源极接入所述正向扫描信号，所述第二晶体管的漏极电性连接于第三节点；
所述第二十一晶体管和所述第二十二晶体管的栅极电性连接于所述第三节点，所述第二十一晶体管的漏极、所述第二十二晶体管的漏极电性连接于所述第一节点，所述第二十一晶体管的栅极电性连接于所述第一控制时钟端，所述第二十二晶体管的栅极电性连接于第十晶体管的栅极；
所述第四晶体管的栅极接入所述下一级扫描驱动信号，所述第四晶体管的源极接入所述反向扫描信号，所述第四晶体管的漏极电性连接于所述第三节点及所述第二十三晶体管的栅极；
所述第二十三晶体管的源极接入所述恒压低电平信号，所述第二十三晶体管的漏极电性连接于所述第二节点及所述第十晶体管的漏极；
所述第五晶体管的栅极电性连接于所述第一节点，所述第五晶体管的源极接入所述恒压低电平信号，所述第五晶体管的漏极电性连接于所述第二节点及所述第十晶体管的漏极。
在本申请的显示面板中，所述输出模块包括：第六晶体管、第七晶体管以及第一电容；
所述第六晶体管的栅极接入所述恒压高电平信号，所述第六晶体管的源极电性连接于所述第一节点，所述第六晶体管的漏极电性连接于所述第七晶体管的栅极，所述第七晶体管的源极电性连接于所述第三控制时钟端，所述第七晶体管的漏极电性连接于所述本级扫描驱动信号，所述第一电容的一端电性连接于所述第一节点，所述第一电容的另一端电性连接于所述恒压低电平信号。
在本申请的显示面板中，所述下拉模块包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管以及第二电容；
所述第八晶体管的栅极接入所述正向扫描信号，所述第八晶体管的源极电性连接于所述第三控制时钟端，所述第九晶体管的栅极接入所述反向扫描信号，所述第九晶体管的源极电性连接于所述第一控制时钟端，所述第八晶体管的漏极、所述第九晶体管的漏极电性连接于所述第十晶体管的栅极，所述第十晶体管的源极接入所述恒压高电平信号，所述第十晶体管的漏极、所述第十一晶体管的栅极、所述第十二晶体管的栅极电性连接于所述第二节点，所述第十一晶体管的源极以及所述第十二晶体管的源极接入所述恒压低电平信号，所述第十一晶体管的漏极电性连接于所述第一节点，所述第十二晶体管的漏极电性连接于所述本级扫描驱动信号，所述第二电容的一端电性连接于所述第二节点，所述第二电容的另一端电性连接于所述恒压低电平信号。
在本申请的显示面板中，所述GOA器件接收第一时钟信号、第二时钟信号、第三时钟信号以及第四时钟信号，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号、以及所述第四时钟信号在所述GOA器件的作用周期依次分时有效。
在本申请的显示面板中，
在第1+4k级GOA单元，所述第一控制时钟端接入所述第三时钟信号，所述第二控制时钟端接入所述第四时钟信号，所述第三控制时钟端接入所述第一时钟信号，所述第四控制时钟端接入所述第二时钟信号；
在第2+4k级GOA单元，所述第一控制时钟端接入所述第四时钟信号，所述第二控制时钟端接入所述第一时钟信号，所述第三控制时钟端接入所述第二时钟信号，所述第四控制时钟端接入所述第三时钟信号；
在第3+4k级GOA单元，所述第一控制时钟端接入所述第一时钟信号，所述第二控制时钟端接入所述第二时钟信号，所述第三控制时钟端接入所述第三时钟信号，所述第四控制时钟端接入所述第四时钟信号；
在第4+4k级GOA单元，所述第一控制时钟端接入所述第二时钟信号，所述第二控制时钟端接入所述第三时钟信号，所述第三控制时钟端接入所述第四时钟信号，所述第四控制时钟端接入所述第一时钟信号；k为正整数。
在本申请的显示面板中，所述功能控制模块包括：第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
所述第十三晶体管的栅极、所述第十四晶体管的栅极以及所述第十五晶体管的源极、栅极接入所述第一功能控制信号，所述第十六晶体管的栅极接入所述第二功能控制信号，所述第十三晶体管的源极、所述第十四晶体管的源极以及所述第十六晶体管的源极接入所述恒压低电平信号，所述第十三晶体管的漏极电性连接于所述第一节点，所述第十四晶体管的漏极电性连接于所述第二节点，所述第十五晶体管的漏极以及所述第十六晶体管的漏极电性连接于所述本级扫描驱动信号。
在本申请的显示面板中，所述功能控制模块包括：第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
所述第十三晶体管的栅极、所述第十四晶体管的栅极以及所述第十五晶体管的源极、栅极接入所述第一功能控制信号，所述第十三晶体管的源极、所述第十六晶体管的栅极接入所述第二功能控制信号，所述第十四晶体管的源极以及所述第十六晶体管的源极接入所述恒压低电平信号，所述第十三晶体管的漏极电性连接于所述第一节点，所述第十四晶体管的漏极电性连接于所述第二节点，所述第十五晶体管的漏极以及所述第十六晶体管的漏极电性连接于所述本级扫描驱动信号。
在本申请的显示面板中，
所述GOA器件包括打开功能阶段以及关闭功能阶段；
在所述打开功能阶段，所述第一功能控制信号为高电平，所述第二功能控制信号为低电平；
在所述关闭功能阶段，所述第一功能控制信号为低电平，所述第二功能控制信号为高电平。
 有益效果
本申请提出了一种GOA器件及显示面板，本申请通过在正反扫描模块中增加第二十一晶体管、及与第二十一晶体管电连接的第一控制时钟端，以控制第一节点和第三节点的电位，从而可以减小第一节点在工作期间的漏电，进而提高GOA器件的可靠性。
 附图说明
图1为本申请GOA器件的结构示意图；
图2为本申请GOA器件GOA单元的第一种电路示意图；
图3为本申请GOA器件中第3级GOA单元的时序图；
图4为本申请GOA器件GOA单元的第二种电路示意图。
 本发明的实施方式
为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
请参阅图1，本申请提供的GOA器件100包括多级级联的GOA单元。其中，第n级GOA单元用于输出第n级扫描驱动信号以对显示区域中对应的第n条扫描线进行充电，从而实现显示面板的正常显示。
本申请提供的GOA器件100可以包括奇数级GOA单元级联形成的GOA子电路10和偶数级GOA单元级联形成的GOA子电路10。下面实施例以图1所示的级联结构为例进行描述。
请参阅图1，本申请实施例的GOA器件100接收第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3以及第四时钟信号CK4。第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3以及第四时钟信号CK4在GOA器件100的作用周期依次分时有效。
在本实施例中，在第1+4k级GOA单元，所述第一控制时钟端CK(n-2)接入所述第三时钟信号CK3，所述第二控制时钟端CK(n-1)接入所述第四时钟信号CK4，所述第三控制时钟端CK(n)接入所述第一时钟信号CK1，所述第四控制时钟端CK(n+2)接入所述第二时钟信号CK2，其中，k为正整数。例如，在第1级GOA单元、第5级GOA单元中，所述第一控制时钟端CK(n-2)接入所述第三时钟信号CK3，所述第二控制时钟端CK(n-1)接入所述第四时钟信号CK4，所述第三控制时钟端CK(n)接入所述第一时钟信号CK1，所述第四控制时钟端CK(n+2)接入所述第二时钟信号CK2。
在本实施例中，在第2+4k级GOA单元，所述第一控制时钟端CK(n-2)接入所述第四时钟信号CK4，所述第二控制时钟端CK(n-1)接入所述第一时钟信号CK1，所述第三控制时钟端CK(n)接入所述第二时钟信号CK2，所述第四控制时钟端CK(n+2)接入所述第三时钟信号CK3，其中，k为正整数。例如，在第2级GOA单元、第6级GOA单元中，所述第一控制时钟端CK(n-2)接入所述第四时钟信号CK4，所述第二控制时钟端CK(n-1)接入所述第一时钟信号CK1，所述第三控制时钟端CK(n)接入所述第二时钟信号CK2，所述第四控制时钟端CK(n+2)接入所述第三时钟信号CK3。
在本实施例中，在第3+4k级GOA单元，所述第一控制时钟端CK(n-2)接入所述第一时钟信号CK1，所述第二控制时钟端CK(n-1)接入所述第二时钟信号CK2，所述第三控制时钟端CK(n)接入所述第三时钟信号CK3，所述第四控制时钟端CK(n+2)接入所述第四时钟信号CK4，其中，k为正整数。例如，在第3级GOA单元、第7级GOA单元中，所述第一控制时钟端CK(n-2)接入所述第一时钟信号CK1，所述第二控制时钟端CK(n-1)接入所述第二时钟信号CK2，所述第三控制时钟端CK(n)接入所述第三时钟信号CK3，所述第四控制时钟端CK(n+2)接入所述第四时钟信号CK4。
在本实施例中，在第4+4k级GOA单元，所述第一控制时钟端CK(n-2)接入所述第二时钟信号CK2，所述第二控制时钟端CK(n-1)接入所述第三时钟信号CK3，所述第三控制时钟端CK(n)接入所述第四时钟信号CK4，所述第四控制时钟端CK(n+2)接入所述第一时钟信号CK1，其中，k为正整数。例如，在第4级GOA单元、第8级GOA单元中，所述第一控制时钟端CK(n-2)接入所述第二时钟信号CK2，所述第二控制时钟端CK(n-1)接入所述第三时钟信号CK3，所述第三控制时钟端CK(n)接入所述第四时钟信号CK4，所述第四控制时钟端CK(n+2)接入所述第一时钟信号CK1。
请参阅图2，所述GOA单元可以包括：正反扫描模块101、输出模块102、下拉模块103、及功能控制模块104。
在本实施例中，所述正反扫描模块101接入上一级扫描驱动信号G(n-2)、正向扫描信号U2D、下一级扫描驱动信号G(n+2)、反向扫描信号D2U以及恒压低电平信号VGL，并电性连接于第一控制时钟端CK(n-2)、第一节点Q(n)以及第二节点P(n)，用于将所述正向扫描信号U2D输出至所述第一节点Q(n)，或用于将所述反向扫描信号D2U输出至所述第一节点Q(n)，并在所述第一节点Q(n)的电位控制下将所述恒压低电平信号VGL输出至所述第二节点P(n)。
在本实施例中，所述输出模块102接入所述恒压低电平信号VGL以及恒压高电平信号VGH，并电性连接于所述第一节点Q(n)以及第三控制时钟端CK(n)，用于输出本级扫描驱动信号G(n)。
在本实施例中，所述下拉模块103接入所述恒压低电平信号VGL、所述正向扫描信号U2D、所述反向扫描信号D2U以及所述恒压高电平信号VGH，并电性连接于所述第二控制时钟端CK(n-1)、第四控制时钟端CK(n+2)、所述第一节点Q(n)以及所述本级扫描驱动信号G(n)，用于将所述第一节点Q(n)的电位以及所述本级扫描驱动信号G(n)的电位下拉至所述恒压低电平信号VGL的电位。
在本实施例中，所述功能控制模块104接入第一功能控制信号Gas1和第二功能控制信号Gas2，并电性连接于所述第一节点Q(n)、所述第二节点P(n)以及所述本级扫描驱动信号G(n)，用于实现所述GOA器件100的所有扫描驱动信号打开功能以及关闭功能；
请参阅图2，所述正反扫描模块101可以包括：第二晶体管T2、第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23、第四晶体管T4以及第五晶体管T5。
其中，所述第二晶体管T2的栅极接入所述上一级扫描驱动信号G(n-2)，所述第二晶体管T2的源极接入所述正向扫描信号U2D，所述第二晶体管T2的漏极电性连接于第三节点Qin(n)；所述第二十一晶体管T21和所述第二十二晶体管T22的栅极电性连接于所述第三节点Qin(n)，所述第二十一晶体管T21的漏极、所述第二十二晶体管T22的漏极电性连接于所述第一节点Q(n)，所述第二十一晶体管T21的栅极电性连接于所述第一控制时钟端CK(n-2)，所述第二十二晶体管T22的栅极电性连接于第十晶体管T10的栅极；所述第四晶体管T4的栅极接入所述下一级扫描驱动信号G(n+2)，所述第四晶体管T4的源极接入所述反向扫描信号D2U，所述第四晶体管T4的漏极电性连接于所述第三节点Qin(n)及所述第二十三晶体管T23的栅极；所述第二十三晶体管T23的源极接入所述恒压低电平信号VGL，所述第二十三晶体管T23的漏极电性连接于所述第二节点P(n)及所述第十晶体管T10的漏极；所述第五晶体管T5的栅极电性连接于所述第一节点Q(n)，所述第五晶体管T5的源极接入所述恒压低电平信号VGL，所述第五晶体管T5的漏极电性连接于所述第二节点P(n)及所述第十晶体管T10的漏极。
请参阅图2，所述输出模块102包括：第六晶体管T6、第七晶体管T7以及第一电容C1。
其中，所述第六晶体管T6的栅极接入所述恒压高电平信号VGH，所述第六晶体管T6的源极电性连接于所述第一节点Q(n)，所述第六晶体管T6的漏极电性连接于所述第七晶体管T7的栅极，所述第七晶体管T7的源极电性连接于所述第三控制时钟端CK(n)，所述第七晶体管T7的漏极电性连接于所述本级扫描驱动信号G(n)，所述第一电容C1的一端电性连接于所述第一节点Q(n)，所述第一电容C1的另一端电性连接于所述恒压低电平信号VGL。
请参阅图2，所述下拉模块103包括：第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12以及第二电容C2。
其中，所述第八晶体管T8的栅极接入所述正向扫描信号U2D，所述第八晶体管T8的源极电性连接于所述第三控制时钟端CK(n)，所述第九晶体管T9的栅极接入所述反向扫描信号D2U，所述第九晶体管T9的源极电性连接于所述第一控制时钟端CK(n-2)，所述第八晶体管T8的漏极、所述第九晶体管T9的漏极电性连接于所述第十晶体管T10的栅极，所述第十晶体管T10的源极接入所述恒压高电平信号VGH，所述第十晶体管T10的漏极、所述第十一晶体管T11的栅极、所述第十二晶体管T12的栅极电性连接于所述第二节点P(n)，所述第十一晶体管T11的源极以及所述第十二晶体管T12的源极接入所述恒压低电平信号VGL，所述第十一晶体管T11的漏极电性连接于所述第一节点Q(n)，所述第十二晶体管T12的漏极电性连接于所述本级扫描驱动信号G(n)，所述第二电容C2的一端电性连接于所述第二节点P(n)，所述第二电容C2的另一端电性连接于所述恒压低电平信号VGL。
请参阅图2，所述功能控制模块104包括：第十三晶体管T13、第十四晶体管T14、第十五晶体管T15以及第十六晶体管T16。
其中，所述第十三晶体管T13的栅极、所述第十四晶体管T14的栅极以及所述第十五晶体管T15的源极、栅极接入所述第一功能控制信号Gas1，所述第十六晶体管T16的栅极接入所述第二功能控制信号Gas2，所述第十三晶体管T13的源极、所述第十四晶体管T14的源极以及所述第十六晶体管T16的源极接入所述恒压低电平信号VGL，所述第十三晶体管T13的漏极电性连接于所述第一节点Q(n)，所述第十四晶体管T14的漏极电性连接于所述第二节点P(n)，所述第十五晶体管T15的漏极以及所述第十六晶体管T16的漏极电性连接于所述本级扫描驱动信号G(n)。
下面以第3级GOA单元为例对本申请的技术方案进行说明。
请参阅图3，图3为本申请GOA器件100中第3级GOA单元的时序示意图。其中，第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3以及第四时钟信号CK4为周期相同，且具有相位差的时钟信号。
在第3级GOA单元中，所述第一控制时钟端CK(n-2)接入所述第一时钟信号CK1，所述第二控制时钟端CK(n-1)接入所述第二时钟信号CK2，所述第三控制时钟端CK(n)接入所述第三时钟信号CK3，所述第四控制时钟端CK(n+2)接入所述第四时钟信号CK4。
请参阅2~3，当GOA器件100进行正向扫描时，正向扫描信号U2D为高电平，反向扫描信号D2U为低电平。在第一时间段t1，第一时钟信号CK1为高电平，上一级扫描驱动信号G1为高电平，此时，第二十一晶体管T21和第二晶体管T2打开，正向扫描信号U2D经第二晶体管T2和第二十一晶体管T21输出至第一节点Q(3)和第三节点Qin(3)，第一节点Q(3)和第三节点Qin(3)的电位被抬高。由于第一节点Q(3)和第三节点Qin(3)的电位被抬高，使得第五晶体管T5和第二十三晶体管T23打开，恒压低电平信号VGL经过第五晶体管T5和第二十三晶体管T23输出至第二节点P(3)，使得第十一晶体管T11和第十二晶体管T12关闭。与此同时，由于第六晶体管T6T6的栅极接入恒压高电平信号VGH，因此第六晶体管T6被打开，第一节点Q(3)传输至所述第七晶体管T7的栅极。由于第一节点Q(3)的电位被抬高，使得第七晶体管T7打开，第三时钟信号CK3为低电位，第三时钟信号CK3经第七晶体管T7输出，因此本级扫描驱动信号G(3)为低电位。
在第二时间段t2，由于第一电容C1和第二电容C2的作用，使得此时第一节点Q(3)的电位仍为高电位，第二节点P(3)的电位仍为低电位。此时，第三时钟信号CK3为低电位，第三时钟信号CK3经第七晶体管T7输出，因此本级扫描驱动信号G(3)为低电位。
在第三时间段t3，第三时钟信号CK3为高电位，由于第一电容C1和第二电容C2的作用，使得此时第一节点Q(3)的电位仍为高电位，第二节点P(3)的电位仍为低电位。由于第一节点Q(3)的电位的高电位，使得第七晶体管T7打开，而第三时钟信号CK3为高电位，第三时钟信号CK3经第七晶体管T7输出，因此本级扫描驱动信号G(3)为高电位。
在第四时间段t4，第四时钟信号CK4为高电位，使得第八晶体管T8打开，恒压高电平信号VGH经第十晶体管T10输出至第二节点P(3)，第十一晶体管T11和第十二晶体管T12打开，恒压低电平信号VGL经第十一晶体管T11输出至第一节点Q(3)，恒压低电平信号VGL经第十二晶体管T12输出至本级扫描驱动信号G(3)，此时，第一节点Q(3)的电位和本级扫描驱动信号G(3)的电位被下拉至恒压低电平信号VGL的电位。
同样，当GOA器件100进行反向扫描时，正向扫描信号U2D为低电平，反向扫描信号D2U为高电平。
在第四时间段t4，第四时钟信号CK4为高电平，下一级扫描驱动信号G(n+2)为高电平。此时，第四晶体管T4打开，第二十二晶体管T22打开，反向扫描信号D2U经第四晶体管T4及第二十二晶体管T22输出至第一节点Q(3)，第一节点Q(3)的电位被抬高。由于第一节点Q(3)的电位被抬高，使得第五晶体管T5打开，恒压低电平信号VGL输出至第二节点P(3)，使得第十一晶体管T11和第十二晶体管T12关闭。与此同时，由于第一节点Q(3)的电位被抬高，使得第七晶体管T7打开，第三时钟信号CK3为低电位，第三时钟信号CK3经第七晶体管T7输出，因此本级扫描驱动信号G(3)为低电位。
在第三时间段t3，第三时钟信号CK3为高电位，由于第一电容C1和第二电容C2的作用，使得此时第一节点Q(3)的电位仍为高电位，第二节点P(3)的电位仍为低电位。由于第一节点Q(3)的电位的高电位，使得第七晶体管T7打开，而第三时钟信号CK3为高电位，第三时钟信号CK3经第七晶体管T7输出，因此本级扫描驱动信号G(3)为高电位。
在第二时间段t2，第二时钟信号CK2为高电位，使得第十晶体管T10打开，恒压高电平信号VGH经第十晶体管T10输出至第二节点P(3)，第十一晶体管T11和第十二晶体管T12打开，恒压低电平信号VGL经第十一晶体管T11输出至第一节点Q(3)，恒压低电平信号VGL经第十二晶体管T12输出至本级扫描驱动信号G(3)，此时，第一节点Q(3)的电位和本级扫描驱动信号G(3)的电位被下拉至恒压低电平信号VGL的电位。
在第一时间段t1，第一时钟信号CK1为高电位，上一级扫描驱动信号G1为高电平，U2D的低电平信号传递至第一节点Q(3)，使得第一节点Q(3)保持对应的低电位。
在本实施例中，所述GOA器件100通过在正反扫描模块101101中增加第二十二晶体管T22和第二十三晶体管T23，以通过第一节点Q(n)和第三节点Qin(n)对第二节点P(n)的电位进行控制，减小了U2D/D2U/Gate信号对第一节点Q(n)的影响，提高了电路结构的稳定性，进而提高GOA器件100的可靠性。
请参阅图2，所述功能控制模块104可以通过接入的第一功能控制信号Gas1和第二功能控制信号Gas2，并电性连接于第一节点Q(n)、第二节点P(n)以及本级扫描驱动信号G(n)，用于实现GOA器件100的所有扫描驱动信号打开功能以及关闭功能。
在本实施例中，所述GOA器件100包括打开功能阶段以及关闭功能阶段。在打开功能阶段，第一功能控制信号Gas1为高电平，第二功能控制信号Gas2为低电平；在关闭功能阶段，第一功能控制信号Gas1为低电平，第二功能控制信号Gas2为高电平。
当所述GOA器件100在打开功能阶段时，能通过上一级的扫描驱动信号G(n-2)和下一级的扫描驱动信号G(n+2)隔绝正向扫描信号U2D/反向扫描信号D2U与第一节点Q(n)的通路，采用高电平的正向扫描信号U2D/反向扫描信号D2U进行驱动，避免了GOA器件100出现竞争通路。另外，本实施例可以通过第一功能控制信号Gas1控制第一节点Q(n)和第三节点Qin(n)电位的下拉，能提高GOA器件100在复位操作的稳定性，同时降低了产品出现残影的风险。
请参阅图4，图4所示的电路结构图与图2相同或相似，不同之处在于：所述功能控制模块104还可以包括第十三晶体管T13、第十四晶体管T14、第十五晶体管T15以及第十六晶体管T16。
其中，所述第十三晶体管T13的栅极、所述第十四晶体管T14的栅极以及所述第十五晶体管T15的源极、栅极接入所述第一功能控制信号Gas1，所述第十三晶体管T13的源极、所述第十六晶体管T16的栅极接入所述第二功能控制信号Gas2，所述第十四晶体管T14的源极以及所述第十六晶体管T16的源极接入所述恒压低电平信号VGL，所述第十三晶体管T13的漏极电性连接于所述第一节点Q(n)，所述第十四晶体管T14的漏极电性连接于所述第二节点P(n)，所述第十五晶体管T15的漏极以及所述第十六晶体管T16的漏极电性连接于所述本级扫描驱动信号G(n)。
在本实施例中，所述GOA器件100同样包括打开功能阶段以及关闭功能阶段。在打开功能阶段，第一功能控制信号Gas1为高电平，第二功能控制信号Gas2为低电平；在关闭功能阶段，第一功能控制信号Gas1为低电平，第二功能控制信号Gas2为高电平。
在产品处于扫描阶段时，所述GOA器件100处于关闭功能阶段，此时第一功能控制信号Gas1为低电平，第二功能控制信号Gas2为高电平，而由于第十三晶体管T13的源极连接第二功能控制信号Gas2为高电平。因此在第一节点Q(n)处于高电位时，可以有效减小第十三晶体管T13的漏电，提高了产品在扫描阶段的稳定性。
本申请还提出了一种显示面板，其包括上述GOA器件及位于所述GOA器件上的功能显示层。所述显示面板的功能与上述GOA器件相同或相似，此处不再赘述。
本申请提出了一种GOA器件及显示面板，本申请通过在正反扫描模块中增加第二十一晶体管、及与第二十一晶体管电连接的第一控制时钟端，以控制第一节点和第三节点的电位，从而可以减小第一节点在工作期间的漏电，进而提高GOA器件的可靠性。
可以理解的是，对本领域普通技术人员来说，可以根据本申请的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本申请所附的权利要求的保护范围。

Claims (18)

  1. 一种GOA器件，其包括多级级联的GOA单元，任一级GOA单元包括正反扫描模块、输出模块、下拉模块、以及功能控制模块；
    所述正反扫描模块，接入上一级扫描驱动信号、正向扫描信号、下一级扫描驱动信号、反向扫描信号以及恒压低电平信号，并电性连接于第一控制时钟端、第一节点以及第二节点，用于将所述正向扫描信号输出至所述第一节点，或用于将所述反向扫描信号输出至所述第一节点，并在所述第一节点的电位控制下将所述恒压低电平信号输出至所述第二节点；
    所述输出模块，接入所述恒压低电平信号以及恒压高电平信号，并电性连接于所述第一节点以及第三控制时钟端，用于输出本级扫描驱动信号；
    所述下拉模块，接入所述恒压低电平信号、所述正向扫描信号、所述反向扫描信号以及所述恒压高电平信号，并电性连接于所述第二控制时钟端、第四控制时钟端、所述第一节点以及所述本级扫描驱动信号，用于将所述第一节点的电位以及所述本级扫描驱动信号的电位下拉至所述恒压低电平信号的电位；
    所述功能控制模块接入第一功能控制信号和第二功能控制信号，并电性连接于所述第一节点、所述第二节点以及所述本级扫描驱动信号，用于实现所述GOA器件的所有扫描驱动信号打开功能以及关闭功能；
    其中，所述正向扫描信号以及所述反向扫描信号均为直流电源，且所述正向扫描信号的电位与所述反向扫描信号的电位相反。
  2. 根据权利要求1所述的GOA器件，其中，所述正反扫描模块包括：第二晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第四晶体管以及第五晶体管；
    所述第二晶体管的栅极接入所述上一级扫描驱动信号，所述第二晶体管的源极接入所述正向扫描信号，所述第二晶体管的漏极电性连接于第三节点；
    所述第二十一晶体管和所述第二十二晶体管的栅极电性连接于所述第三节点，所述第二十一晶体管的漏极、所述第二十二晶体管的漏极电性连接于所述第一节点，所述第二十一晶体管的栅极电性连接于所述第一控制时钟端，所述第二十二晶体管的栅极电性连接于第十晶体管的栅极；
    所述第四晶体管的栅极接入所述下一级扫描驱动信号，所述第四晶体管的源极接入所述反向扫描信号，所述第四晶体管的漏极电性连接于所述第三节点及所述第二十三晶体管的栅极；
    所述第二十三晶体管的源极接入所述恒压低电平信号，所述第二十三晶体管的漏极电性连接于所述第二节点及所述第十晶体管的漏极；
    所述第五晶体管的栅极电性连接于所述第一节点，所述第五晶体管的源极接入所述恒压低电平信号，所述第五晶体管的漏极电性连接于所述第二节点及所述第十晶体管的漏极。
  3. 根据权利要求1所述的GOA器件，其中，所述输出模块包括：第六晶体管、第七晶体管以及第一电容；
    所述第六晶体管的栅极接入所述恒压高电平信号，所述第六晶体管的源极电性连接于所述第一节点，所述第六晶体管的漏极电性连接于所述第七晶体管的栅极，所述第七晶体管的源极电性连接于所述第三控制时钟端，所述第七晶体管的漏极电性连接于所述本级扫描驱动信号，所述第一电容的一端电性连接于所述第一节点，所述第一电容的另一端电性连接于所述恒压低电平信号。
  4. 根据权利要求1所述的GOA器件，其中，所述下拉模块包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管以及第二电容；
    所述第八晶体管的栅极接入所述正向扫描信号，所述第八晶体管的源极电性连接于所述第三控制时钟端，所述第九晶体管的栅极接入所述反向扫描信号，所述第九晶体管的源极电性连接于所述第一控制时钟端，所述第八晶体管的漏极、所述第九晶体管的漏极电性连接于所述第十晶体管的栅极，所述第十晶体管的源极接入所述恒压高电平信号，所述第十晶体管的漏极、所述第十一晶体管的栅极、所述第十二晶体管的栅极电性连接于所述第二节点，所述第十一晶体管的源极以及所述第十二晶体管的源极接入所述恒压低电平信号，所述第十一晶体管的漏极电性连接于所述第一节点，所述第十二晶体管的漏极电性连接于所述本级扫描驱动信号，所述第二电容的一端电性连接于所述第二节点，所述第二电容的另一端电性连接于所述恒压低电平信号。
  5. 根据权利要求1所述的GOA器件，其中，所述GOA器件接收第一时钟信号、第二时钟信号、第三时钟信号以及第四时钟信号，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号、以及所述第四时钟信号在所述GOA器件的作用周期依次分时有效。
  6. 根据权利要求5所述的GOA器件，其中，
    在第1+4k级GOA单元，所述第一控制时钟端接入所述第三时钟信号，所述第二控制时钟端接入所述第四时钟信号，所述第三控制时钟端接入所述第一时钟信号，所述第四控制时钟端接入所述第二时钟信号；
    在第2+4k级GOA单元，所述第一控制时钟端接入所述第四时钟信号，所述第二控制时钟端接入所述第一时钟信号，所述第三控制时钟端接入所述第二时钟信号，所述第四控制时钟端接入所述第三时钟信号；
    在第3+4k级GOA单元，所述第一控制时钟端接入所述第一时钟信号，所述第二控制时钟端接入所述第二时钟信号，所述第三控制时钟端接入所述第三时钟信号，所述第四控制时钟端接入所述第四时钟信号；
    在第4+4k级GOA单元，所述第一控制时钟端接入所述第二时钟信号，所述第二控制时钟端接入所述第三时钟信号，所述第三控制时钟端接入所述第四时钟信号，所述第四控制时钟端接入所述第一时钟信号；k为正整数。
  7. 根据权利要求1所述的GOA器件，其中，所述功能控制模块包括：第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
    所述第十三晶体管的栅极、所述第十四晶体管的栅极以及所述第十五晶体管的源极、栅极接入所述第一功能控制信号，所述第十六晶体管的栅极接入所述第二功能控制信号，所述第十三晶体管的源极、所述第十四晶体管的源极以及所述第十六晶体管的源极接入所述恒压低电平信号，所述第十三晶体管的漏极电性连接于所述第一节点，所述第十四晶体管的漏极电性连接于所述第二节点，所述第十五晶体管的漏极以及所述第十六晶体管的漏极电性连接于所述本级扫描驱动信号。
  8. 根据权利要求1所述的GOA器件，其中，所述功能控制模块包括：第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
    所述第十三晶体管的栅极、所述第十四晶体管的栅极以及所述第十五晶体管的源极、栅极接入所述第一功能控制信号，所述第十三晶体管的源极、所述第十六晶体管的栅极接入所述第二功能控制信号，所述第十四晶体管的源极以及所述第十六晶体管的源极接入所述恒压低电平信号，所述第十三晶体管的漏极电性连接于所述第一节点，所述第十四晶体管的漏极电性连接于所述第二节点，所述第十五晶体管的漏极以及所述第十六晶体管的漏极电性连接于所述本级扫描驱动信号。
  9. 根据权利要求8所述的GOA器件，其中，
    所述GOA器件包括打开功能阶段以及关闭功能阶段；
    在所述打开功能阶段，所述第一功能控制信号为高电平，所述第二功能控制信号为低电平；
    在所述关闭功能阶段，所述第一功能控制信号为低电平，所述第二功能控制信号为高电平。
  10. 一种显示面板，其包括GOA器件及位于所述GOA器件上的功能显示层；
    其中，所述GOA器件包括多级级联的GOA单元，任一级GOA单元包括正反扫描模块、输出模块、下拉模块、以及功能控制模块；
    所述正反扫描模块，接入上一级扫描驱动信号、正向扫描信号、下一级扫描驱动信号、反向扫描信号以及恒压低电平信号，并电性连接于第一控制时钟端、第一节点以及第二节点，用于将所述正向扫描信号输出至所述第一节点，或用于将所述反向扫描信号输出至所述第一节点，并在所述第一节点的电位控制下将所述恒压低电平信号输出至所述第二节点；
    所述输出模块，接入所述恒压低电平信号以及恒压高电平信号，并电性连接于所述第一节点以及第三控制时钟端，用于输出本级扫描驱动信号；
    所述下拉模块，接入所述恒压低电平信号、所述正向扫描信号、所述反向扫描信号以及所述恒压高电平信号，并电性连接于所述第二控制时钟端、第四控制时钟端、所述第一节点以及所述本级扫描驱动信号，用于将所述第一节点的电位以及所述本级扫描驱动信号的电位下拉至所述恒压低电平信号的电位；
    所述功能控制模块接入第一功能控制信号和第二功能控制信号，并电性连接于所述第一节点、所述第二节点以及所述本级扫描驱动信号，用于实现所述GOA器件的所有扫描驱动信号打开功能以及关闭功能；
    其中，所述正向扫描信号以及所述反向扫描信号均为直流电源，且所述正向扫描信号的电位与所述反向扫描信号的电位相反。
  11. 根据权利要求10所述的显示面板，其中，所述正反扫描模块包括：第二晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第四晶体管以及第五晶体管；
    所述第二晶体管的栅极接入所述上一级扫描驱动信号，所述第二晶体管的源极接入所述正向扫描信号，所述第二晶体管的漏极电性连接于第三节点；
    所述第二十一晶体管和所述第二十二晶体管的栅极电性连接于所述第三节点，所述第二十一晶体管的漏极、所述第二十二晶体管的漏极电性连接于所述第一节点，所述第二十一晶体管的栅极电性连接于所述第一控制时钟端，所述第二十二晶体管的栅极电性连接于第十晶体管的栅极；
    所述第四晶体管的栅极接入所述下一级扫描驱动信号，所述第四晶体管的源极接入所述反向扫描信号，所述第四晶体管的漏极电性连接于所述第三节点及所述第二十三晶体管的栅极；
    所述第二十三晶体管的源极接入所述恒压低电平信号，所述第二十三晶体管的漏极电性连接于所述第二节点及所述第十晶体管的漏极；
    所述第五晶体管的栅极电性连接于所述第一节点，所述第五晶体管的源极接入所述恒压低电平信号，所述第五晶体管的漏极电性连接于所述第二节点及所述第十晶体管的漏极。
  12. 根据权利要求10所述的显示面板，其中，所述输出模块包括：第六晶体管、第七晶体管以及第一电容；
    所述第六晶体管的栅极接入所述恒压高电平信号，所述第六晶体管的源极电性连接于所述第一节点，所述第六晶体管的漏极电性连接于所述第七晶体管的栅极，所述第七晶体管的源极电性连接于所述第三控制时钟端，所述第七晶体管的漏极电性连接于所述本级扫描驱动信号，所述第一电容的一端电性连接于所述第一节点，所述第一电容的另一端电性连接于所述恒压低电平信号。
  13. 根据权利要求10所述的显示面板，其中，所述下拉模块包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管以及第二电容；
    所述第八晶体管的栅极接入所述正向扫描信号，所述第八晶体管的源极电性连接于所述第三控制时钟端，所述第九晶体管的栅极接入所述反向扫描信号，所述第九晶体管的源极电性连接于所述第一控制时钟端，所述第八晶体管的漏极、所述第九晶体管的漏极电性连接于所述第十晶体管的栅极，所述第十晶体管的源极接入所述恒压高电平信号，所述第十晶体管的漏极、所述第十一晶体管的栅极、所述第十二晶体管的栅极电性连接于所述第二节点，所述第十一晶体管的源极以及所述第十二晶体管的源极接入所述恒压低电平信号，所述第十一晶体管的漏极电性连接于所述第一节点，所述第十二晶体管的漏极电性连接于所述本级扫描驱动信号，所述第二电容的一端电性连接于所述第二节点，所述第二电容的另一端电性连接于所述恒压低电平信号。
  14. 根据权利要求10所述的显示面板，其中，所述GOA器件接收第一时钟信号、第二时钟信号、第三时钟信号以及第四时钟信号，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号、以及所述第四时钟信号在所述GOA器件的作用周期依次分时有效。
  15. 根据权利要求14所述的显示面板，其中，
    在第1+4k级GOA单元，所述第一控制时钟端接入所述第三时钟信号，所述第二控制时钟端接入所述第四时钟信号，所述第三控制时钟端接入所述第一时钟信号，所述第四控制时钟端接入所述第二时钟信号；
    在第2+4k级GOA单元，所述第一控制时钟端接入所述第四时钟信号，所述第二控制时钟端接入所述第一时钟信号，所述第三控制时钟端接入所述第二时钟信号，所述第四控制时钟端接入所述第三时钟信号；
    在第3+4k级GOA单元，所述第一控制时钟端接入所述第一时钟信号，所述第二控制时钟端接入所述第二时钟信号，所述第三控制时钟端接入所述第三时钟信号，所述第四控制时钟端接入所述第四时钟信号；
    在第4+4k级GOA单元，所述第一控制时钟端接入所述第二时钟信号，所述第二控制时钟端接入所述第三时钟信号，所述第三控制时钟端接入所述第四时钟信号，所述第四控制时钟端接入所述第一时钟信号；k为正整数。
  16. 根据权利要求10所述的显示面板，其中，所述功能控制模块包括：第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
    所述第十三晶体管的栅极、所述第十四晶体管的栅极以及所述第十五晶体管的源极、栅极接入所述第一功能控制信号，所述第十六晶体管的栅极接入所述第二功能控制信号，所述第十三晶体管的源极、所述第十四晶体管的源极以及所述第十六晶体管的源极接入所述恒压低电平信号，所述第十三晶体管的漏极电性连接于所述第一节点，所述第十四晶体管的漏极电性连接于所述第二节点，所述第十五晶体管的漏极以及所述第十六晶体管的漏极电性连接于所述本级扫描驱动信号。
  17. 根据权利要求10所述的显示面板，其中，所述功能控制模块包括：第十三晶体管、第十四晶体管、第十五晶体管以及第十六晶体管；
    所述第十三晶体管的栅极、所述第十四晶体管的栅极以及所述第十五晶体管的源极、栅极接入所述第一功能控制信号，所述第十三晶体管的源极、所述第十六晶体管的栅极接入所述第二功能控制信号，所述第十四晶体管的源极以及所述第十六晶体管的源极接入所述恒压低电平信号，所述第十三晶体管的漏极电性连接于所述第一节点，所述第十四晶体管的漏极电性连接于所述第二节点，所述第十五晶体管的漏极以及所述第十六晶体管的漏极电性连接于所述本级扫描驱动信号。
  18. 根据权利要求17所述的显示面板，其中，
    所述GOA器件包括打开功能阶段以及关闭功能阶段；
    在所述打开功能阶段，所述第一功能控制信号为高电平，所述第二功能控制信号为低电平；
    在所述关闭功能阶段，所述第一功能控制信号为低电平，所述第二功能控制信号为高电平。
PCT/CN2020/083126 2019-12-19 2020-04-03 Goa器件及显示面板 WO2021120449A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/966,034 US11545104B2 (en) 2019-12-19 2020-04-03 GOA device for reducing leakage, and display panel thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911317334.0 2019-12-19
CN201911317334.0A CN111081183B (zh) 2019-12-19 2019-12-19 Goa器件及显示面板

Publications (1)

Publication Number Publication Date
WO2021120449A1 true WO2021120449A1 (zh) 2021-06-24

Family

ID=70315739

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/083126 WO2021120449A1 (zh) 2019-12-19 2020-04-03 Goa器件及显示面板

Country Status (3)

Country Link
US (1) US11545104B2 (zh)
CN (1) CN111081183B (zh)
WO (1) WO2021120449A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540328B (zh) 2020-05-25 2021-03-16 武汉华星光电技术有限公司 Goa电路及显示面板
CN112017582B (zh) * 2020-09-04 2022-10-04 武汉华星光电技术有限公司 Goa器件及显示面板
TWI762057B (zh) * 2020-12-01 2022-04-21 友達光電股份有限公司 閘極驅動電路
CN113077741B (zh) * 2021-03-16 2022-05-17 武汉华星光电技术有限公司 Goa电路及显示面板
CN113192454B (zh) * 2021-05-14 2023-08-01 武汉天马微电子有限公司 扫描驱动电路、方法、显示面板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116944A1 (en) * 2006-11-20 2008-05-22 Mitsubishi Electric Corporation Shift register, image display apparatus containing the same and signal generation circuit
CN102117659A (zh) * 2009-12-30 2011-07-06 乐金显示有限公司 移位寄存器和使用移位寄存器的显示设备
CN104282255A (zh) * 2014-09-25 2015-01-14 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN106023919A (zh) * 2016-06-30 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其驱动方法、驱动电路和显示装置
CN108010495A (zh) * 2017-11-17 2018-05-08 武汉华星光电技术有限公司 一种goa电路
CN109300428A (zh) * 2018-11-28 2019-02-01 武汉华星光电技术有限公司 Goa电路及显示面板
CN109326261A (zh) * 2018-11-30 2019-02-12 武汉华星光电技术有限公司 Goa电路和显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4927712B2 (ja) * 2005-03-29 2012-05-09 パナソニック株式会社 ディスプレイ駆動回路
TWI401663B (zh) * 2009-03-13 2013-07-11 Au Optronics Corp 具雙向穩壓功能之液晶顯示裝置
CN104778928B (zh) * 2015-03-26 2017-04-05 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105118418B (zh) * 2015-09-25 2017-08-11 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105469754B (zh) * 2015-12-04 2017-12-01 武汉华星光电技术有限公司 降低馈通电压的goa电路
CN105336302B (zh) * 2015-12-07 2017-12-01 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN105513550B (zh) * 2016-01-04 2019-02-01 武汉华星光电技术有限公司 Goa驱动电路
CN105469766B (zh) * 2016-01-04 2019-04-30 武汉华星光电技术有限公司 Goa电路
KR20170133579A (ko) * 2016-05-25 2017-12-06 삼성디스플레이 주식회사 표시 장치
CN106128348B (zh) * 2016-08-24 2018-03-13 武汉华星光电技术有限公司 扫描驱动电路
CN106297636B (zh) * 2016-09-12 2018-05-11 武汉华星光电技术有限公司 平面显示装置及其扫描驱动电路
CN106782366B (zh) * 2016-12-15 2018-09-25 武汉华星光电技术有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN108010496B (zh) * 2017-11-22 2020-04-14 武汉华星光电技术有限公司 一种goa电路
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路
CN108630167A (zh) * 2018-07-26 2018-10-09 武汉华星光电技术有限公司 一种goa电路、显示面板及显示装置
CN109559697B (zh) * 2018-12-26 2021-05-07 厦门天马微电子有限公司 一种移位寄存器单元及扫描电路
CN110390903B (zh) * 2019-06-20 2022-12-30 昆山龙腾光电股份有限公司 栅极驱动电路及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116944A1 (en) * 2006-11-20 2008-05-22 Mitsubishi Electric Corporation Shift register, image display apparatus containing the same and signal generation circuit
CN102117659A (zh) * 2009-12-30 2011-07-06 乐金显示有限公司 移位寄存器和使用移位寄存器的显示设备
CN104282255A (zh) * 2014-09-25 2015-01-14 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN106023919A (zh) * 2016-06-30 2016-10-12 京东方科技集团股份有限公司 移位寄存器及其驱动方法、驱动电路和显示装置
CN108010495A (zh) * 2017-11-17 2018-05-08 武汉华星光电技术有限公司 一种goa电路
CN109300428A (zh) * 2018-11-28 2019-02-01 武汉华星光电技术有限公司 Goa电路及显示面板
CN109326261A (zh) * 2018-11-30 2019-02-12 武汉华星光电技术有限公司 Goa电路和显示面板

Also Published As

Publication number Publication date
US20210264868A1 (en) 2021-08-26
CN111081183A (zh) 2020-04-28
US11545104B2 (en) 2023-01-03
CN111081183B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
WO2021120449A1 (zh) Goa器件及显示面板
US10388237B2 (en) GOA drive unit and drive circuit
TWI480882B (zh) 移位暫存器及其驅動方法
WO2019134221A1 (zh) Goa电路
WO2020107953A1 (zh) Goa 电路及显示面板
WO2020019433A1 (zh) 包括goa电路的液晶面板及其驱动方法
CN105096891A (zh) Cmos goa电路
JP2019501414A (ja) ゲート駆動回路及び表示装置
WO2021203485A1 (zh) Goa 电路及显示面板
WO2020164193A1 (zh) Goa 电路及显示面板
CN110007628B (zh) Goa电路及显示面板
CN107863078B (zh) 一种goa电路嵌入式触控显示面板
CN104732904A (zh) 显示器及其栅极驱动电路和栅极驱动单元电路
WO2018176577A1 (zh) 一种goa驱动电路
WO2020077897A1 (zh) Goa 驱动电路及显示面板
WO2022011836A1 (zh) Goa电路以及显示面板
WO2021227175A1 (zh) 驱动电路及显示面板
WO2021109219A1 (zh) Goa 电路
CN110890077A (zh) 一种goa电路及液晶显示面板
CN107871483B (zh) 一种goa电路嵌入式触控显示面板
CN112102768B (zh) Goa电路及显示面板
WO2022007059A1 (zh) Goa电路、显示面板和显示装置
CN111326097B (zh) Goa电路及显示面板
JP2020509423A (ja) チャージシェアを有する走査駆動回路及び表示パネル
WO2021237847A1 (zh) Goa电路及显示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20904174

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20904174

Country of ref document: EP

Kind code of ref document: A1