CN104157260A - 基于igzo制程的栅极驱动电路 - Google Patents

基于igzo制程的栅极驱动电路 Download PDF

Info

Publication number
CN104157260A
CN104157260A CN201410457955.XA CN201410457955A CN104157260A CN 104157260 A CN104157260 A CN 104157260A CN 201410457955 A CN201410457955 A CN 201410457955A CN 104157260 A CN104157260 A CN 104157260A
Authority
CN
China
Prior art keywords
electrically connected
transistor
circuit
grid
goa unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410457955.XA
Other languages
English (en)
Other versions
CN104157260B (zh
Inventor
肖军城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201410457955.XA priority Critical patent/CN104157260B/zh
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to KR1020177004328A priority patent/KR101944640B1/ko
Priority to GB1702414.2A priority patent/GB2543707B/en
Priority to DE112014006942.6T priority patent/DE112014006942T5/de
Priority to JP2017513121A priority patent/JP6423956B2/ja
Priority to PCT/CN2014/086888 priority patent/WO2016037380A1/zh
Priority to US14/426,366 priority patent/US9472155B2/en
Publication of CN104157260A publication Critical patent/CN104157260A/zh
Application granted granted Critical
Publication of CN104157260B publication Critical patent/CN104157260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明提供一种基于IGZO制程的栅极驱动电路，包括：级联的多个GOA单元，第N级GOA单元包括：一上拉控制电路(100)、一上拉电路(200)、一下传电路(300)、一下拉电路(400)、一下拉保持电路(500)、一上升电路(600)，并引入第一负电位(VSS1)、第二负电位(VSS2)与第三负电位(VSS3)，该三个负电位依次降低，分别对输出端G(N)，第一节点Q(N)、第二节点P(N)，驱动信号端ST(N)做下拉处理，有效防止了电路特殊TFT漏电的问题。该基于IGZO制程的栅极驱动电路中的TFT开关的导通沟道为氧化物半导体导通沟道。

Description

基于IGZO制程的栅极驱动电路
技术领域
本发明设计液晶显示领域，尤其涉及一种基于IGZO制程的栅极驱动电路。
背景技术
GOA(Gate Drive On Array)，是利用薄膜晶体管液晶显示器Array制程将栅极驱动器制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。
GOA电路主要由上拉电路(Pull-up part)、上拉控制电路(Pull-up controlpart)、下传电路(Transfer part)、下拉电路(Pull-down part)、下拉保持电路(Pull-down Holding part)、以及负责电位抬升的上升电路(Boost part)组成。
上拉电路主要负责将输入的时钟信号(Clock)输出至薄膜晶体管(thinfilm transistor，TFT)的栅极，作为液晶显示器的驱动信号。上拉控制电路负责控制上拉电路的打开，一般是由上级GOA电路传递来的信号作用。下拉电路负责在输出扫描信号后，快速地将扫描信号(亦即薄膜晶体管的栅极的电位)拉低为低电平。下拉保持电路则负责将扫描信号和上拉电路的信号(亦即施加于Q点的信号)保持在关闭状态(即设定的负电位)，通常有两个下拉保持电路交替作用。上升电路则负责Q点电位的二次抬升，这样确保上拉电路的G(N)正常输出。
IGZO(indium gallium zinc oxide)是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在TFT-LCD中成为可能。另外，由于晶体管数量减少和提高了每个像素的透光率，IGZO显示器具有更高的能效水平，而且效率更高。
IGZO的GOA电路未来有可能取代a-Si的TFT，而现有技术中针对IGZO的GOA开发很少，尤其是针对大尺寸的GOA电路，需要克服很多由于IGZO材料本身带来的问题，需要克服的主要问题为：(1)Vth向负向漂移的问题；(2)SS区太陡峭，微小的电压变化将会引起电流数量级的变化，将会直接导致GOA电路的关键TFT漏电，造成IGZO的GOA功能失效。
请参阅图1以及图2，图1、图2为常见GOA电路的经典模块及其对应各个信号的时序图，该常见GOA电路包括第一晶体管T1，其栅极电性连接于输入信号端Input，源极也电性连接于输入信号端Input，漏极电性连接于节点Q；第二晶体管T2，其栅极电性连接于节点Q，源极电性连接于时钟信号Clock，漏极电性连接于输出端Output；第三晶体管T3，其栅极电性连接于复位信号端Reset，源极电性连接于输出端Output，漏极电性连接于一负电位VSS；第四晶体管T4，其栅极电性连接于复位信号端Reset，源极电性连接于节点Q，漏极电性连接于一负电位VSS；电容Cb，其一端连接于节点Q，另一端与输出端Output相连；图1中还包括下拉&补偿模块，其包括四条引线分别与节点Q，时钟信号Clock，输出端Output，负电位VSS相连；所述第一晶体管T1用于依据输入信号端Input输入的信号导通第二晶体管T2；所述第二晶体管T2用来依据时钟信号，由输出端输出信号脉冲；所述第三晶体管T3与第四晶体管T4分别用于在非作用期间下拉节点Q与输出端Output的电位；电容Cb用于节点Q电位的二次抬升，确保输出端Output信号的正常输出。
发明内容
本发明的目的在于提供一种基于IGZO制程的栅极驱动电路，利用GOA技术降低液晶显示器的成本，节省模组制程上的封装时间；利用IGZO的GOA电路中的下拉与补偿模块，遏制电路特殊TFT的漏电；有效的节省TFT的数量，合理的减少了TFT的寄生电容，节约电路的功耗。
为实现上述目的，本发明提供一种基于IGZO制程的栅极驱动电路，包括：包括：级联的多个GOA单元，设N为正整数，第N级GOA单元包括：
上拉电路，包括第一晶体管，该第一晶体管的栅极电性连接于第一节点，源极电性连接于第一时钟信号，漏极电性连接于输出端，用来依据第一时钟信号在输出端输出信号脉冲；
下传电路，包括第二晶体管，该第二晶体管的栅极电性连接于第一节点，源极电性连接于第一时钟信号，漏极电性连接于驱动信号端，用来依据第一时钟信号，由驱动信号端输出驱动信号；
上拉控制电路，包括第三晶体管，该第三晶体管的栅极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的驱动信号端，源极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的输出端，漏极电性连接于第一节点，用来依据驱动信号端发出的驱动信号，导通上拉电路；
下拉保持电路，包括第一下拉保持电路；所述第一下拉保持电路包括：第四晶体管，其栅极电性连接于第一时钟信号，源极也电性连接于第一时钟信号，漏极电性连接于第二节点；第五晶体管，其栅极电性连接于驱动信号端，源极电性连接于第二节点，漏极电性连接于第二负电位，用于在驱动信号端处于高电位时下拉第二节点的电位；第六晶体管，其栅极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的驱动信号端，源极电性连接于第二节点，漏极电性连接于第二负电位，用于在驱动信号端处于高电位时下拉第二节点的电位；第七晶体管，其栅极电性连接于第二时钟信号，源极电性连接于第一时钟信号，漏极电性连接于第二节点；第八晶体管，其栅极电性连接于第二节点，源极电性连接于输出端，漏极电性连接于第一负电位；第九晶体管，其栅极电性连接于第二节点，源极电性连接于第一节点，漏极电性连接于第二负电位；第十晶体管，其栅极电性连接于第二节点，源极电性连接于驱动信号端，漏极电性连接于第三负电位；
下拉电路，包括：第十三晶体管，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端，源极电性连接于驱动信号端，漏极电性连接于第三负电位，用于在非作用期间拉低驱动信号端的电位，防止第五晶体管与第六晶体管在非作用期间产生漏电；第十五晶体管，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端，源极电性连接于第一节点，漏极电性连接于驱动信号端，用于在输出端输出完成后迅速下拉第一节点的电位。
上升电路，包括一电容，该电容两端分别电性连接于第一节点与输出端，用来二次抬升第一节点的电位，确保上拉电路输出端的正常输出；
该基于IGZO制程的栅极驱动电路中的TFT开关器件中的导通沟道为氧化物半导体导通沟道。
所述栅极驱动电路的第一级连接关系中，第三晶体管的栅极与源极均电性连接于电路的启动信号。
所述栅极驱动电路的最后一级连接关系中，第十三晶体管的栅极与第十五晶体管的栅极电性连接于电路的启动信号。
所述下拉保持电路还包括第二下拉保持电路；所述第二下拉保持电路包括第十一晶体管，其栅极电性连接于该第N级GOA单元的下二级第N+2级GOA单元的驱动信号端，源极电性连接于第一节点，漏极电性连接于第二负电位；第十二晶体管，其栅极电性连接于该第N级GOA单元的下二级第N+2级GOA单元的驱动信号端，源极电性连接于输出端，漏极电性连接于第一负电位。
所述栅极驱动电路的最后一级连接关系中，第十一晶体管的栅极与第十二晶体管的栅极均电性连接于第二级GOA单元的驱动信号端。
所述下拉电路还包括：第十四晶体管，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端，源极电性连接于输出端，漏极电性连接于第一负电位。
所述栅极驱动电路的最后一级连接关系中，第十四晶体管的栅极电性连接于电路的启动信号。
所述第一负电位、第二负电位与第三负电位的关系为：第三负电位<第二负电位<第一负电位。
所述第一负电位主要负责下拉输出端的电位，第二负电位主要负责下拉第一节点和第二节点的电位，第三负电位主要负责下拉驱动输出端的电位。
所述第一时钟信号与第二时钟信号是两个相位完全相反的高频时钟信号源。
本发明的有益效果：本发明的一种基于IGZO制程的栅极驱动电路，采用了三个逐渐递减的负电位分别对输出端，第一节点、第二节点，驱动信号端的电位做下拉处理，可以克服基于IGZO制程的栅极驱动电路的关键TFT漏电的问题。此外，采用驱动信号来处理第二节点的电位，减弱第一节点的负载作用，较好的稳定第一节点，有利于电路的输出端的稳定输出；下拉电路的第十五晶体管与驱动信号端直接相连可以提高第一节点电位的下拉速度，减小第一节点的延迟。最后，本发明针对IGZO材料的特点设计了单边的非对称下拉保持模块，有效的节省TFT的数量，合理的减小了TFT的寄生电容，可以有效的节约电路的功耗。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为常见GOA的电路图；
图2为对应于图1电路中各个信号的时序图；
图3为本发明基于IGZO制程的栅极驱动电路的第一实施例的电路图。
图4为本发明基于IGZO制程的栅极驱动电路中各个信号和节点的时序图；
图5为本发明基于IGZO制程的栅极驱动电路的第二实施例的电路图；
图6为本发明基于IGZO制程的栅极驱动电路的第三实施例的电路图；
图7为本发明基于IGZO制程的栅极驱动电路第一实施例中第一级GOA单元的电路图；
图8为本发明基于IGZO制程的栅极驱动电路第一实施例中最后一级GOA单元的电路图；
图9为本发明基于IGZO制程的栅极驱动电路第二实施例中最后一级GOA单元的电路图；
图10为本发明基于IGZO制程的栅极驱动电路第三实施例中最后一级GOA单元的电路图；
图11为本发明基于IGZO制程的栅极驱动电路的仿真实验效果图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请同时参阅图3、图7、图8，为本发明基于IGZO制程的栅极驱动电路的第一实施例。该基于IGZO制程的栅极驱动电路包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括一上拉控制电路100、一上拉电路200、一下传电路300、一下拉电路400、一下拉保持电路500、一上升电路600。上述各电路的组成以及具体的连接方式如下：
所述上拉电路200包括第一晶体管T1，该第一晶体管T1的栅极电性连接于第一节点Q(N)，源极电性连接于第一时钟信号CK，漏极电性连接于输出端G(N)。该第一晶体管T1用来依据第一时钟信号CK在输出端G(N)输出信号脉冲。
所述下传电路300包括第二晶体管T2，该第二晶体管T2的栅极电性连接于第一节点Q(N)，源极电性连接于第一时钟信号CK，漏极电性连接于驱动信号端ST(N)。该第二晶体管T2用来依据第一时钟信号CK，由驱动信号端ST(N)输出驱动信号。
所述上拉控制电路100包括第三晶体管T3，该第三晶体管T3的栅极电性连接与该第N级GOA单元的前一级第N-1级GOA单元的驱动信号端ST(N-1)，源极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的输出端G(N-1)，漏极电性连接于第一节点Q(N)。该第三晶体光T3用来依据驱动信号端ST(N-1)发出的驱动信号，导通所述上拉电路200。
所述下拉保持电路500，包括第一下拉保持电路510。所述第一下拉保持电路510包括：第四晶体管T4，其栅极电性连接于第一时钟信号CK，源极也电性连接于第一时钟信号CK，漏极电性连接于第二节点P(N)；第五晶体管T5，其栅极电性连接于驱动信号端ST(N)，源极电性连接于第二节点P(N)，漏极电性连接于第二负电位VSS2，该第五晶体管T5用于在驱动信号端ST(N)处于高电位时下拉第二节点P(N)的电位；第六晶体管T6，其栅极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的驱动信号端ST(N-1)，源极电性连接于第二节点P(N)，漏极电性连接于第二负电位VSS2，该第六晶体管T6用于在驱动信号端ST(N-1)处于高电位时下拉第二节点P(N)的电位；第七晶体管T7，其栅极电性连接于第二时钟信号XCK，源极电性连接于第一时钟信号CK，漏极电性连接于第二节点P(N)；第八晶体管T8，其栅极电性连接于第二节点P(N)，源极电性连接于输出端G(N)，漏极电性连接于第一负电位VSS1；第九晶体管T9，其栅极电性连接于第二节点P(N)，源极电性连接于第一节点Q(N)，漏极电性连接于第二负电位VSS2；第十晶体管T10，其栅极电性连接于第二节点P(N)，源极电性连接于驱动信号端ST(N)，漏极电性连接于第三负电位VSS3。
所述下拉电路400，包括：第十三晶体管T13，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端ST(N+1)，源极电性连接于驱动信号端ST(N)，漏极电性连接于第三负电位VSS3，该第十三晶体管T13用于在非作用期间拉低驱动信号端ST(N)的电位，防止第五晶体管T5与第六晶体管T6在非作用期间产生漏电；第十五晶体管T15，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端ST(N+1)，源极电性连接于第一节点Q(N)，漏极电性连接于驱动信号端ST(N)，该第十五晶体管T15用于在输出端G(N)输出完成后迅速下拉第一节点Q(N)的电位。
所述上升电路600包括电容Cb，该电容Cb两端分别电性连接于第一节点Q(N)与输出端G(N)，用来二次抬升第一节点Q(N)的电位，确保上拉电路200输出端G(N)的正常输出。
特别需要说明的是，上述电路中引入的三个负电位第一负电位VSS1、第二负电位VSS2与第三负电位VSS3的电压高低各不相同，且三者的关系为：第三负电位VSS3<第二负电位VSS2<第一负电位VSS1。所述第一负电位VSS1主要负责下拉输出端G(N)的电位，第二负电位VSS2主要负责下拉第一节点Q(N)和第二节点P(N)的电位，第三负电位VSS3主要负责下拉驱动输出端ST(N)的电位。
如图7所示，本发明本发明基于IGZO制程的栅极驱动电路的第一级连接关系中，第三晶体管T3的栅极与源极均电性连接于电路的启动信号STV。
如图8所示，本发明基于IGZO制程的栅极驱动电路的最后一级连接关系中，第十三晶体管T13的栅极与第十五晶体管T15的栅极电性连接于电路的启动信号STV。
此外，本发明基于IGZO制程的栅极驱动电路中各TFT开关器件中的导通沟道均为氧化物半导体导通沟道。
第一时钟信号CK与第二时钟信号XCK是两个相位完全相反的高频时钟信号源。
进一步的，请参阅图4，为本发明基于IGZO制程的栅极驱动电路中各个信号和节点的时序图，结合图3可知：第八晶体管T8用来将输出端G(N)维持在低电平；第九晶体管T9用来将第一节点Q(N)维持在低电平；第五晶体管T5用来当驱动信号端ST(N)处于高电位的时候将第二节点P(N)的电位下拉；第六晶体管T6用来当驱动信号端ST(N-1)处于高电位的时候将第二节点P(N)的电位下拉，从而关闭作用期间的下拉保持电路500，以防止对第一节点Q(N)和输出端G(N)输出的影响。
所述第二负电位VSS2的电位低于第一负电位VSS1，利用了两段分压原理有效的降低了第二节点P(N)的电位，而第二节点P(N)在作用期间被拉得越低，与其连接的三个晶体管T8、T9和T10就关得越好，可防止对输出端G(N)的放电导致输出异常，同时也拉低了第一节点Q(N)的电位，以更好的关闭T1和T2两个晶体管。第十晶体管T10和第十三晶体管T13负责对驱动信号端ST(N)的下拉处理，第三负电位VSS3的电位主要是用来拉低驱动信号端ST(N)的电位，防止第五晶体管T5和第六晶体管T6两个晶体管在非作用期间产生漏电。第十五晶体管T15负责在输出端G(N)输出完后紧接着于相邻的下一阶段对第一节点Q(N)的做下拉处理，保证第一节点Q(N)从高电位快速的降低到低电位，并且T15的漏极接驱动信号端ST(N)的电位，也能够将第一节点Q(N)在输出完之后快速的拉下来。
请同时参阅图5、图9，为本发明基于IGZO制程的栅极驱动电路的第二实施例。图5与图3中具有相同标号部分的组成、连接关系、功用与操作原理均相同，在此不再赘述。该第二实施例与第一实施例的区别在于，所述下拉电路400中增加第十四晶体管T14，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端ST(N+1)，源极电性连接于输出端G(N)，漏极电性连接于第一负电位VSS1。所述第十四晶体管T14用于在非作用期间下拉输出端G(N)的电位。由于本发明是基于IGZO制程的GOA电路，对应的W会很小，寄生电容也会较小，相应电路的波纹电流也很小，对输出端G(N)的输出的影响没有a-Si那么严重。因此在实际电路设计中也可以省掉该第十四晶体管T14，节约布线空间，减小功耗。
此外，如图9所示，在该第二实施例中，本发明基于IGZO制程的栅极驱动电路的最后一级连接关系中，所述第十四晶体管T14的栅极电性连接于电路的启动信号STV。
其它均与第一实施例相同，此处不再赘述。
请同时参阅图6、图10，为本发明基于IGZO制程的栅极驱动电路的第三实施例。图6与图3中具有相同标号部分的组成、连接关系、功用与操作原理均相同，在此不再赘述。该第三实施例与第一实施例的区别在于，所述下拉保持电路500还包括第二下拉保持电路520。所述第二下拉保持电路520包括：第十一晶体管T11，其栅极电性连接于该第N级GOA单元的下二级第N+2级GOA单元的驱动信号端ST(N+2)，源极电性连接于第一节点Q(N)，漏极电性连接于第二负电位VSS2；第十二晶体管T12，其栅极电性连接于该第N级GOA单元的下二级第N+2级GOA单元的驱动信号端ST(N+2)，源极电性连接于输出端G(N)，漏极电性连接于第一负电位VSS1。所述第十一晶体管T11与第十二晶体管T12分别用于在非作用期间下拉第一节点Q(N)的电位和输出端G(N)的电位。由于本发明是基于IGZO制程的GOA电路，对应的W会很小，寄生电容也会较小，相应电路的波纹电流也很小，对第一节点Q(N)的电位影响较小，对输出端G(N)的输出的影响也没有a-Si那么严重。因此在实际电路设计中也可以省掉该第十一晶体管T11和第十二晶体管T12，节约布线空间，减小功耗。
此外，如图10所示，在该第三实施例中，本发明基于IGZO制程的栅极驱动电路的最后一级连接关系中，所述第十一晶体管T11的栅极与第十二晶体管T12的栅极均电性连接于第二级GOA单元的驱动信号端ST(2)。
请参阅图11，为本发明基于IGZO制程的栅极驱动电路在60级电路中实施的仿真效果图，从图中可以看出：输出良好，可以达到预期的效果。
综上所述，本发明的一种基于IGZO制程的栅极驱动电路，采用了三个逐渐递减的负电位分别对输出端，第一节点、第二节点，驱动信号端的电位做下拉处理，可以克服基于IGZO制程的栅极驱动电路的关键TFT漏电的问题。此外，采用驱动信号来处理第二节点的电位，减弱第一节点的负载作用，较好的稳定第一节点，有利于电路的输出端的稳定输出；下拉电路的第十五晶体管与驱动信号端直接相连可以提高第一节点电位的下拉速度，减小第一节点的延迟。最后，本发明针对IGZO材料的特点设计了单边的非对称下拉保持模块，有效的节省TFT的数量，合理的减小了TFT的寄生电容，可以有效的节约电路的功耗。
虽然本发明已以较佳实施例揭露如上，但该较佳实施例并非用以限制本发明，该领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种基于IGZO制程的栅极驱动电路，其特征在于，包括：级联的多个GOA单元，设N为正整数，第N级GOA单元包括：
上拉电路(200)，包括第一晶体管(T1)，该第一晶体管(T1)的栅极电性连接于第一节点(Q(N))，源极电性连接于第一时钟信号(CK)，漏极电性连接于输出端(G(N))，用来依据第一时钟信号(CK)在输出端(G(N))输出信号脉冲；
下传电路(300)，包括第二晶体管(T2)，该第二晶体管(T2)的栅极电性连接于第一节点(Q(N))，源极电性连接于第一时钟信号(CK)，漏极电性连接于驱动信号端(ST(N))，用来依据第一时钟信号(CK)，由驱动信号端(ST(N))输出驱动信号；
上拉控制电路(100)，包括第三晶体管(T3)，该第三晶体管(T3)的栅极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的驱动信号端(ST(N-1))，源极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的输出端(G(N-1))，漏极电性连接于第一节点(Q(N))，用来依据驱动信号端(ST(N-1))发出的驱动信号，导通上拉电路(200)；
下拉保持电路(500)，包括第一下拉保持电路(510)；所述第一下拉保持电路(510)包括：第四晶体管(T4)，其栅极电性连接于第一时钟信号(CK)，源极也电性连接于第一时钟信号(CK)，漏极电性连接于第二节点(P(N))；第五晶体管(T5)，其栅极电性连接于驱动信号端(ST(N))，源极电性连接于第二节点(P(N))，漏极电性连接于第二负电位(VSS2)，用于在驱动信号端(ST(N))处于高电位时下拉第二节点(P(N))的电位；第六晶体管(T6)，其栅极电性连接于该第N级GOA单元的前一级第N-1级GOA单元的驱动信号端(ST(N-1))，源极电性连接于第二节点(P(N))，漏极电性连接于第二负电位(VSS2)，用于在驱动信号端(ST(N-1))处于高电位时下拉第二节点(P(N))的电位；第七晶体管(T7)，其栅极电性连接于第二时钟信号(XCK)，源极电性连接于第一时钟信号(CK)，漏极电性连接于第二节点(P(N))；第八晶体管(T8)，其栅极电性连接于第二节点(P(N))，源极电性连接于输出端(G(N))，漏极电性连接于第一负电位(VSS1)；第九晶体管(T9)，其栅极电性连接于第二节点(P(N))，源极电性连接于第一节点(Q(N))，漏极电性连接于第二负电位(VSS2)；第十晶体管(T10)，其栅极电性连接于第二节点(P(N))，源极电性连接于驱动信号端(ST(N))，漏极电性连接于第三负电位(VSS3)；
下拉电路(400)，包括：第十三晶体管(T13)，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端(ST(N+1))，源极电性连接于驱动信号端(ST(N))，漏极电性连接于第三负电位(VSS3)，用于在非作用期间拉低驱动信号端(ST(N))的电位，防止第五晶体管(T5)与第六晶体管(T6)在非作用期间产生漏电；第十五晶体管(T15)，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端(ST(N+1))，源极电性连接于第一节点(Q(N))，漏极电性连接于驱动信号端(ST(N))，用于在输出端(G(N))输出完成后迅速下拉第一节点(Q(N))的电位；
上升电路(600)，包括电容(Cb)，该电容(Cb)两端分别电性连接于第一节点(Q(N))与输出端(G(N))，用来二次抬升第一节点(Q(N))的电位，确保上拉电路(200)输出端(G(N))的正常输出；
该基于IGZO制程的栅极驱动电路中的TFT开关器件中的导通沟道为氧化物半导体导通沟道。
2.如权利要求1所述的基于IGZO制程的栅极驱动电路，其特征在于，所述栅极驱动电路的第一级连接关系中，第三晶体管(T3)的栅极与源极均电性连接于电路的启动信号(STV)。
3.如权利要求1所述的基于IGZO制程的栅极驱动电路，其特征在于，所述栅极驱动电路的最后一级连接关系中，第十三晶体管(T13)的栅极与第十五晶体管(T15)的栅极均电性连接于电路的启动信号(STV)。
4.如权利要求1所述的基于IGZO制程的栅极驱动电路，其特征在于，所述下拉保持电路(500)还包括第二下拉保持电路(520)；所述第二下拉保持电路(520)包括第十一晶体管(T11)，其栅极电性连接于该第N级GOA单元的下二级第N+2级GOA单元的驱动信号端(ST(N+2))，源极电性连接于第一节点(Q(N))，漏极电性连接于第二负电位(VSS2)；第十二晶体管(T12)，其栅极电性连接于该第N级GOA单元的下二级第N+2级GOA单元的驱动信号端(ST(N+2))，源极电性连接于输出端(G(N))，漏极电性连接于第一负电位(VSS1)。
5.如权利要求4所述的基于IGZO制程的栅极驱动电路，其特征在于，所述栅极驱动电路的最后一级连接关系中，第十一晶体管(T11)的栅极与第十二晶体管(T12)的栅极均电性连接于第二级GOA单元的驱动信号端(ST(2))。
6.如权利要求1所述的基于IGZO制程的栅极驱动电路，其特征在于，所述下拉电路(400)还包括：第十四晶体管(T14)，其栅极电性连接于该第N级GOA单元的下一级第N+1级GOA单元的驱动信号端(ST(N+1))，源极电性连接于输出端(G(N))，漏极电性连接于第一负电位(VSS1)。
7.如权利要求6所述的基于IGZO制程的栅极驱动电路，其特征在于，所述栅极驱动电路的最后一级连接关系中，第十四晶体管(T14)的栅极电性连接于电路的启动信号(STV)。
8.如权利要求1所述的基于IGZO制程的栅极驱动电路，其特征在于，所述第一负电位(VSS1)、第二负电位(VSS2)与第三负电位(VSS3)的关系为：第三负电位(VSS3)<第二负电位(VSS2)<第一负电位(VSS1)。
9.如权利要求8所述的基于IGZO制程的栅极驱动电路，其特征在于，所述第一负电位(VSS1)主要负责下拉输出端(G(N))的电位，第二负电位(VSS2)主要负责下拉第一节点(Q(N))和第二节点(P(N))的电位，第三负电位(VSS3)主要负责下拉驱动输出端(ST(N))的电位。
10.如权利要求1所述的该基于IGZO制程的栅极驱动电路，其特征在于，所述第一时钟信号(CK)与第二时钟信号(XCK)是两个相位完全相反的高频时钟信号源。
CN201410457955.XA 2014-09-10 2014-09-10 基于igzo制程的栅极驱动电路 Active CN104157260B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201410457955.XA CN104157260B (zh) 2014-09-10 2014-09-10 基于igzo制程的栅极驱动电路
GB1702414.2A GB2543707B (en) 2014-09-10 2014-09-19 A gate driver circuit basing on IGZO process
DE112014006942.6T DE112014006942T5 (de) 2014-09-10 2014-09-19 Gate-Treiberschaltung auf Basis eines IGZO-Vorgangs
JP2017513121A JP6423956B2 (ja) 2014-09-10 2014-09-19 Ｉｇｚｏ製造工程に基づくゲート電極駆動回路
KR1020177004328A KR101944640B1 (ko) 2014-09-10 2014-09-19 Igzo 프로세스 기반인 게이트 전극 구동회로
PCT/CN2014/086888 WO2016037380A1 (zh) 2014-09-10 2014-09-19 基于igzo制程的栅极驱动电路
US14/426,366 US9472155B2 (en) 2014-09-10 2014-09-19 Gate driver circuit basing on IGZO process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410457955.XA CN104157260B (zh) 2014-09-10 2014-09-10 基于igzo制程的栅极驱动电路

Publications (2)

Publication Number Publication Date
CN104157260A true CN104157260A (zh) 2014-11-19
CN104157260B CN104157260B (zh) 2016-09-28

Family

ID=51882745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410457955.XA Active CN104157260B (zh) 2014-09-10 2014-09-10 基于igzo制程的栅极驱动电路

Country Status (7)

Country Link
US (1) US9472155B2 (zh)
JP (1) JP6423956B2 (zh)
KR (1) KR101944640B1 (zh)
CN (1) CN104157260B (zh)
DE (1) DE112014006942T5 (zh)
GB (1) GB2543707B (zh)
WO (1) WO2016037380A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016037381A1 (zh) * 2014-09-10 2016-03-17 深圳市华星光电技术有限公司 基于igzo制程的栅极驱动电路
CN106683631A (zh) * 2016-12-30 2017-05-17 深圳市华星光电技术有限公司 一种igzo薄膜晶体管的goa电路及显示装置
CN107369422A (zh) * 2017-08-16 2017-11-21 深圳市华星光电半导体显示技术有限公司 一种goa驱动电路及液晶显示装置
JP2018506053A (ja) * 2014-12-12 2018-03-01 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 走査駆動回路
CN110097861A (zh) * 2019-05-20 2019-08-06 深圳市华星光电半导体显示技术有限公司 可降低漏电流的栅极驱动电路及其显示器
KR20190095455A (ko) * 2016-12-30 2019-08-14 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 스캐닝 구동 회로, 구동 회로 및 디스플레이 장치
US10636377B2 (en) 2017-11-21 2020-04-28 Au Optronics Corporation Multiplexer circuit and display panel thereof
CN111312184A (zh) * 2019-07-30 2020-06-19 友达光电股份有限公司 移位暂存器与相关的显示装置
WO2023206677A1 (zh) * 2022-04-26 2023-11-02 惠州华星光电显示有限公司 Goa电路及显示面板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448592B (zh) * 2016-10-18 2018-11-02 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
JP7069589B2 (ja) 2017-08-03 2022-05-18 大日本印刷株式会社 包装袋
US10446102B2 (en) * 2017-08-16 2019-10-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd GOA driving circuit and LCD device
US10453414B2 (en) * 2017-08-16 2019-10-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd GOA circuit and LCD device
US10475407B2 (en) * 2017-08-29 2019-11-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd GOA circuit and display device
CN107578741B (zh) * 2017-09-28 2020-03-27 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US10510314B2 (en) * 2017-10-11 2019-12-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit having negative gate-source voltage difference of TFT of pull down module
US10217429B1 (en) * 2017-10-25 2019-02-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit
CN107993620B (zh) * 2017-11-17 2020-01-10 武汉华星光电技术有限公司 一种goa电路
CN110858469B (zh) * 2018-08-23 2021-02-09 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN112331156B (zh) * 2020-11-04 2021-11-23 武汉华星光电技术有限公司 Goa电路及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040257147A1 (en) * 2003-06-23 2004-12-23 Hun Jeoung Method of reducing OFF-current of a thin film transistor for display device and circuit for the same
CN101521043A (zh) * 2009-03-19 2009-09-02 友达光电股份有限公司 移位缓存器
CN101937718A (zh) * 2010-08-04 2011-01-05 友达光电股份有限公司 双向移位寄存器
CN103021360A (zh) * 2012-10-11 2013-04-03 友达光电股份有限公司 可防止漏电的栅极驱动电路
CN103928009A (zh) * 2014-04-29 2014-07-16 深圳市华星光电技术有限公司 用于窄边框液晶显示器的栅极驱动器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101568258B1 (ko) * 2009-06-26 2015-11-11 엘지디스플레이 주식회사 쉬프트 레지스터
CN102629444B (zh) * 2011-08-22 2014-06-25 北京京东方光电科技有限公司 栅极集成驱动电路、移位寄存器及显示屏
US8995607B2 (en) * 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
TWI480882B (zh) * 2012-09-04 2015-04-11 Au Optronics Corp 移位暫存器及其驅動方法
TWI463460B (zh) * 2013-05-10 2014-12-01 Au Optronics Corp 電壓拉升電路、移位暫存器和閘極驅動模組
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
US9501989B2 (en) * 2014-04-29 2016-11-22 Shenzhen China Star Optoelectronics Technology Co. Gate driver for narrow bezel LCD
US9418613B2 (en) * 2014-11-03 2016-08-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit of LTPS semiconductor TFT

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040257147A1 (en) * 2003-06-23 2004-12-23 Hun Jeoung Method of reducing OFF-current of a thin film transistor for display device and circuit for the same
CN101521043A (zh) * 2009-03-19 2009-09-02 友达光电股份有限公司 移位缓存器
CN101937718A (zh) * 2010-08-04 2011-01-05 友达光电股份有限公司 双向移位寄存器
CN103021360A (zh) * 2012-10-11 2013-04-03 友达光电股份有限公司 可防止漏电的栅极驱动电路
CN103928009A (zh) * 2014-04-29 2014-07-16 深圳市华星光电技术有限公司 用于窄边框液晶显示器的栅极驱动器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016037381A1 (zh) * 2014-09-10 2016-03-17 深圳市华星光电技术有限公司 基于igzo制程的栅极驱动电路
GB2543235A (en) * 2014-09-10 2017-04-12 Shenzhen China Star Optoelect Gate electrode drive circuit based on IGZO process
GB2543235B (en) * 2014-09-10 2020-07-15 Shenzhen China Star Optoelect A gate driver circuit basing on IGZO process
JP2018506053A (ja) * 2014-12-12 2018-03-01 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 走査駆動回路
CN106683631B (zh) * 2016-12-30 2018-06-22 深圳市华星光电技术有限公司 一种igzo薄膜晶体管的goa电路及显示装置
WO2018120303A1 (zh) * 2016-12-30 2018-07-05 深圳市华星光电技术有限公司 一种igzo薄膜晶体管的goa电路及显示装置
US10109251B2 (en) 2016-12-30 2018-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driver on array (GOA) circuit of IGZO thin film transistor and display device thereof
KR20190095455A (ko) * 2016-12-30 2019-08-14 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 스캐닝 구동 회로, 구동 회로 및 디스플레이 장치
CN106683631A (zh) * 2016-12-30 2017-05-17 深圳市华星光电技术有限公司 一种igzo薄膜晶体管的goa电路及显示装置
KR102221690B1 (ko) * 2016-12-30 2021-03-02 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 스캐닝 구동 회로, 구동 회로 및 디스플레이 장치
CN107369422A (zh) * 2017-08-16 2017-11-21 深圳市华星光电半导体显示技术有限公司 一种goa驱动电路及液晶显示装置
US10636377B2 (en) 2017-11-21 2020-04-28 Au Optronics Corporation Multiplexer circuit and display panel thereof
CN110097861A (zh) * 2019-05-20 2019-08-06 深圳市华星光电半导体显示技术有限公司 可降低漏电流的栅极驱动电路及其显示器
WO2020232781A1 (zh) * 2019-05-20 2020-11-26 深圳市华星光电半导体显示技术有限公司 可降低漏电流的栅极驱动电路及其显示器
CN111312184A (zh) * 2019-07-30 2020-06-19 友达光电股份有限公司 移位暂存器与相关的显示装置
WO2023206677A1 (zh) * 2022-04-26 2023-11-02 惠州华星光电显示有限公司 Goa电路及显示面板

Also Published As

Publication number Publication date
JP2017529787A (ja) 2017-10-05
GB2543707B (en) 2020-07-15
DE112014006942T5 (de) 2017-06-22
KR101944640B1 (ko) 2019-01-31
JP6423956B2 (ja) 2018-11-14
GB201702414D0 (en) 2017-03-29
GB2543707A (en) 2017-04-26
US9472155B2 (en) 2016-10-18
CN104157260B (zh) 2016-09-28
US20160247476A1 (en) 2016-08-25
KR20170035972A (ko) 2017-03-31
WO2016037380A1 (zh) 2016-03-17

Similar Documents

Publication Publication Date Title
CN104157259B (zh) 基于igzo制程的栅极驱动电路
CN104157260A (zh) 基于igzo制程的栅极驱动电路
CN103928009B (zh) 用于窄边框液晶显示器的栅极驱动器
CN102779478B (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN103440839B (zh) 移位寄存单元、移位寄存器和显示装置
CN104485079B (zh) 用于液晶显示装置的goa电路
CN104464662A (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104517577B (zh) 液晶显示装置及其栅极驱动器
CN104795034A (zh) 一种goa电路及液晶显示器
CN104732904B (zh) 显示器及其栅极驱动电路和栅极驱动单元电路
CN105336302A (zh) 基于ltps半导体薄膜晶体管的goa电路
CN102402936B (zh) 栅极驱动电路单元、栅极驱动电路和显示装置
CN104392701A (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104409055A (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104392700A (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104464656A (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104464660A (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104505050A (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104464657A (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN105788553A (zh) 基于ltps半导体薄膜晶体管的goa电路
CN108288450A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN104464659A (zh) 低温多晶硅薄膜晶体管goa电路
CN103854587A (zh) 栅极驱动电路及其单元和一种显示器
CN106847162A (zh) 栅极驱动单元、驱动方法、栅极驱动电路和显示装置
CN105931611B (zh) 一种阵列基板行驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant