CN103489484A - 一种移位寄存器单元及栅极驱动电路 - Google Patents

一种移位寄存器单元及栅极驱动电路 Download PDF

Info

Publication number
CN103489484A
CN103489484A CN201310432095.XA CN201310432095A CN103489484A CN 103489484 A CN103489484 A CN 103489484A CN 201310432095 A CN201310432095 A CN 201310432095A CN 103489484 A CN103489484 A CN 103489484A
Authority
CN
China
Prior art keywords
pull
tft
film transistor
thin film
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310432095.XA
Other languages
English (en)
Other versions
CN103489484B (zh
Inventor
曹昆
吴仲远
段立业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310432095.XA priority Critical patent/CN103489484B/zh
Priority to JP2016543290A priority patent/JP6305545B2/ja
Priority to US14/366,534 priority patent/US9257084B2/en
Priority to EP13863683.2A priority patent/EP3051537B1/en
Priority to PCT/CN2013/089615 priority patent/WO2015039393A1/zh
Priority to KR1020147019948A priority patent/KR101624441B1/ko
Publication of CN103489484A publication Critical patent/CN103489484A/zh
Application granted granted Critical
Publication of CN103489484B publication Critical patent/CN103489484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

本发明提供了一种移位寄存器单元及栅极驱动电路，用于抑制由于阈值电压漂移和对输出端子拉低存在间隙所导致的输出错误，提高移位寄存器单元的稳定性。所述移位寄存器单元中，下拉驱动模块连接第一时钟信号输入端和第二时钟信号输入端，用于响应第一时钟信号，将第一时钟信号提供给第一下拉节点，响应于第二时钟信号，将所述第二时钟信号提供给第二下拉节点；响应于上拉节点的电压信号，将第一低电压信号提供给第一下拉节点和第二下拉节点；响应于第一下拉节点的电压信号，将第一低电压信号提供给第二下拉节点；以及响应于第二下拉节点的电压信号，将第一低电压信号提供给第一下拉节点。

Description

一种移位寄存器单元及栅极驱动电路
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种移位寄存器单元及栅极驱动电路。
背景技术
薄膜晶体管液晶显示器（TFT-LCD）驱动器主要包括栅极驱动电路和数据驱动电路，其中，栅极驱动电路将输入的时钟信号通过移位寄存器单元转换后加在液晶显示面板的栅线上，栅极驱动电路可以与TFT形成具有相同工艺并与TFT一起同时形成在LCD面板上。栅极驱动电路包括具有多级的移位寄存器单元，每级均连接到相应的栅极线以输出栅极驱动信号。栅极驱动电路的各级彼此相连，起始信号输入至各级中的第一级并顺序的将栅极驱动信号输出至栅极线，其中当前级的输入端连接到上一级的输出端，并且下一级的输出端连接到当前级的控制端。
在LCD面板设置上述结构的栅极驱动电路，目前栅极驱动电路设计中，一般通过设置下拉节点将非输出行的输出端子的电位拉低，但是，如果下拉节点长期处于直流高电平工作状态，可能会导致相关的薄膜晶体管的阈值电压发生漂移，影响降噪效果；如果下拉节点的电压信号为交流信号，虽然可以降低阈值漂移造成的影响，但是交流信号在进行拉低时存在间隙，可能会发生输出错误，进而产生读写错误。
发明内容
本发明实施例提供了一种移位寄存器单元及栅极驱动电路，用于抑制由于阈值电压漂移和对输出端子拉低存在间隙所导致的输出错误，提高移位寄存器单元的稳定性。
本发明实施例提供的一种移位寄存器单元，所述移位寄存器单元包括输入模块、第一输出模块、下拉驱动模块、下拉模块和第一输出放电模块；其中，
所述输入模块，连接该移位寄存器单元的输入信号端和第一时钟信号输入端，用于响应输入信号和第一时钟信号，将输入信号提供给上拉节点，所述上拉节点为所述输入模块与所述第一输出模块的连接点；
所述第一输出模块，连接第二时钟信号输入端，用于响应所述上拉节点的电压信号，将第二时钟信号提供给第一输出端子；
所述下拉驱动模块，连接第一时钟信号输入端和第二时钟信号输入端，用于响应第一时钟信号，将所述第一时钟信号提供给第一下拉节点，响应于第二时钟信号，将所述第二时钟信号提供给第二下拉节点；响应于上拉节点的电压信号，将第一低电压信号提供给第一下拉节点和第二下拉节点；响应于第一下拉节点的电压信号，将第一低电压信号提供给第二下拉节点；以及响应于第二下拉节点的电压信号，将第一低电压信号提供给第一下拉节点；其中，所述第一下拉节点和第二下拉节点均为所述下拉驱动模块与所述下模块的连接点；
所述下拉模块，用于响应第一下拉节点和第二下拉节点的电压信号，将第一低电压信号提供给上拉节点；
所述第一输出放电单元，用于响应第一下拉节点和第二下拉节点的电压信号，将第二低电压信号提供给该移位寄存器单元的第一输出端子；
其中，所述第一低电压信号小于或等于第二低电压信号。
所述移位寄存器单元中，下拉驱动模块连接第一时钟信号输入端和第二时钟信号输入端，用于响应第一时钟信号，将所述第一时钟信号提供给第一下拉节点，响应于第二时钟信号，将所述第二时钟信号提供给第二下拉节点；响应于上拉节点的电压信号，将第一低电压信号提供给第一下拉节点和第二下拉节点；响应于第一下拉节点的电压信号，将第一低电压信号提供给第二下拉节点；以及响应于第二下拉节点的电压信号，将第一低电压信号提供给第一下拉节点；其中，所述第一下拉节点和第二下拉节点均为所述下拉驱动模块与所述下模块的连接点；在非输出阶段，所述第一下拉节点和第二节点的电压信号均为交流信号有效抑制了由元件自身的阈值电压的漂移导致的错误输出，提高了降噪效果，同时，所述第一下拉节点和第二节点的电压信号互补，使得在非输出阶段第一输出放电模块始终对第一输出端子进行放电，克服了由于对第一输出端子拉低存在间隙所导致的输出错误。
较佳的，所述输入模块包括：
第一薄膜晶体管，其栅极与源极同时连接该移位寄存器单元的输入信号端，漏极连接第二薄膜晶体管的源极；
第二薄膜晶体管，其栅极连接第一时钟信号输入端，漏极连接上拉节点。
通过所述第一薄膜晶体管和第二薄膜晶体管，将输入信号提供给上拉节点，使得上拉节点的电位升高。
较佳的，所述第一输出模块包括：
第三薄膜晶体管，其栅极连接上拉节点，漏极连接第二时钟信号输入端，源极连接第一输出端子；
电容，连接在上拉节点与第一输出端子之间。
当上拉节点为高电平时，第三薄膜晶体管导通，第二时钟信号就可以通过所述第三薄膜晶体管提供给输出端子；所述电容用于保持上拉节点的电位，使得第三薄膜晶体管在一定时间内保持导通状态。
较佳的，所述下拉驱动模块包括：
第四薄膜晶体管，其栅极和漏极同时连接第一时钟信号输入端，源极连接第一下拉节点；
第五薄膜晶体管，其栅极和源极同时连接第二时钟信号输入端，漏极连接第二下拉节点；
第六薄膜晶体管，其栅极连接上拉节点，漏极连接第一下拉节点，源极连接第七薄膜晶体管的漏极；
第七薄膜晶体管，其栅极连接上拉节点，源极连接第一低电压信号输入端；
第八薄膜晶体管，其栅极连接上拉节点，漏极连接第二下拉节点，源极连接第九薄膜晶体管的漏极；
第九薄膜晶体管，其栅极连接上拉节点，源极连接第一低电压信号输入端；
第十薄膜晶体管，其栅极连接第二下拉节点，漏极连接第一下拉节点，源极连接第一低电压信号输入端；
第十一薄膜晶体管，其栅极连接第一下拉节点，源极连接第二下拉节点，漏极连接第一低电压信号输入端。
所述下拉单元，通过第四薄膜晶体管对第一下拉节点充电，通过第五薄膜晶体管对第二下拉节点充电，并通过所述第六薄膜晶体管、第七薄膜晶体管和第十薄膜晶体管对第一下拉节点进行放电，通过所述第八薄膜晶体管、第九薄膜晶体管和第十一薄膜晶体管对第二下拉节点进行放电；由于所述在非输出阶段，第一下拉节点和第二下拉节点的电位均为交流信号，有效抑制了由元件自身的阈值电压的漂移导致的错误输出，提高了降噪的效果；且第一下拉节点的电压信号与第二下拉节的电压信号互补，使得在非输出阶段第一输出放电模块始终对第一输出端子进行放电，克服了由于对输出端子拉低存在间隙所导致的输出错误。
较佳的，所述下拉模块包括：
第十二薄膜晶体管，其栅极连接第一下拉节点，源极连接上拉节点，漏极连接第十三薄膜晶体管的漏极；
第十三薄膜晶体管，其栅极连接第一下拉节点，漏极连接第一低电压信号输入端；
第十四薄膜晶体管，其栅极连接第二下拉节点，源极连接上拉节点，漏极连接第十五薄膜晶体管的源极；
第十五薄膜晶体管，其栅极连接第二下拉节点，漏极连接第一低电压信号输入端。
所述下拉模块，通过响应第一下拉节点的电压信号和第二下拉节点的电压信号，对上拉节点进行持续放电，消除由交流电信号引起的噪声。
较佳的，所述第一输出放电模块包括：
第十六薄膜晶体管，其栅极连接第一下拉节点，漏极连接第一输出端子，源极连接第二低电压信号输入端；
第十七薄膜晶体管，其栅极连接第二下拉节点，漏极连接第一输出端子，源极连接第二低电压信号输入端。
所述第一输出放电模块，响应于第一下拉节点的电压信号和第二下拉节点的电压信号，在非输出阶段对第一输出端子进行持续放电，消除由交流电信号引起的噪声。
较佳的，所述移位寄存器单元还包括第二输出模块，所述第二输出模块连接第二时钟信号输入端，用于响应所述上拉节点的电压信号，将第二时钟信号提供给该移位寄存器单元的第二输出端子，为上一级移位寄存器单元提供复位信号。
其中，所述第二输出模块包括：
第十八薄膜晶体管，其栅极连接上拉节点，漏极连接第二时钟信号输入端，源极连接第二输出端子。
较佳的，所述移位寄存器单元还包括第二输出放电模块，用于响应第一下拉节点和第二下拉节点的电压信号，将第二低电压信号提供给第二输出端子。
所述第二输出放电模块包括：
第十九薄膜晶体管，其栅极连接第一下拉节点，漏极连接第二输出端子，源极连接第二低电压信号输入端；
第二十薄膜晶体管，其栅极连接第二下拉节点，漏极连接第二输出端子，源极连接第二低电压信号输入端。
所述第二输出放电模块，响应于第一下拉节点的电压信号和第二下拉节点的电压信号，在非输出阶段对第二输出端子进行持续放电，消除由交流电信号引起的噪声。
较佳的，所述移位寄存器单元还包括第三输出模块，所述第三输出模块连接第二时钟信号输入端，用于响应所述上拉节点的电压信号，将第二时钟信号提供给第三输出端子，为下一级移位寄存器单元提供起始信号。
其中，所述第三输出模块包括：
第二十一薄膜晶体管，其栅极连接上拉节点，漏极连接第二时钟信号输入端，源极连接第三输出端子。
较佳的，所述移位寄存器单元还包括第三输出放电模块，用于响应第一下拉节点和第二下拉节点的电压信号，将第一低电压信号提供给第三输出端子。
所述第三输出放电模块包括：
第二十二薄膜晶体管，其栅极连接第一下拉节点，漏极连接第三输出端子，源极连接第一低电压信号输入端；
第二十三薄膜晶体管，其栅极连接第二下拉节点，漏极连接第三输出端子，源极连接第一低电压信号输入端。
所述第三输出放电模块，通过响应第一下拉节点的电压信号和第二下拉节点的电压信号，在非输出阶段对第三输出端子进行持续放电，消除由交流电信号引起的噪声。
较佳的，所述移位寄存器单元还包括反馈模块，响应于第三输出端子的电压信号，将第二输出端子的电压信号提供给输入模块和下拉模块。
其中，所述反馈模块包括：
第二十四薄膜晶体管，其栅极连接第三输出端子，漏极同时连接第二薄膜晶体管的源极、第十二薄膜晶体管的漏极和第十四薄膜晶体管的漏极，源极连接第二输出端子。
所述反馈电路上的电压信号为高电平时，第二薄膜晶体管的源极极电位大于第二薄膜晶体管的漏极电位，第十二薄膜晶体管的漏极电位大于第十二薄膜晶体管的源极电位，第二薄膜晶体管和第十二薄膜晶体管完全截止，可有效的防止因第一薄膜晶体管和第二薄膜晶体管中存在暗电流而导致的对上拉节点进行放电，以及因第十二薄膜晶体管和第十三薄膜晶体管中存在暗电流而导致的对上拉节点放电。
较佳的，所述第一低电压信号小于第二低电压信号，当第一下拉节点和第二下拉节点均为低电平时，第一下拉节点和第二下拉节点的电位低于第二低电压信号的电位，使得其栅极连接第一下拉节点或第二下拉节点、源极连接第二低电压信号的薄膜晶体管更容易截止，有效防止了暗电流的产生。
本发明实施例提供了一种栅极驱动电路，包括级联的各级移位寄存器单元，其中，第一级移位寄存器单元的输入信号端连接该栅极驱动电路的起始信号端，第一级移位寄存器单元的复位信号端连接第二级移位寄存器单元的任一输出端子；最后一级移位寄存器单元的输入信号端连接前一级移位寄存器单元的任一输出端子，最后一级移位寄存器单元的复位信号端连接起始信号端；
除第一级和最后一级移位寄存器单元外，其余各级移位寄存器单元的输入信号端连接上一级移位寄存器单元的任一输出端子，复位信号端连接下一级移位寄存器单元的任一输出端子；
所有级联的移位寄存器单元均为上述的移位寄存器单元。
附图说明
图1为本发明实施例一提供的一种移位寄存器单元的结构示意图；
图2为本发明实施例二提供的另一种移位寄存器单元的结构示意图；
图3为本发明实施例三提供的一种由图1所示的移位寄存器单元组成的栅极驱动电路的结构示意图；
图4为本发明实施例一提供的移位寄存器单元的各信号端的时序信号图；
图5为本发明实施例四提供的一种由图1所示的移位寄存器单元组成的栅极驱动电路的结构示意图。
具体实施方式
本发明实施例提供了一种移位寄存器单元及栅极驱动电路，用于抑制由于阈值电压漂移和对输出端子拉低存在间隙所导致的输出错误，提高移位寄存器单元的稳定性。
下面结合附图，对本发明进行说明。
本发明实施例一提供了一种移位寄存器单元，其结构如图1所示，从图1中可以看出，所述移位寄存器单元包括：输入模块101、第一输出模块102、下拉驱动模块103、下拉模块104和第一输出放电模块105；
所述输入模块101，连接该移位寄存器单元的输入信号端和第一时钟信号输入端，用于响应输入信号和第一时钟信号，将输入信号提供给上拉节点，所述上拉节点为所述输入模块与所述第一输出模块的连接点；
所述第一输出模块102，连接第二时钟信号输入端，用于响应所述上拉节点的电压信号，将第二时钟信号提供给该移位寄存器单元的第一输出端子；
所述下拉驱动模块103，连接第一时钟信号输入端和第二时钟信号输入端，用于响应第一时钟信号，将所述第一时钟信号提供给第一下拉节点，响应于第二时钟信号，将所述第二时钟信号提供给第二下拉节点；响应于上拉节点的电压信号，将第一低电压信号提供给第一下拉节点和第二下拉节点；响应于第一下拉节点的电压信号，将第一低电压信号提供给第二下拉节点；以及响应于第二下拉节点的电压信号，将第一低电压信号提供给第一下拉节点；其中，所述第一下拉节点和第二下拉节点均为所述下拉驱动模块与所述下模块的连接点；
所述下拉模块104，用于响应第一下拉节点和第二下拉节点的电压信号，将第一低电压信号提供给上拉节点；
所述第一输出放电单元105，用于响应第一下拉节点和第二下拉节点的电压信号，将第二低电压信号提供给该移位寄存器单元的第一输出端子。
其中，所述第一低电压信号小于或等于第二低电压信号；所述第一低电压信号和第二低电压信号均为负电压，用于将与之连接的节点和/或输出端子的电位拉低。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
如图1中所示的移位寄存器单元，包括：输入模块101、第一输出模块102、下拉驱动模块103、下拉模块104和第一输出放电模块105；
具体的，所述输入模块101，包括：
第一薄膜晶体管T1，其栅极与源极同时连接该移位寄存器单元的输入信号端INPUT，漏极连接第二薄膜晶体管T2的源极；
第二薄膜晶体管T2，其栅极连接第一时钟信号CK输入端，漏极连接上拉节点PU。
通过所述第一薄膜晶体管T1和第二薄膜晶体管T2，将输入信号提供给上拉节点PU，使得上拉节点PU的电位升高。
第一输出模块102，具体包括：
第三薄膜晶体管T3，其栅极连接上拉节点PU，漏极连接第二时钟信号CKB输入端，源极连接第一输出端子OT1；
电容C，连接在上拉节点PU与第一输出端子OT1之间，用于保持上拉节点PU的电位，使得第三薄膜晶体管T3在一定时间内保持导通状态。
下拉驱动模块103，具体包括：
第四薄膜晶体管T4，其栅极和漏极同时连接第一时钟信号CK输入端，源极连接第一下拉节点PD1；
第五薄膜晶体管T5，其栅极和源极同时连接第二时钟信号CKB输入端，漏极连接第二下拉节点PD2；
第六薄膜晶体管T6，其栅极连接上拉节点PU，漏极连接第一下拉节点PD1，源极连接第七薄膜晶体管T7的漏极；
第七薄膜晶体管T7，其栅极连接上拉节点PU，源极连接第一低电压信号Vgl_1输入端；
第八薄膜晶体管T8，其栅极连接上拉节点PU，漏极连接第二下拉节点PD2，源极连接第九薄膜晶体管T9的漏极；
第九薄膜晶体管T9，其栅极连接上拉节点PU，源极连接第一低电压信号Vgl_1输入端；
第十薄膜晶体管T10，其栅极连接第二下拉节点PD2，漏极连接第一下拉节点PD1，源极连接第一低电压信号Vgl_1输入端；
第十一薄膜晶体管T11，其栅极连接第一下拉节点PD1，源极连接第二下拉节点PD2，漏极连接第一低电压信号Vgl_1输入端；
所述下拉单元103，通过第四薄膜晶体管T4对第一下拉节点PD1充电，通过第五薄膜晶体管T5对第二下拉节点PD2充电，并通过所述第六薄膜晶体管T6、第七薄膜晶体管T7和第十薄膜晶体管T10对第一下拉节点PD1进行放电，通过所述第八薄膜晶体管T8、第九薄膜晶体管T9和第十一薄膜晶体管T11对第二下拉节点PD2进行放电；由于所述在非输出阶段，第一下拉节点PD1和第二下拉节点PD2的电位均为交流信号，可有效抑制由元件自身的阈值电压的漂移导致的错误输出，提高了降噪效果；且第一下拉节点PD1的电压信号与第二下拉节点PD2的电压信号互补，使得在非输出阶段第一输出放电模块105始终对第一输出端子OT1进行放电，克服了由于对输出端子拉低存在间隙所导致的输出错误。
所述下拉模块104，具体包括：
第十二薄膜晶体管T12，其栅极连接第一下拉节点PD1，源极连接上拉节点PU，漏极连接第十三薄膜晶体管T13的漏极；
第十三薄膜晶体管T13，其栅极连接第一下拉节点PD1，漏极连接第一低电压信号Vgl_1输入端；
第十四薄膜晶体管T14，其栅极连接第二下拉节点PD2，源极连接上拉节点PU，漏极连接第十五薄膜晶体管T15的源极；
第十五薄膜晶体管T15，其栅极连接第二下拉节点PD2，漏极连接第一低电压信号Vgl_1输入端。
所述下拉模块104，通过响应第一下拉节点PD1的电压信号和第二下拉节点PD2的电压信号，对上拉节点PU进行持续放电，消除由交流电信号引起的噪声。
所述第一输出放电模块105，具体包括：
第十六薄膜晶体管T16，其栅极连接第一下拉节点PD1，漏极连接第一输出端子OT1，源极连接第二低电压信号Vgl_2输入端；
第十七薄膜晶体管T17，其栅极连接第二下拉节点PD2，漏极连接第一输出端子OT1，源极连接第二低电压信号Vgl_2输入端。
所述第一输出放电模块105，响应第一下拉节点PD1的电压信号和第二下拉节点PD2的电压信号，在非输出阶段对第一输出端子OT1进行持续放电，消除由交流电信号引起的噪声。
所述移位寄存器单元中，下拉驱动模块104连接第一时钟信号CK输入端和第二时钟信号CKB输入端，用于响应第一时钟信号CK，将所述第一时钟信号CK提供给第一下拉节点PD1，响应于第二时钟信号CKB，将所述第二时钟信号CKB提供给第二下拉节点PD2；响应于上拉节点PU的电压信号，将第一低电压信号Vgl_1提供给第一下拉节点PD1和第二下拉节点PD2；响应于第一下拉节点PD1的电压信号，将第一低电压信号Vgl_1提供给第二下拉节点PD2；以及响应于第二下拉节点PD2的电压信号，将第一低电压信号Vgl_1提供给第一下拉节点PD1；在非输出阶段，所述第一下拉节点PD1和第二节点PD2的电压信号均为交流信号有效抑制了由元件自身的阈值电压的漂移导致的错误输出，同时，所述第一下拉节点PD1和第二节点PD2的电压信号互补，使得在非输出阶段第一输出放电模块105始终处于对第一输出端子放电，克服了由于对输出端子拉低存在间隙所导致的输出错误。
所述移位寄存器单元中中还设置有复位信号输入端RESET，所述复位信号输入端RESET同时连接第六薄膜晶体管T6的源极和第八薄膜晶体管T8的源极。所述复位信号输入端RESET向第六薄膜晶体管T6的漏极和第八薄膜晶体管T8的漏极连接，当复位信号为高电平时，所述第六薄膜晶体管T6的漏极和第八薄膜晶体管T8也为高电平，使得所述六薄膜晶体管T6和所述第八薄膜晶体管T8迅速截止，防止第六薄膜晶体管T6通过暗电流对第一下拉节点PD1进行放电，同时防止第八薄膜晶体管T8通过暗电流对第二下拉节点PD2进行放电。
所述第一低电压信号Vgl_1小于第二低电压信号Vgl_2，使得所述第十六薄膜晶体管T16和所述第十七薄膜晶体T17管更容易截止，有效的防止了述第十六薄膜晶体管T16和所述第十七薄膜晶体管T17通过暗电流在输出阶段对第一输出端子OT1进行放电。
本发明实施例二还提供了一种移位寄存器单元，参见图2，图2所示的移位寄存器单元不仅包括：输入模块101、第一输出模块102、下拉驱动模块103、下拉模块104和第一输出放电模块105，图2所示的移位寄存器单元还包括：第二输出模块106、第二输出放电模块107、第三输出模块108、第三输出放电模块109以及反馈模块110；
其中，所述第二输出模块106，连接第二时钟信号CKB输入端，用于响应所述上拉节点PU的电压信号，将第二时钟信号CKB提供给第二输出端子OT2，为上一级移位寄存器单元提供复位信号；
所述第二输出模块106，具体包括：
第十八薄膜晶体管T18，其栅极连接上拉节点PU，漏极连接第二时钟信号CKB输入端，源极连接第二输出端子OT2。
所述第二输出放电模块107，用于响应第一下拉节点PD1和第二下拉节点PD2的电压信号，将第二低电压信号Vgl_2提供给第二输出端子OT2；
所述第二输出放电模块107，具体包括：
第十九薄膜晶体管T19，其栅极连接第一下拉节点PD1，漏极连接第二输出端子OT2，源极连接第二低电压信号Vgl_2输入端；
第二十薄膜晶体管T20，其栅极连接第二下拉节点PD2，漏极连接第二输出端子OT2，源极连接第二低电压信号Vgl_2输入端。
所述第二输出放电模块107，响应于第一下拉节点PD1的电压信号和第二下拉节点PD2的电压信号，在非输出阶段对第二输出端子OT2进行持续放电，消除由交流电信号引起的噪声。
所述第三输出模块108，连接第二时钟信号CKB输入端，用于响应所述上拉节点PU的电压信号，将第二时钟信号CKB提供给第三输出端子OT3，为下一级移位寄存器单元提供起始信号；
所述第三输出模块108，具体包括：
第二十一薄膜晶体管T21，其栅极连接上拉节点PU，漏极连接第二时钟信号CKB输入端，源极连接第三输出端子OT3。
所述第三输出放电模块109，用于响应第一下拉节点PD1和第二下拉节点PD2的电压信号，将第一低电压信号Vgl_1提供给第三输出端子，为下一级移位寄存器单元提供起始信号；
所述第三输出放电模块109，具体包括：
第二十二薄膜晶体管T22，其栅极连接第一下拉节点PD1，漏极连接第三输出端子OT2，源极连接第一低电压信号Vgl_1输入端；
第二十三薄膜晶体管T23，其栅极连接第二下拉节点PD2，漏极连接第三输出端子OT3，源极连接第一低电压信号Vgl_1输入端。
所述第三输出放电模块109，响应于第一下拉节点的电压信号PD1和第二下拉节点PD2的电压信号，在非输出阶段对第三输出端子OT3进行持续放电，消除由交流电信号引起的噪声。
所述反馈模块110，响应于第三输出端子OT3的电压信号，将第二输出端子OT2的电信号提供给输入模块101和下拉模块104。
其中，所述反馈模块110包括：
第二十四薄膜晶体管T24，其栅极连接第三输出端子OT3，漏极同时连接第一薄膜晶体管TI的漏极、第十二薄膜晶体管T12的漏极和第十四薄膜晶体管T14的漏极，源极连接第二输出端子OT2；
当第二输出端子OT2的输出为高电平时，第二薄膜晶体管T2的源极、第十二薄膜晶体管T12的漏极和第十四薄膜晶体管T14的漏极为高电平，所述第一薄膜晶体管TI、第十二薄膜晶体管T12和第十四薄膜晶体管T14截止，防止第一薄膜晶体管TI、第十二薄膜晶体管T12和第十四薄膜晶体管T14中产生暗电流，通过暗电流对上拉节点PU进行放电。
需指出的是，所述电容C，可设置在上拉节点PU与第一输出端子OT1之间，也可设置在上拉节点PU与第二输出端子OT2之间，还可以设置在上拉节点PU与第三输出端子OT3之间，对于这三种连接方式，电容的作用是相同的，都是用于保持上拉节点PU的电位。
上述薄膜晶体管中设置有箭头的一端为该薄膜晶体管的源极，所述箭头的指向为该薄膜晶体管中电流的流向。
上述实施例二提供的移位寄存器单元中，由于复位信号与起始信号都是通过单独的电路输出的，因此，该移位寄存器中，当某一级的移位寄存器单元的输出出现错误时，不会影响到上一级和下一级的工作状态。
上述移位寄存器单元级联形成阵列基板栅极驱动电路，本发明实施例提供的栅极驱动电路包括级联的各级移位寄存器单元，其中，第一级移位寄存器单元的输入信号端连接该栅极驱动电路的起始信号端，第一级移位寄存器单元的复位信号端连接第二级移位寄存器单元的任一输出端子；最后一级移位寄存器单元的输入信号端连接前一级移位寄存器单元的任一输出端子，最后一级移位寄存器单元的复位信号端连接起始信号端；除第一级和最后一级移位寄存器单元外，其余各级移位寄存器单元的输入信号端连接上一级移位寄存器单元的任一输出端子，复位信号端连接下一级移位寄存器单元的任一输出端子；所有上述级联的移位寄存器单元均为图1所示的移位寄存器单元或图2所示的移位寄存器单元。
具体地，该阵列基板栅极驱动电路包括N级，N为栅线数量，起始信号STV作为输入信号输入到第一级移位寄存器单元，并且顺序的将栅极驱动信号输出至栅极线，第n级的输入信号由第n-1级的输出信号提供，且由第n级的复位信号由第n+1级的输出信号提供，其中n<N。
本发明实施例三提供了一种由图1所述的位寄存器单元级联形成阵列基板栅极驱动电路，参见图3；图4为所述移位寄存器单元各信号端的时序图，下面结合图4对本发明实施例提供的阵列基板栅极驱动电路中的第n（n<N，N为阵列基板栅极电路的级数）级移位寄存器单元的工作方法进行说明。
当所述栅极驱动电路进行扫描时，所有TFT均为高电平导通，低电平截止；所述第一时钟信号CK与第二时钟信号CKB的相位相反：
第一阶段S1，第一时钟信号CK为低电平，第二时钟信号CKB为高电平，作为第n级输入信号的上一级输出信号OUTPUT(n-1)为低电平，作为第n级复位信号的下一级输出信号OUTPUT(n+1)为低电平，第一下拉节点PD1为低电平，第二下拉节点PD2为高电平；
第二下拉节点PD2为高电平，响应于第二下拉节点PD2的电压信号的第十薄膜晶体管T10、第十四薄膜晶体管T14、第十五薄膜晶体管T15和第十七薄膜晶体管T17导通，所述第十四薄膜晶体管T14和第十五薄膜晶体管T15向上拉节点PU提供第一低电压信号Vgl_1，所述第十薄膜晶体管T10向第一下拉节点PD1提供第一低电压信号Vgl_1，所述第十七薄膜晶体管T17向第一输出端子OT1提供第二低电压信号Vgl_2；
因此，此时第一输出端子OT1的输出信号OUTPUT(n)为低电平。
第二阶段S2，第一时钟信号CK为高电平，第二时钟信号CKB为低电平，OUTPUT(n-1)为高电平，OUTPUT(n+1)为低电平；
输入信号OUTPUT(n-1)为高电平，使得第一薄膜晶体管T1导通，第一时钟信号CK为高电平，使得第二薄膜晶体管T2导通，输入信号通过所述第一薄膜晶体管T1和第二薄膜晶体管T2向电容C充电，使得上拉节点PU为高电平，此时，响应于上拉节点PU的电压信号的第三薄膜晶体管T3导通，但是由于第二时钟信号CKB为低电平，因此，此时第一输出端子OT1的输出信号OUTPUT(n)为低电平。
同时，响应于上拉节点PU的电压信号的第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8和第九薄膜晶体管T9导通；所述第一下拉节点PD1通过所述第六薄膜晶体管T6和第七薄膜晶体管T7持续放电，第一下拉节点PD1保持低电平；所述第二下拉节点PD2通过所述第八薄膜晶体管T8和第九薄膜晶体管T9放电，使得第二下拉节点PD2的电位迅速降低。
第三阶段S3，第一时钟信号CK为低电平，第二时钟信号CKB为高电平，OUTPUT(n-1)为低电平，OUTPUT(n+1)为低电平；
输入信号OUTPUT(n-1)为低电平使得第一薄膜晶体管T1截止，第一时钟信号CK为低电平使得第二薄膜晶体管T2截止，但由于电容C的存在，上拉节点PU仍保持高电位，同时第二时钟信号CKB为高电平，由于电容C的自举效应（Bootstrapping），上拉节点PU的电位继续升高，第三薄膜晶体管T3保持导通状态；
同时，响应于上拉节点PU的电压信号的第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8和第九薄膜晶体管T9保持导通，第一下拉节点PD1和第二下拉节点PD2为低电平，此时，响应于第一下拉节点PD1的第十六薄膜晶体管T16和响应于第二下拉节点PD2的第十七薄膜晶体管T17截止；
因此，此时第一输出端子OT1的输出信号OUTPUT(n)为高电平。
第四阶段S4，第一时钟信号CK为高电平，第二时钟信号CKB为低电平，OUTPUT(n-1)为低电平，OUTPUT(n+1)为高电平；
OUTPUT(n+1)为高电平，使得第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8和第九薄膜晶体管T9完全截止；第一时钟信号CK为高电平，第四薄膜晶体管T4导通，向第一下拉节点PD1提供第一时钟信号CK，第一下拉节点PD1上升为高电位，响应于第一下拉节点PD1的电压信号的第十一薄膜晶体管T11、第十二薄膜晶体管T12、第十三薄膜晶体管T13和第十六薄膜晶体管T16导通；所述第十二薄膜晶体管T12和第十三薄膜晶体管T13对上拉节点PU放电，上拉节点PU迅速降低为低电平；所述第十一薄膜晶体管T11向第二下拉节点PD2提供第一低电压信号Vgl_1，第二下拉节点PD2保持低电位；所述第十六薄膜晶体管T16向第一输出端子OT1(n)提供第二低电压信号Vgl_2，
因此，此时第一输出端子OT1的输出信号OUTPUT(n)为低电平。
第五阶段S5，第一时钟信号CK为低电平，第二时钟信号CKB为高电平，OUTPUT(n-1)为低电平，OUTPUT(n+1)为低电平；
第二时钟信号CKB为高电平，第五薄膜晶体管T5导通，响应于上拉节点PU的电压信号的第八薄膜晶体管T8和第九薄膜晶体管T9保持截止，第二下拉节点PD2上升为高电平，响应于第二下拉节点PD2的电压信号的第十薄膜晶体管T10、第十四薄膜晶体管T14、第十五薄膜晶体管T15和第十七薄膜晶体管T17导通；所述第十薄膜晶体管T10向第一下拉节点PD1提供第一低电压信号Vgl_1，第一下拉节点PD1保持低电位；第十四薄膜晶体管T14和第十五薄膜晶体管T15对上拉节点PU持续放电，上拉节点PU保持低电位，所述第三薄膜晶体管T3截止，同时第十七薄膜晶体管T17向第一输出端子OT1(n)提供第二低电压信号Vgl_2；
因此，此时第一输出端子OT1的输出信号OUTPUT(n)输出为低电平。
本发明实施例三提供了一种由图1所述的位寄存器单元级联形成阵列基板栅极驱动电路，参见图5；该栅极驱动电路中，第n级的移位寄存器单元的第一输出端OT1(n)为本行提供信号，第二输出端OT2(n)为第n-1级移位寄存器单元提供复位信号，第三输出端OT3(n)为第n+1级移位寄存器单元提供起始信号；并且第一输出端OT1(n)、第二输出端OT2(n)和第三输出端OT3(n)的输出相同，输出信号均为OUTPUT(n)。
下面结合图4对本发明实施例提供的阵列基板栅极驱动电路中的第n（n<N，N为阵列基板栅极电路的级数）级移位寄存器单元的工作方法进行说明，具体的：
第一阶段S1，第一时钟信号CK为低电平，第二时钟信号CKB为高电平，作为第n级输入信号的上一级输出信号OUTPUT(n-1)为低电平，作为第n级复位信号的下一级输出信号OUTPUT(n+1)为低电平，第一下拉节点PD1为低电平，第二下拉节点PD2为高电平；
第二下拉节点PD2为高电平，响应于第二下拉节点PD2的电压信号的第十薄膜晶体管T10、第十四薄膜晶体管T14、第十五薄膜晶体管T15和第十七薄膜晶体管T17导通；其中，所述第十薄膜晶体管T10向第一下拉节点PD1提供第一低电压信号Vgl_1，第十四薄膜晶体管T14和第十五薄膜晶体管T15向上拉节点PU提供第一低电压信号Vgl_1，响应于上拉节点的电压信号的第三薄膜晶体管T3、第十八薄膜晶体管T18和第二十一薄膜晶体管T21截止；所述第十七薄膜晶体管T17向第一输出端子OT1(n)提供第二低电压信号Vgl_2，第二十薄膜晶体管T20向第二输出端子OT2(n)提供第二低电压信号Vgl_2，第二十三薄膜晶体管T23向第三输出端子OT3(n)提供第一低电压信号Vgl_1；
因此，此时第一输出端子OT1(n)、第二输出端子OT2(n)和第三输出端子OT3(n)的输出信号OUTPUT(n)为低电平。
第二阶段S2，第一时钟信号CK为高电平，第二时钟信号CKB为低电平，OUTPUT(n-1)为高电平，OUTPUT(n+1)为低电平；
输入信号OUTPUT(n-1)为高电平，使得第一薄膜晶体管T1导通，第一时钟信号CK为高电平，使得第二薄膜晶体管T2导通，输入信号通过所述第一薄膜晶体管T1和第二薄膜晶体管T2向电容C充电，使得上拉节点PU为高电平，此时，响应于上拉节点PU的电压信号的第三薄膜晶体管T3、第十八薄膜晶体管T18和第二十一薄膜晶体管T21导通，但是由于第二时钟信号CKB为低电平，因此，此时第一输出端子OT1(n)、第二输出端子OT2(n)和第三输出端子OT3(n)的输出信号OUTPUT（n）为低电平。
同时，响应于上拉节点PU的电压信号的第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8和第九薄膜晶体管T9导通；所述第一下拉节点PD1通过所述第六薄膜晶体管T6和第七薄膜晶体管T7持续放电，第一下拉节点PD1保持低电平；所述第二下拉节点PD2通过所述第八薄膜晶体管T8和第九薄膜晶体管T9持续放电，使得第二下拉节点PD2的电位迅速降低。
第三阶段S3，第一时钟信号CK为低电平，第二时钟信号CKB为高电平，OUTPUT(n-1)为低电平，OUTPUT(n+1)为低电平；
输入信号OUTPUT(n-1)为低电平，使得第一薄膜晶体管T1截止，第一时钟信号CK为低电平，使得第二薄膜晶体管T2截止，但由于电容C的存在，上拉节点PU仍保持高电位；同时第二时钟信号CKB为高电平，由于电容C的自举效应（Bootstrapping），上拉节点PU的电位继续升高，第三薄膜晶体管T3、第十八薄膜晶体管T18和第二十一薄膜晶体管T21保持导通状态；
同时，响应于上拉节点PU的电压信号的第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8和第九薄膜晶体管T9保持导通，第一下拉节点PD1和第二下拉节点PD2为低电平，此时，响应于第一下拉节点PD1的电压信号的第十六薄膜晶体管T16、第十九薄膜晶体管T19和第二十二薄膜晶体管T22截止，响应于第二下拉节点PD2的电压信号的第十七薄膜晶体管T17、第二十薄膜晶体管T20和第二十三薄膜晶体管T23截止；
因此，此时第一输出端子OT(n)、第二输出端子OT(n)和第三输出端子OT(n)的输出信号OUTPUT(n)为高电平；
同时，响应于第二输出端子OT2(n)的电压信号的第二十四薄膜晶体管T24导通，使得第二薄膜晶体管T2的源极、第十二薄膜晶体管T12的漏极和第十四薄膜晶体管T14的漏极的电位升高，使得所述第二薄膜晶体管T2、第十二薄膜晶体管T12和第十四薄膜晶体管T14完全截止，防止通过暗电流对上拉节点PU进行放电。
第四阶段S4，第一时钟信号CK为高电平，第二时钟信号CKB低电平，OUTPUT(n-1)为低电平，OUTPUT(n+1)为高电平；
OUTPUT(n+1)为高电平，使得所述第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8和第九薄膜晶体管T9截止；所述第一时钟信号CK为高电平，第四薄膜晶体管T4导通，向第一下拉节点PD1提供第一时钟信号CK，第一下拉节点PD1上升为高电平，响应于第一下拉节点PD1的电压信号的第十一薄膜晶体管T11、第十二薄膜晶体管T12、第十三薄膜晶体管T13、第十六薄膜晶体管T16、第十九薄膜晶体管T19和第二十二薄膜晶体管T22导通；所述第十二薄膜晶体管T12和第十三薄膜晶体管T13对上拉节点PU放电，上拉节点PU迅速降低为低电平；所述第十一薄膜晶体管T11向第二下拉节点PD2提供第一低电压信号Vgl_1，第二下拉节点PD2保持低电位；所述第十六薄膜晶体管T16向第一输出端子OT1(n)提供第二低电压信号Vgl_2，所述第十九薄膜晶体管T19向第二输出端子OT2(n)提供第二低电压信号Vgl_2，所述第二十二薄膜晶体管T22向第三输出端子OT3(n)提供第一低电压信号Vgl_1；
因此，此时第一输出端子OT1(n)、第二输出端子OT2(n)和第三输出端子OT3(n)的输出信号OUTPUT(n)为低电平。
第五阶段S5，第一时钟信号CK为低电平，第二时钟信号CKB为高电平，OUTPUT(n-1)为低电平，OUTPUT(n+1)为高电平；
第二时钟信号CKB为高电平，第五薄膜晶体管T5导通，响应于上拉节点PU的电压信号的第八薄膜晶体管T8和第九薄膜晶体管T9保持截止，第二下拉节点PD2的上升为高电平，响应于第二下拉节点PD2的电压信号的第十薄膜晶体管T10、第十四薄膜晶体管T14、第十五薄膜晶体管T15、第十七薄膜晶体管T17、第二十薄膜晶体管T20和第二十三薄膜晶体管T23导通；所述第十薄膜晶体管T10向第一下拉节点PD1提供第一低电压信号Vgl_1，第一下拉节点PD1保持低电平；第十四薄膜晶体管T14和第十五薄膜晶体管T15对上拉节点PU持续放电，上拉节点PU保持低电平，所述第三薄膜晶体管T3、第十八薄膜晶体管T18和第二十一薄膜晶体管T21截止；所述第十七薄膜晶体管T17向OUTPUT1(n)提供第二低电压信号Vgl_2，所述第二十薄膜晶体管T20向第二输出端子OT2(n)提供第二低电压信号Vgl_2，所述第二十三薄膜晶体管T23向第三输出端子OT3(n)提供第一低电压信号Vgl_1；
因此，此时第一输出端子OT1(n)、第二输出端子OT2(n)和第三输出端子OT3(n)的输出信号OUTPUT(n)为低电平。
综上，所述移位寄存器单元中，下拉驱动模块连接第一时钟信号和第二时钟信号，用于响应第一时钟信号，将所述第一时钟信号提供给第一下拉节点，响应于第二时钟信号，将所述第二时钟信号提供给第二下拉节点；响应于上拉节点的电压信号，将第一低电压信号提供给第一下拉节点和第二下拉节点；响应于第一下拉节点的电压信号，将第一低电压信号提供给第二下拉节点；以及响应于第二下拉节点的电压信号，将第一低电压信号提供给第一下拉节点；其中，所述第一下拉节点和第二下拉节点均为所述下拉驱动模块与所述下模块的连接点；在非输出阶段，所述第一下拉节点和第二节点的电压信号均为交流信号有效抑制了由元件自身的阈值电压的漂移导致的错误输出，同时，所述第一下拉节点和第二节点的电压信号互补，使得在非输出阶段第一输出放电模块始终处于对第一输出端子放电，克服了由于对输出端子拉低存在间隙所导致的输出错误。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括输入模块、第一输出模块、下拉驱动模块、下拉模块和第一输出放电模块；其中，
所述输入模块，连接该移位寄存器单元的输入信号端和第一时钟信号输入端，用于响应输入信号和第一时钟信号，将输入信号提供给上拉节点，所述上拉节点为所述输入模块与所述第一输出模块的连接点；
所述第一输出模块，连接第二时钟信号输入端，用于响应所述上拉节点的电压信号，将第二时钟信号提供给该移位寄存器单元的第一输出端子；
所述下拉驱动模块，连接第一时钟信号输入端和第二时钟信号输入端，用于响应第一时钟信号，将所述第一时钟信号提供给第一下拉节点，响应于第二时钟信号，将所述第二时钟信号提供给第二下拉节点；响应于上拉节点的电压信号，将第一低电压信号提供给第一下拉节点和第二下拉节点；响应于第一下拉节点的电压信号，将第一低电压信号提供给第二下拉节点；以及响应于第二下拉节点的电压信号，将第一低电压信号提供给第一下拉节点；其中，所述第一下拉节点和第二下拉节点均为所述下拉驱动模块与所述下模块的连接点；
所述下拉模块，用于响应第一下拉节点和第二下拉节点的电压信号，将第一低电压信号提供给上拉节点；
所述第一输出放电单元，用于响应第一下拉节点和第二下拉节点的电压信号，将第二低电压信号提供给该移位寄存器单元的第一输出端子；
其中，所述第一低电压信号小于或等于第二低电压信号。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：
第一薄膜晶体管，其栅极与源极同时连接该移位寄存器单元的输入信号端，漏极连接第二薄膜晶体管的源极；
第二薄膜晶体管，其栅极连接第一时钟信号，漏极连接上拉节点。
3.如权利要求1所述移位寄存器单元，其特征在于，所述第一输出模块包括：
第三薄膜晶体管，其栅极连接上拉节点，漏极连接第二时钟信号输入端，源极连接第一输出端子；
电容，连接在上拉节点与第一输出端子之间。
4.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉驱动模块包括：
第四薄膜晶体管，其栅极和漏极同时连接第一时钟信号输入端，源极连接第一下拉节点；
第五薄膜晶体管，其栅极和源极同时连接第二时钟信号输入端，漏极连接第二下拉节点；
第六薄膜晶体管，其栅极连接上拉节点，漏极连接第一下拉节点，源极连接第七薄膜晶体管的漏极；
第七薄膜晶体管，其栅极连接上拉节点，源极连接第一低电压信号输入端；
第八薄膜晶体管，其栅极连接上拉节点，漏极连接第二下拉节点，源极连接第九薄膜晶体管的漏极；
第九薄膜晶体管，其栅极连接上拉节点，源极连接第一低电压信号输入端；
第十薄膜晶体管，其栅极连接第二下拉节点，漏极连接第一下拉节点，源极连接第一低电压信号输入端；
第十一薄膜晶体管，其栅极连接第一下拉节点，源极连接第二下拉节点，漏极连接第一低电压信号输入端。
5.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：
第十二薄膜晶体管，其栅极连接第一下拉节点，源极连接上拉节点，漏极连接第十三薄膜晶体管的漏极；
第十三薄膜晶体管，其栅极连接第一下拉节点，漏极连接第一低电压信号输入端；
第十四薄膜晶体管，其栅极连接第二下拉节点，源极连接上拉节点，漏极连接第十五薄膜晶体管的源极；
第十五薄膜晶体管，其栅极连接第二下拉节点，漏极连接第一低电压信号输入端。
6.如权利要求1所述的移位寄存器单元，其特征在于，所述第一输出放电模块包括：
第十六薄膜晶体管，其栅极连接第一下拉节点，漏极连接第一输出端子，源极连接第二低电压信号输入端；
第十七薄膜晶体管，其栅极连接第二下拉节点，漏极连接第一输出端子，源极连接第二低电压信号输入端。
7.如权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第二输出模块，所述第二输出模块连接第二时钟信号输入端，用于响应所述上拉节点的电压信号，将第二时钟信号提供给该移位寄存器单元的第二输出端子，为上一级移位寄存器单元提供复位信号。
8.如权利要求7所述的移位寄存器单元，其特征在于，所述第二输出模块包括：
第十八薄膜晶体管，其栅极连接上拉节点，漏极连接第二时钟信号输入端，源极连接第二输出端子。
9.如权利要求8所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第二输出放电模块，用于响应第一下拉节点和第二下拉节点的电压信号，将第二低电压信号提供给第二输出端子。
10.如权利要求9所述的移位寄存器单元，其特征在于，所述第二输出放电模块包括：
第十九薄膜晶体管，其栅极连接第一下拉节点，漏极连接第二输出端子，源极连接第二低电压信号输入端；
第二十薄膜晶体管，其栅极连接第二下拉节点，漏极连接第二输出端子，源极连接第二低电压信号输入端。
11.如权利要求7所述所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第三输出模块，所述第三输出模块连接第二时钟信号输入端，用于响应所述上拉节点的电压信号，将第二时钟信号提供给第三输出端子，为下一级移位寄存器单元提供起始信号。
12.如权利要求11所述所述的移位寄存器单元，其特征在于，所述第三输出模块包括：
第二十一薄膜晶体管，其栅极连接上拉节点，漏极连接第二时钟信号输入端，源极连接第三输出端子。
13.如权利要求12所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第三输出放电模块，用于响应第一下拉节点和第二下拉节点的电压信号，将第一低电压信号提供给第三输出端子。
14.如权利要求13所述的移位寄存器单元，其特征在于，所述第三输出放电模块包括：
第二十二薄膜晶体管，其栅极连接第一下拉节点，漏极连接第三输出端子，源极连接第一低电压信号输入端；
第二十三薄膜晶体管，其栅极连接第二下拉节点，漏极连接第三输出端子，源极连接第一低电压信号输入端。
15.如权利要求11所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括反馈模块，响应于第三输出端子的电压信号，将第二输出端子的电压信号提供给输入模块和下拉模块。
16.如权利要求11所述的移位寄存器单元，其特征在于，所述反馈模块包括：
第二十四薄膜晶体管，其栅极连接第三输出端子，漏极同时连接第二薄膜晶体管的源极、第十二薄膜晶体管的漏极和第十四薄膜晶体管的漏极，源极连接第二输出端子。
17.一种栅极驱动电路，包括级联的各级移位寄存器单元，其中，第一级移位寄存器单元的输入信号端连接该栅极驱动电路的起始信号端，第一级移位寄存器单元的复位信号端连接第二级移位寄存器单元的任一输出端子；最后一级移位寄存器单元的输入信号端连接前一级移位寄存器单元的任一输出端子，最后一级移位寄存器单元的复位信号端连接起始信号端；
除第一级和最后一级移位寄存器单元外，其余各级移位寄存器单元的输入信号端连接上一级移位寄存器单元的任一输出端子，复位信号端连接下一级移位寄存器单元的任一输出端子；
其特征在于，所有级联的移位寄存器单元均为如权利要求1～16任一权利要求所述的移位寄存器单元。
CN201310432095.XA 2013-09-22 2013-09-22 一种移位寄存器单元及栅极驱动电路 Active CN103489484B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201310432095.XA CN103489484B (zh) 2013-09-22 2013-09-22 一种移位寄存器单元及栅极驱动电路
JP2016543290A JP6305545B2 (ja) 2013-09-22 2013-12-17 シフトレジスタユニット及びゲート駆動回路
US14/366,534 US9257084B2 (en) 2013-09-22 2013-12-17 Shift register unit and gate driver circuit
EP13863683.2A EP3051537B1 (en) 2013-09-22 2013-12-17 Shift register unit and gate driving circuit
PCT/CN2013/089615 WO2015039393A1 (zh) 2013-09-22 2013-12-17 移位寄存器单元及栅极驱动电路
KR1020147019948A KR101624441B1 (ko) 2013-09-22 2013-12-17 시프트 레지스터 유닛 및 게이트 드라이버 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310432095.XA CN103489484B (zh) 2013-09-22 2013-09-22 一种移位寄存器单元及栅极驱动电路

Publications (2)

Publication Number Publication Date
CN103489484A true CN103489484A (zh) 2014-01-01
CN103489484B CN103489484B (zh) 2015-03-25

Family

ID=49829648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310432095.XA Active CN103489484B (zh) 2013-09-22 2013-09-22 一种移位寄存器单元及栅极驱动电路

Country Status (6)

Country Link
US (1) US9257084B2 (zh)
EP (1) EP3051537B1 (zh)
JP (1) JP6305545B2 (zh)
KR (1) KR101624441B1 (zh)
CN (1) CN103489484B (zh)
WO (1) WO2015039393A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078021A (zh) * 2014-07-17 2014-10-01 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104167166A (zh) * 2014-07-18 2014-11-26 友达光电股份有限公司 移位暂存器及移位暂存器的驱动方法
CN104517575A (zh) * 2014-12-15 2015-04-15 深圳市华星光电技术有限公司 移位寄存器及级传栅极驱动电路
CN105070263A (zh) * 2015-09-02 2015-11-18 深圳市华星光电技术有限公司 Cmos goa电路
CN105096891A (zh) * 2015-09-02 2015-11-25 深圳市华星光电技术有限公司 Cmos goa电路
CN105185339A (zh) * 2015-10-08 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动装置以及驱动方法
CN105513524A (zh) * 2016-02-01 2016-04-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
WO2016078304A1 (zh) * 2014-11-20 2016-05-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器、显示装置
EP3249638A4 (en) * 2015-01-20 2018-07-25 Boe Technology Group Co. Ltd. Goa unit and driving method, goa circuit and display device
CN108648705A (zh) * 2018-03-30 2018-10-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN109256078A (zh) * 2018-11-14 2019-01-22 成都中电熊猫显示科技有限公司 栅极驱动电路和栅极驱动器
WO2019033549A1 (zh) * 2017-08-16 2019-02-21 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示装置
CN109448656A (zh) * 2018-12-26 2019-03-08 惠科股份有限公司 移位暂存器和栅极驱动电路
CN110299112A (zh) * 2019-07-18 2019-10-01 深圳市华星光电半导体显示技术有限公司 Goa电路
WO2019205962A1 (zh) * 2018-04-26 2019-10-31 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路、驱动方法及显示装置
US20220254311A1 (en) * 2018-11-26 2022-08-11 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit, gate driving circuit, display panel and driving method thereof

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489484B (zh) 2013-09-22 2015-03-25 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN104700769B (zh) * 2015-04-09 2017-03-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
CN104809978B (zh) * 2015-05-21 2017-05-17 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN104992663B (zh) * 2015-08-05 2017-09-22 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示面板
CN105139820B (zh) * 2015-09-29 2017-11-10 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105206238B (zh) * 2015-10-15 2017-12-15 武汉华星光电技术有限公司 栅极驱动电路及应用该电路的显示装置
CN105336291B (zh) * 2015-12-04 2018-11-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法与显示装置
CN105609137B (zh) * 2016-01-05 2019-06-07 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
TWI570686B (zh) * 2016-01-20 2017-02-11 友達光電股份有限公司 驅動電路
CN105652535B (zh) * 2016-01-21 2018-09-11 武汉华星光电技术有限公司 一种栅极驱动电路及显示面板
CN105528986B (zh) * 2016-02-03 2018-06-01 京东方科技集团股份有限公司 去噪方法、去噪装置、栅极驱动电路和显示装置
CN106652964B (zh) * 2017-03-10 2019-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US10599242B2 (en) * 2017-10-31 2020-03-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Single-type GOA circuit and display apparatus
CN107993620B (zh) * 2017-11-17 2020-01-10 武汉华星光电技术有限公司 一种goa电路
CN109841194B (zh) * 2017-11-27 2020-04-10 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN108564908B (zh) * 2018-01-31 2021-05-11 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN108447438B (zh) * 2018-04-10 2020-12-08 京东方科技集团股份有限公司 显示装置、栅极驱动电路、移位寄存器及其控制方法
CN110827735B (zh) * 2018-08-13 2021-12-07 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN111179813B (zh) * 2020-03-18 2022-05-17 合肥京东方卓印科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN112071256B (zh) * 2020-09-29 2022-06-14 南京中电熊猫液晶显示科技有限公司 一种栅极扫描驱动电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036725A1 (en) * 2006-08-08 2008-02-14 Samsung Electronics Co., Ltd Gate driver and display apparatus having the same
CN103151011A (zh) * 2013-02-28 2013-06-12 北京京东方光电科技有限公司 一种移位寄存器单元及栅极驱动电路
CN103226981A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050068608A (ko) 2003-12-30 2005-07-05 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로
KR101066493B1 (ko) * 2004-12-31 2011-09-21 엘지디스플레이 주식회사 쉬프트 레지스터
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR20080057601A (ko) 2006-12-20 2008-06-25 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101511547B1 (ko) 2006-06-23 2015-04-13 엘지디스플레이 주식회사 쉬프트 레지스터
CN101556833B (zh) * 2008-04-11 2011-12-28 北京京东方光电科技有限公司 移位寄存器及液晶显示器栅极驱动装置
CN101604551B (zh) * 2008-06-10 2012-05-30 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
CN102034553B (zh) * 2009-09-25 2013-07-24 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
CN102237029B (zh) * 2010-04-23 2013-05-29 北京京东方光电科技有限公司 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置
KR101860732B1 (ko) 2011-07-25 2018-05-25 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN102650751B (zh) 2011-09-22 2014-08-06 京东方科技集团股份有限公司 一种goa电路、阵列基板及液晶显示器件
CN102654986A (zh) 2011-11-25 2012-09-05 京东方科技集团股份有限公司 移位寄存器的级、栅极驱动器、阵列基板以及显示装置
KR101963595B1 (ko) * 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN202502720U (zh) 2012-03-16 2012-10-24 合肥京东方光电科技有限公司 一种移位寄存器、阵列基板栅极驱动装置和显示装置
CN102682699B (zh) * 2012-04-20 2014-12-17 京东方科技集团股份有限公司 栅极驱动电路及显示器
CN102867543B (zh) * 2012-09-29 2015-09-16 合肥京东方光电科技有限公司 移位寄存器、栅极驱动器及显示装置
CN102945651B (zh) * 2012-10-31 2015-02-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和显示装置
CN103198781B (zh) * 2013-03-01 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动装置及显示装置
CN103400558B (zh) * 2013-07-31 2015-09-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103489484B (zh) 2013-09-22 2015-03-25 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036725A1 (en) * 2006-08-08 2008-02-14 Samsung Electronics Co., Ltd Gate driver and display apparatus having the same
CN103151011A (zh) * 2013-02-28 2013-06-12 北京京东方光电科技有限公司 一种移位寄存器单元及栅极驱动电路
CN103226981A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078021A (zh) * 2014-07-17 2014-10-01 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104078021B (zh) * 2014-07-17 2016-05-04 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104167166A (zh) * 2014-07-18 2014-11-26 友达光电股份有限公司 移位暂存器及移位暂存器的驱动方法
US9626890B2 (en) 2014-07-18 2017-04-18 Au Optronics Corp. Shift register and method of driving shift register
WO2016078304A1 (zh) * 2014-11-20 2016-05-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器、显示装置
US9754531B2 (en) 2014-11-20 2017-09-05 Boe Technology Group Co., Ltd. Shift register unit and method for driving the same, shift register and display apparatus
CN104517575A (zh) * 2014-12-15 2015-04-15 深圳市华星光电技术有限公司 移位寄存器及级传栅极驱动电路
US9564097B2 (en) 2014-12-15 2017-02-07 Shenzhen China Star Optoelectronics Technology Co., Ltd Shift register, stage-shift gate driving circuit and display panel
EP3249638A4 (en) * 2015-01-20 2018-07-25 Boe Technology Group Co. Ltd. Goa unit and driving method, goa circuit and display device
WO2017035906A1 (zh) * 2015-09-02 2017-03-09 深圳市华星光电技术有限公司 Cmos goa 电路
CN105096891B (zh) * 2015-09-02 2017-03-29 深圳市华星光电技术有限公司 Cmos goa电路
CN105096891A (zh) * 2015-09-02 2015-11-25 深圳市华星光电技术有限公司 Cmos goa电路
CN105070263A (zh) * 2015-09-02 2015-11-18 深圳市华星光电技术有限公司 Cmos goa电路
CN105185339A (zh) * 2015-10-08 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动装置以及驱动方法
US10446104B2 (en) 2015-10-08 2019-10-15 Boe Technology Group Co., Ltd. Shift register unit, gate line driving device, and driving method
CN105513524A (zh) * 2016-02-01 2016-04-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
WO2017133155A1 (zh) * 2016-02-01 2017-08-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105513524B (zh) * 2016-02-01 2018-05-04 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US10607529B2 (en) 2016-02-01 2020-03-31 Boe Technology Group Co., Ltd. Shift register unit and driving method thereof, gate driving circuit and display apparatus
WO2019033549A1 (zh) * 2017-08-16 2019-02-21 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示装置
WO2019184354A1 (zh) * 2018-03-30 2019-10-03 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN108648705A (zh) * 2018-03-30 2018-10-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
US11100878B2 (en) 2018-03-30 2021-08-24 Ordos Yuansheng Optoelectronics Co., Ltd Shift register unit and driving method thereof, gate drive circuit and display device
WO2019205962A1 (zh) * 2018-04-26 2019-10-31 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路、驱动方法及显示装置
US11069274B2 (en) 2018-04-26 2021-07-20 Boe Technology Group Co., Ltd. Shift register unit, gate driving circuit, driving method and display apparatus
CN109256078A (zh) * 2018-11-14 2019-01-22 成都中电熊猫显示科技有限公司 栅极驱动电路和栅极驱动器
US20220254311A1 (en) * 2018-11-26 2022-08-11 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit, gate driving circuit, display panel and driving method thereof
US11862099B2 (en) * 2018-11-26 2024-01-02 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit, gate driving circuit, display panel and driving method thereof
CN109448656A (zh) * 2018-12-26 2019-03-08 惠科股份有限公司 移位暂存器和栅极驱动电路
CN109448656B (zh) * 2018-12-26 2021-01-26 惠科股份有限公司 移位暂存器和栅极驱动电路
CN110299112A (zh) * 2019-07-18 2019-10-01 深圳市华星光电半导体显示技术有限公司 Goa电路
CN110299112B (zh) * 2019-07-18 2020-09-01 深圳市华星光电半导体显示技术有限公司 Goa电路

Also Published As

Publication number Publication date
WO2015039393A1 (zh) 2015-03-26
EP3051537A4 (en) 2017-03-15
US20150255031A1 (en) 2015-09-10
KR20150044835A (ko) 2015-04-27
KR101624441B1 (ko) 2016-05-25
US9257084B2 (en) 2016-02-09
JP6305545B2 (ja) 2018-04-04
EP3051537A1 (en) 2016-08-03
CN103489484B (zh) 2015-03-25
EP3051537B1 (en) 2019-12-04
JP2016537761A (ja) 2016-12-01

Similar Documents

Publication Publication Date Title
CN103489484B (zh) 一种移位寄存器单元及栅极驱动电路
CN103226981B (zh) 一种移位寄存器单元及栅极驱动电路
CN103366704B (zh) 一种移位寄存器单元及栅极驱动电路、显示装置
US9318067B2 (en) Shift register unit and gate driving circuit
CN103247275B (zh) 一种移位寄存器单元、栅极驱动电路及阵列基板
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN103996367A (zh) 移位寄存器、栅极驱动电路和显示装置
CN103646636B (zh) 移位寄存器、栅极驱动电路及显示装置
CN103093825B (zh) 一种移位寄存器及阵列基板栅极驱动装置
CN103761937A (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN104064153A (zh) 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置
CN108428468B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105374314A (zh) 移位寄存单元及其驱动方法、栅极驱动电路和显示装置
CN104299595A (zh) 移位寄存器单元、移位寄存器和显示装置
CN105632446A (zh) Goa单元及其驱动方法、goa电路、显示装置
CN104809979A (zh) 一种反相器及驱动方法、goa单元、goa电路和显示装置
CN102968950A (zh) 一种移位寄存器单元及阵列基板栅极驱动装置
CN105244000B (zh) 一种goa单元、goa电路及显示装置
CN110111715B (zh) Goa电路及显示面板
CN105185412A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN104217693A (zh) 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN103456365A (zh) 移位寄存器单元、移位寄存器及显示装置
CN109859701B (zh) 移位暂存器和栅极驱动电路
CN104050943B (zh) 一种栅极驱动电路及使用其的显示装置
CN102779493B (zh) 移位寄存器单元、移位寄存器及液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant