CN110299112B - Goa电路 - Google Patents

Goa电路 Download PDF

Info

Publication number
CN110299112B
CN110299112B CN201910652162.6A CN201910652162A CN110299112B CN 110299112 B CN110299112 B CN 110299112B CN 201910652162 A CN201910652162 A CN 201910652162A CN 110299112 B CN110299112 B CN 110299112B
Authority
CN
China
Prior art keywords
thin film
film transistor
potential
signal
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910652162.6A
Other languages
English (en)
Other versions
CN110299112A (zh
Inventor
薛炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910652162.6A priority Critical patent/CN110299112B/zh
Priority to PCT/CN2019/104296 priority patent/WO2021007932A1/zh
Publication of CN110299112A publication Critical patent/CN110299112A/zh
Application granted granted Critical
Publication of CN110299112B publication Critical patent/CN110299112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Abstract

本发明提供一种GOA电路。本发明的GOA电路的每一级GOA单元均包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块及偏移恢复控制模块，下拉维持模块中的多个栅极电性连接第二节点的薄膜晶体管的漏极接入第一电位信号或第二电位信号，偏移恢复控制模块接入第一电位信号及恒压低电位并电性连接第二节点，当处于消隐阶段时，第一电位信号及第二电位信号为高电位，此时偏移恢复控制模块将第二节点的电位下拉至恒压低电位，使得下拉维持模块中栅极电性连接第二节点的薄膜晶体管反向偏置对编程阶段产生的阈值电压偏移进行恢复，提升GOA电路的稳定性。

Description

GOA电路
技术领域
本发明涉及显示技术领域，尤其涉及一种GOA电路。
背景技术
液晶显示器(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light Emitting Display，OLED)等平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等。
GOA(Gate Driver on Array)技术即阵列基板行驱动技术，是利用薄膜晶体管(Thin Film Transistor，TFT)阵列制程将栅极扫描驱动电路制作在LCD及OLED显示装置的TFT阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点。GOA电路具有两项基本功能：第一是输出栅极扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当一个栅极扫描驱动信号输出完成后，通过时钟控制进行下一个栅极扫描驱动信号的输出，并依次传递下去。GOA技术能减少外接集成电路(IC)的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。
现有的GOA电路包括多级GOA单元，每一级GOA单元均包括上拉控制模块、上拉模块、下传模块、下拉模块及下拉维持模块，其中，上拉控制模块用于上拉第一节点的电位，上拉模块用于在第一节点的电位控制下输出扫描信号，下传模块用于在第一节点的电位控制下输出级传信号，下拉模块用于对第一节点及扫描信号的电位进行下拉，而下拉维持模块用于受第一节点的电位控制将第一节点及扫描信号的电位维持在低电位，下拉维持模块中设置有用于维持第一节点及扫描信号为低电位的多个薄膜晶体管，该多个薄膜晶体管的栅极与一反相器的输出端电性连接，反相器的输入端电性连接第一节点，在第一节点为高电位时反相器输出低电位控制该多个薄膜晶体管截止，在第一节点为低电位时反相器输出高电位控制该多个薄膜晶体管导通从而将第一节点及扫描信号的电位维持为低电位。在GOA电路工作时，每一级GOA单元中第一节点为高电位的时长较短，长时间处于低电位时刻，这导致用于维持第一节点及扫描信号为低电位的多个薄膜晶体管在长时间内处于正向偏置，受到正向的应力，其阈值电压会逐渐发生正偏，导致GOA电路的稳定性下降。
发明内容
本发明的目的在于提供一种GOA电路，能够对下拉维持模块中薄膜晶体管的阈值电压偏移进行恢复，GOA电路的稳定性较高。
为实现上述目的，本发明首先提供一种GOA电路，包括多级GOA单元，每一级GOA单元均包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块及偏移恢复控制模块；
设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，
所述上拉控制模块接入第一时钟信号及第N-1级GOA单元的级传信号并电性连接第一节点，用于在第一时钟信号的控制下依据第N-1级GOA单元的级传信号上拉第一节点的电位；
所述上拉模块接入第二时钟信号并电性连接第一节点，用于在第一节点的电位控制下依据第二时钟信号输出扫描信号；
所述下传模块接入第二时钟信号并电性连接第一节点，用于在第一节点的电位控制下依据第二时钟信号输出级传信号；
所述下拉模块接入第N+1级GOA单元的级传信号、第一电位信号、第二电位信号及扫描信号，并电性连接第一节点，用于在第N+1级GOA单元的级传信号的控制下将第一节点的电位变化至第一电位信号的电位并将扫描信号的电位变化至第二电位信号的电位；
所述下拉维持模块包括反相器及子下拉维持模块；所述反相器的输入端电性连接第一节点，输出端电性连接第二节点；所述子下拉维持模块接入第一电位信号、第二电位信号、扫描信号、级传信号并电性连接第一节点及第二节点，用于在第二节点的电位控制下将第一节点、级传信号的电位维持在第一电位信号的电位并将扫描信号的电位维持在第二电位信号的电位；
所述偏移恢复控制模块接入第一电位信号及恒压低电位并电性连接第二节点，用于在第一电位信号的控制下将第二节点的电位下拉至恒压低电位。
所述GOA电路的工作过程包括依次交替的编程阶段及消隐阶段；在编程阶段中，所述第一时钟信号及第二时钟信号均为脉冲信号，所述第一电位信号及第二电位信号均为低电位；在消隐阶段中，所述第一时钟信号及第二时钟信号均为低电位，所述第一电位信号及第二电位信号均为高电位。
在编程阶段，所述第一时钟信号与第二时钟信号的波形相反，且占空比均为0.5。
每一级GOA单元还包括扫描信号控制模块，所述扫描信号控制模块接入第一时钟信号、第二时钟信号、恒压低电位及扫描信号，用于在第一时钟信号及第二时钟信号均为低电位时将扫描信号维持在恒压低电位。
所述扫描信号控制模块包括第七十一薄膜晶体管、第七十二薄膜晶体管、第七十三薄膜晶体管、第七十四薄膜晶体管；所述第七十一薄膜晶体管的栅极接入第二时钟信号，源极电性连接第七十三薄膜晶体管的漏极，漏极接入第二电位信号；所述第七十二薄膜晶体管的栅极接入第一时钟信号，源极电性连接第七十三薄膜晶体管的漏极，漏极接入第二电位信号；所述第七十三薄膜晶体管的栅极及源极均接入恒压高电位，漏极电性连接第七十四薄膜晶体管的栅极；所述第七十四薄膜晶体管的源极接入扫描信号，漏极接入恒压低电位。
在编程阶段，所述第一电位信号的电位小于第二电位信号的电位；在消隐阶段，所述第一电位信号的电位等于第二电位信号的电位。
所述偏移恢复控制模块包括第八薄膜晶体管；所述第八薄膜晶体管的栅极接入第一电位信号，源极电性连接第二节点，漏极接入恒压低电位。
设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，
所述上拉控制模块包括第十一薄膜晶体管、第十二薄膜晶体管及第六薄膜晶体管；所述第十一薄膜晶体管的栅极接入第一时钟信号，源极接入第N-1级GOA单元的级传信号，漏极电性连接第十二薄膜晶体管的源极；所述第十二薄膜晶体管的栅极接入第一时钟信号，漏极电性连接第一节点；所述第六薄膜晶体管的栅极接入级传信号，源极电性连接第十一薄膜晶体管的漏极，漏极电性连接上拉模块；
所述上拉模块包括第二十一薄膜晶体管、第二十三薄膜晶体管及自举电容；所述第二十一薄膜晶体管的栅极电性连接第一节点，源极接入第二时钟信号，漏极输出扫描信号；所述第二十三薄膜晶体管的栅极电性连接第一节点，源极接入第二时钟信号，漏极电性连接第六薄膜晶体管的漏极；所述自举电容的一端电性连接第一节点，另一端接入扫描信号；
所述下传模块包括第二十二薄膜晶体管；所述第二十二薄膜晶体管的栅极电性连接第一节点，源极接入第二时钟信号，漏极输出级传信号；
所述下拉模块包括第三十一薄膜晶体管、第三十二薄膜晶体管及第三十三薄膜晶体管；所述第三十一薄膜晶体管的栅极接入第N+1级GOA单元的级传信号，源极接入扫描信号，漏极接入第二电位信号；所述第三十二薄膜晶体管的栅极接入第N+1级GOA单元的级传信号，源极电性连接第一节点，漏极电性连接第三十三薄膜晶体管的源极及第六薄膜晶体管的源极；所述第三十三薄膜晶体管的栅极接入第N+1级GOA单元的级传信号，漏极接入第一电位信号；
所述反相器包括第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管及第五十四薄膜晶体管；所述第五十一薄膜晶体管的栅极及源极均接入恒压高电位，漏极电性连接第五十二薄膜晶体管的源极；所述第五十二薄膜晶体管的栅极电性连接第一节点，漏极接入第一电位信号；所述第五十三薄膜晶体管的栅极电性连接第五十一薄膜晶体管的漏极，源极接入恒压高电位，漏极电性连接第二节点；所述第五十四薄膜晶体管的栅极电性连接第一节点，源极电性连接第二节点，漏极接入第一电位信号；
所述子下拉维持模块包括第四十一薄膜晶体管、第四十二薄膜晶体管、第四十三薄膜晶体管、第四十四薄膜晶体管、第四十五薄膜晶体管；所述第四十一薄膜晶体管的栅极电性连接第二节点，源极接入扫描信号，漏极接入第二电位信号；所述第四十二薄膜晶体管的栅极电性连接第二节点，源极接入级传信号，漏极接入第一电位信号；所述第四十三薄膜晶体管的栅极电性连接第二节点，源极电性连接第六薄膜晶体管的漏极，漏极接入第二电位信号；所述第四十四薄膜晶体管的栅极电性连接第二节点，源极电性连接第一节点，漏极电性连接第四十五薄膜晶体管的源极及第六薄膜晶体管的源极；所述第四十五薄膜晶体管的栅极电性连接第二节点，漏极接入第一电位信号。
在第一级GOA单元中，所述第十一薄膜晶体管的源极接入起始信号。
在最后一级GOA单元中，所述第三十一薄膜晶体管、第三十二薄膜晶体管及第三十三薄膜晶体管的栅极均接入起始信号。
本发明的有益效果：本发明的GOA电路的每一级GOA单元均包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块及偏移恢复控制模块，下拉维持模块中的多个栅极电性连接第二节点的薄膜晶体管的漏极接入第一电位信号或第二电位信号，偏移恢复控制模块接入第一电位信号及恒压低电位并电性连接第二节点，当处于消隐阶段时，第一电位信号及第二电位信号为高电位，此时偏移恢复控制模块将第二节点的电位下拉至恒压低电位，使得下拉维持模块中栅极电性连接第二节点的薄膜晶体管反向偏置对编程阶段产生的阈值电压偏移进行恢复，提升GOA电路的稳定性。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的GOA电路的电路图；
图2为本发明的GOA电路的第一级GOA单元的电路图；
图3为本发明的GOA电路的最后一级GOA单元的电路图；
图4为本发明的GOA电路的信号时序图；
图5为本发明的GOA电路在编程阶段中第N级GOA单元的时序图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1至图5，本发明提供一种GOA电路，包括多级GOA单元，每一级GOA单元均包括上拉控制模块10、上拉模块20、下传模块30、下拉模块40、下拉维持模块50及偏移恢复控制模块60。
设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，
所述上拉控制模块10接入第一时钟信号CK及第N-1级GOA单元的级传信号Cout(N-1)并电性连接第一节点Q(N)，用于在第一时钟信号CK的控制下依据第N-1级GOA单元的级传信号Cout(N-1)上拉第一节点Q(N)的电位。
所述上拉模块20接入第二时钟信号XCK并电性连接第一节点Q(N)，用于在第一节点Q(N)的电位控制下依据第二时钟信号XCK输出扫描信号G(N)。
所述下传模块30接入第二时钟信号XCK并电性连接第一节点Q(N)，用于在第一节点Q(N)的电位控制下依据第二时钟信号XCK输出级传信号Cout(N)。
所述下拉模块40接入第N+1级GOA单元的级传信号Cout(N+1)、第一电位信号VGL1、第二电位信号VGL2及扫描信号G(N)，并电性连接第一节点Q(N)，用于在第N+1级GOA单元的级传信号Cout(N+1)的控制下将第一节点Q(N)的电位变化至第一电位信号VGL1的电位并将扫描信号G(N)的电位变化至第二电位信号VGL2的电位。
所述下拉维持模块50包括反相器51及子下拉维持模块52。所述反相器51的输入端电性连接第一节点Q(N)，输出端电性连接第二节点QB(N)。所述子下拉维持模块52接入第一电位信号VGL1、第二电位信号VGL2、扫描信号G(N)、级传信号Cout(N)并电性连接第一节点Q(N)及第二节点QB(N)，用于在第二节点QB(N)的电位控制下将第一节点Q(N)、级传信号Cout(N)的电位维持在第一电位信号VGL1的电位并将扫描信号G(N)的电位维持在第二电位信号VGL2的电位。
所述偏移恢复控制模块60接入第一电位信号VGL1及恒压低电位VGL3并电性连接第二节点QB(N)，用于在第一电位信号VGL1的控制下将第二节点QB(N)的电位下拉至恒压低电位VGL3。
具体地，请参阅图4，所述GOA电路的工作过程包括依次交替的编程阶段1及消隐阶段2。在编程阶段1中，所述第一时钟信号CK及第二时钟信号XCK均为脉冲信号，所述第一电位信号VGL1及第二电位信号VGL2均为低电位。在消隐阶段2中，所述第一时钟信号CK及第二时钟信号XCK均为低电位，所述第一电位信号VGL1及第二电位信号VGL2均为高电位。
进一步地，请参阅图4，在编程阶段1，所述第一时钟信号CK与第二时钟信号XCK的波形相反，且占空比均为0.5。
具体地，请参阅图1，设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，
所述上拉控制模块10包括第十一薄膜晶体管T11、第十二薄膜晶体管T12及第六薄膜晶体管T6。所述第十一薄膜晶体管T11的栅极接入第一时钟信号CK，源极接入第N-1级GOA单元的级传信号Cout(N-1)，漏极电性连接第十二薄膜晶体管T12的源极。所述第十二薄膜晶体管T12的栅极接入第一时钟信号CK，漏极电性连接第一节点Q(N)。所述第六薄膜晶体管T6的栅极接入级传信号Cout(N)，源极电性连接第十一薄膜晶体管T11的漏极，漏极电性连接上拉模块20。
所述上拉模块20包括第二十一薄膜晶体管T21、第二十三薄膜晶体管T23及自举电容Cbt。所述第二十一薄膜晶体管T21的栅极电性连接第一节点Q(N)，源极接入第二时钟信号XCK，漏极输出扫描信号G(N)。所述第二十三薄膜晶体管T23的栅极电性连接第一节点Q(N)，源极接入第二时钟信号XCK，漏极电性连接第六薄膜晶体管T6的漏极。所述自举电容Cbt的一端电性连接第一节点Q(N)，另一端接入扫描信号G(N)。
所述下传模块30包括第二十二薄膜晶体管T22。所述第二十二薄膜晶体管T22的栅极电性连接第一节点Q(N)，源极接入第二时钟信号XCK，漏极输出级传信号Cout(N)。
所述下拉模块40包括第三十一薄膜晶体管T31、第三十二薄膜晶体管T32及第三十三薄膜晶体管T33。所述第三十一薄膜晶体管T31的栅极接入第N+1级GOA单元的级传信号Cout(N+1)，源极接入扫描信号G(N)，漏极接入第二电位信号VGL2。所述第三十二薄膜晶体管T32的栅极接入第N+1级GOA单元的级传信号Cout(N+1)，源极电性连接第一节点Q(N)，漏极电性连接第三十三薄膜晶体管T33的源极及第六薄膜晶体管T6的源极。所述第三十三薄膜晶体管T33的栅极接入第N+1级GOA单元的级传信号Cout(N+1)，漏极接入第一电位信号VGL1。
所述反相器51包括第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53及第五十四薄膜晶体管T54。所述第五十一薄膜晶体管T51的栅极及源极均接入恒压高电位VGH，漏极电性连接第五十二薄膜晶体管T52的源极。所述第五十二薄膜晶体管T52的栅极电性连接第一节点Q(N)，漏极接入第一电位信号VGL1。所述第五十三薄膜晶体管T53的栅极电性连接第五十一薄膜晶体管T51的漏极，源极接入恒压高电位VGH，漏极电性连接第二节点QB(N)。所述第五十四薄膜晶体管T54的栅极电性连接第一节点Q(N)，源极电性连接第二节点QB(N)，漏极接入第一电位信号VGL1。
所述子下拉维持模块52包括第四十一薄膜晶体管T41、第四十二薄膜晶体管T42、第四十三薄膜晶体管T43、第四十四薄膜晶体管T44、第四十五薄膜晶体管T45。所述第四十一薄膜晶体管T41的栅极电性连接第二节点QB(N)，源极接入扫描信号G(N)，漏极接入第二电位信号VGL2。所述第四十二薄膜晶体管T42的栅极电性连接第二节点QB(N)，源极接入级传信号Cout(N-1)，漏极接入第一电位信号VGL1。所述第四十三薄膜晶体管T43的栅极电性连接第二节点QB(N)，源极电性连接第六薄膜晶体管T6的漏极，漏极接入第二电位信号VGL2。所述第四十四薄膜晶体管T44的栅极电性连接第二节点QB(N)，源极电性连接第一节点Q(N)，漏极电性连接第四十五薄膜晶体管T45的源极及第六薄膜晶体管T6的源极。所述第四十五薄膜晶体管T45的栅极电性连接第二节点QB(N)，漏极接入第一电位信号VGL1。
所述偏移恢复控制模块60包括第八薄膜晶体管T8。所述第八薄膜晶体管T8的栅极接入第一电位信号VGL1，源极电性连接第二节点QB(N)，漏极接入恒压低电位VGL3。
进一步地，请参阅图2，第一级GOA单元与除了第一级以外的第N级GOA单元的结构区别在于，在第一级GOA单元中，所述第十一薄膜晶体管T11的源极接入起始信号STV。请参阅图3，最后一级GOA单元与除了最后一级以外的第N级GOA单元的结构区别在于，在最后一级GOA单元中，所述第三十一薄膜晶体管T31、第三十二薄膜晶体管T32及第三十三薄膜晶体管T33的栅极均接入起始信号STV。
具体地，请参阅图1，每一级GOA单元还包括扫描信号控制模块70，所述扫描信号控制模块70接入第一时钟信号CK、第二时钟信号XCK、恒压低电位VGL3及扫描信号G(N)，用于在第一时钟信号CK及第二时钟信号XCK均为低电位时将扫描信号G(N)维持在恒压低电位VGL3。
进一步地，请参阅图1，所述扫描信号控制模块70包括第七十一薄膜晶体管T71、第七十二薄膜晶体管T72、第七十三薄膜晶体管T73、第七十四薄膜晶体管T74。所述第七十一薄膜晶体管T71的栅极接入第二时钟信号XCK，源极电性连接第七十三薄膜晶体管T73的漏极，漏极接入第二电位信号VGL2。所述第七十二薄膜晶体管T72的栅极接入第一时钟信号CK，源极电性连接第七十三薄膜晶体管T73的漏极，漏极接入第二电位信号VGL2。所述第七十三薄膜晶体管T73的栅极及源极均接入恒压高电位VGH，漏极电性连接第七十四薄膜晶体管T74的栅极。所述第七十四薄膜晶体管T74的源极接入扫描信号G(N)，漏极接入恒压低电位VGL3。
具体地，在编程阶段1，所述第一电位信号VGL1的电位小于第二电位信号VGL2的电位。在消隐阶段2，所述第一电位信号VGL1的电位等于第二电位信号VGL2的电位。
优选地，所述起始信号的高电位为20V，低电位为-10V。所述第一时钟信号CK及第二时钟信号XCK的高电位为20V，低电位为-10V，第一时钟信号CK及第二时钟信号XCK的周期为30μs。所述恒压高电位VGH为20V，所述恒压低电位VGL3为-6V。所述第一电位信号VGL1的高电位为20V，低电位为-10V。所述第二电位信号VGL2的高电位为20V，低电位为-6V。
以图1所示的实施例为例并结合图5，本发明的GOA电路的第N级GOA单元在编程阶段1内的工作过程如下：
首先进入阶段S1，第N-1级GOA单元的级传信号Cout(N-1)及第一时钟信号CK为高电位，第二时钟信号XCK为低电位，第十一薄膜晶体管T11及第十二薄膜晶体管T12导通，第一节点Q(N)上升为高电位，第二十一薄膜晶体管T21、第二十二薄膜晶体管T22、第二十三薄膜晶体管T23、第五十二薄膜晶体管T52、第五十四薄膜晶体管T54导通，第二节点QB(N)降为低电位，第四十一薄膜晶体管T41、第四十二薄膜晶体管T42、第四十三薄膜晶体管T43、第四十四薄膜晶体管T44级第四十五薄膜晶体管T45截止，第七十二薄膜晶体管T72导通，第七十一薄膜晶体管T71截止，第七十四薄膜晶体管T74的栅极被拉低至第二电位信号VGL2的低电位，第七十四薄膜晶体管T74截止，由于此时第二时钟信号XCK为低电位，级传信号Cout(N)与扫描信号G(N)为低电位。随后进入阶段S2，第一时钟信号CK变为低电位，第十一薄膜晶体管T11及第十二薄膜晶体管T12截止，第二时钟信号XCK变为高电位，利用存储电容Cbt，第一节点Q(N)被耦合至更高的高电位，第二十一薄膜晶体管T21、第二十二薄膜晶体管T22、第二十三薄膜晶体管T23、第五十二薄膜晶体管T52、第五十四薄膜晶体管T54导通，第二节点QB(N)维持低电位，第四十一薄膜晶体管T41、第四十二薄膜晶体管T42、第四十三薄膜晶体管T43、第四十四薄膜晶体管T44级第四十五薄膜晶体管T45截止，第七十一薄膜晶体管T71导通，第七十二薄膜晶体管T72截止，第七十四薄膜晶体管T74的栅极保持第二电位信号VGL2的低电位，第七十四薄膜晶体管T74截止，由于此时第二时钟信号XCK为高电位，级传信号Cout(N)与扫描信号G(N)为高电位。而后进入阶段S3，第一时钟信号CK变为高电位，第十一薄膜晶体管T11及第十二薄膜晶体管T12导通，第N+1级GOA单元的级传信号Cout(N+1)变为高电位，第三十一薄膜晶体管T31、第三十二薄膜晶体管T32及第三十三薄膜晶体管T33导通，第一节点Q(N)及扫描信号G(N)变为低电位，第二十一薄膜晶体管T21、第二十二薄膜晶体管T22、第二十三薄膜晶体管T23、第五十二薄膜晶体管T52、第五十四薄膜晶体管T54关闭，第二节点QB(N)变为高电位，第四十一薄膜晶体管T41、第四十二薄膜晶体管T42、第四十三薄膜晶体管T43、第四十四薄膜晶体管T44级第四十五薄膜晶体管T45导通，将第一节点Q(N)、扫描信号G(N)及级传信号Cout(N)维持为低电位，第七十二薄膜晶体管T72导通，第七十一薄膜晶体管T71截止，第七十四薄膜晶体管T74的栅极保持第二电位信号VGL2的低电位，第七十四薄膜晶体管T74截止。
需要说明的是，本发明的GOA电路在编程阶段1中，由于第一电位信号VGL1始终为低电位，第八薄膜晶体管T8始终截止，而第四十一薄膜晶体管T41、第四十二薄膜晶体管T42、第四十三薄膜晶体管T43、及第四十五薄膜晶体管T45长时间处于正向偏置，受到正向应力，阈值电压会发生正向偏移。而本发明中，在编程阶段1结束后，进入消隐阶段2，在消隐阶段2内，第一电位信号VGL1及第二电位信号VGL2由低电位变为高电位，且第一时钟信号CK及第二时钟信号XCK均为低电位，使得在消隐阶段2中，第八薄膜晶体管T8导通，将第二节点QB(N)的电位下拉并维持在恒压低电位VGL3上，也即第四十一薄膜晶体管T41、第四十二薄膜晶体管T42、第四十三薄膜晶体管T43、及第四十五薄膜晶体管T45的栅极电位为负电位，而第四十一薄膜晶体管T41的漏极、第四十三薄膜晶体管T43的漏极接入第二电位信号VGL2的高电位，第四十二薄膜晶体管T42级第四十五薄膜晶体管T45的漏极接入第一电位信号VGL1的高电位，使得第四十一薄膜晶体管T41、第四十二薄膜晶体管T42、第四十三薄膜晶体管T43、及第四十五薄膜晶体管T45均处于反向偏置状态，受到反向的应力，能够有效地对在编程阶段1中第四十一薄膜晶体管T41、第四十二薄膜晶体管T42、第四十三薄膜晶体管T43、及第四十五薄膜晶体管T45的阈值电压正向偏移得到恢复，从而有效地保证了GOA电路的稳定性。另外，在消隐阶段2内，由于第一时钟信号CK及第二时钟信号XCK均为低电位，第七十一薄膜晶体管T71及第七十二薄膜晶体管T72均截止，使得恒压低电位VGH经过第七十三薄膜晶体管T73写入第七十四薄膜晶体管T74的栅极使得第七十四薄膜晶体管T74导通，以将扫描信号G(N)的电位保持为恒压低电位VGL3，从而使得在消隐阶段2内扫描信号G(N)始终为低电位，提升GOA电路的可靠性。
综上所述，本发明的GOA电路的每一级GOA单元包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块及偏移恢复控制模块，下拉维持模块中的多个栅极电性连接第二节点的薄膜晶体管的漏极接入第一电位信号或第二电位信号，偏移恢复控制模块接入第一电位信号及恒压低电位并电性连接第二节点，当处于消隐阶段时，第一电位信号及第二电位信号为高电位，此时偏移恢复控制模块将第二节点的电位下拉至恒压低电位，使得下拉维持模块中栅极电性连接第二节点的薄膜晶体管反向偏置对编程阶段产生的阈值电压偏移进行恢复，提升GOA电路的稳定性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (7)

1.一种GOA电路，其特征在于，包括多级GOA单元，每一级GOA单元均包括上拉控制模块(10)、上拉模块(20)、下传模块(30)、下拉模块(40)、下拉维持模块(50)及偏移恢复控制模块(60)；
设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，
所述上拉控制模块(10)接入第一时钟信号(CK)及第N-1级GOA单元的级传信号(Cout(N-1))并电性连接第一节点(Q(N))，用于在第一时钟信号(CK)的控制下依据第N-1级GOA单元的级传信号(Cout(N-1))上拉第一节点(Q(N))的电位；
所述上拉模块(20)接入第二时钟信号(XCK)并电性连接第一节点(Q(N))，用于在第一节点(Q(N))的电位控制下依据第二时钟信号(XCK)输出扫描信号(G(N))；
所述下传模块(30)接入第二时钟信号(XCK)并电性连接第一节点(Q(N))，用于在第一节点(Q(N))的电位控制下依据第二时钟信号(XCK)输出级传信号(Cout(N))；
所述下拉模块(40)接入第N+1级GOA单元的级传信号(Cout(N+1))、第一电位信号(VGL1)、第二电位信号(VGL2)及扫描信号(G(N))，并电性连接第一节点(Q(N))，用于在第N+1级GOA单元的级传信号(Cout(N+1))的控制下将第一节点(Q(N))的电位变化至第一电位信号(VGL1)的电位并将扫描信号(G(N))的电位变化至第二电位信号(VGL2)的电位；
所述下拉维持模块(50)包括反相器(51)及子下拉维持模块(52)；所述反相器(51)的输入端电性连接第一节点(Q(N))，输出端电性连接第二节点(QB(N))；所述子下拉维持模块(52)接入第一电位信号(VGL1)、第二电位信号(VGL2)、扫描信号(G(N))、级传信号(Cout(N))并电性连接第一节点(Q(N))及第二节点(QB(N))，用于在第二节点(QB(N))的电位控制下将第一节点(Q(N))、级传信号(Cout(N))的电位维持在第一电位信号(VGL1)的电位并将扫描信号(G(N))的电位维持在第二电位信号(VGL2)的电位；
所述偏移恢复控制模块(60)接入第一电位信号(VGL1)及恒压低电位(VGL3)并电性连接第二节点(QB(N))，用于在第一电位信号(VGL1)的控制下将第二节点(QB(N))的电位下拉至恒压低电位(VGL3)；
所述GOA电路的工作过程包括依次交替的编程阶段(1)及消隐阶段(2)；在编程阶段(1)中，所述第一时钟信号(CK)及第二时钟信号(XCK)均为脉冲信号，所述第一电位信号(VGL1)及第二电位信号(VGL2)均为低电位；在消隐阶段(2)中，所述第一时钟信号(CK)及第二时钟信号(XCK)均为低电位，所述第一电位信号(VGL1)及第二电位信号(VGL2)均为高电位；
所述第一时钟信号(CK)与第二时钟信号(XCK)的波形相反，且占空比均为0.5；
每一级GOA单元还包括扫描信号控制模块(70)，所述扫描信号控制模块(70)接入第一时钟信号(CK)、第二时钟信号(XCK)、恒压低电位(VGL3)及扫描信号(G(N))，用于在第一时钟信号(CK)及第二时钟信号(XCK)均为低电位时将扫描信号(G(N))维持在恒压低电位(VGL3)。
2.如权利要求1所述的GOA电路，其特征在于，所述扫描信号控制模块(70)包括第七十一薄膜晶体管(T71)、第七十二薄膜晶体管(T72)、第七十三薄膜晶体管(T73)、第七十四薄膜晶体管(T74)；所述第七十一薄膜晶体管(T71)的栅极接入第二时钟信号(XCK)，源极电性连接第七十三薄膜晶体管(T73)的漏极，漏极接入第二电位信号(VGL2)；所述第七十二薄膜晶体管(T72)的栅极接入第一时钟信号(CK)，源极电性连接第七十三薄膜晶体管(T73)的漏极，漏极接入第二电位信号(VGL2)；所述第七十三薄膜晶体管(T73)的栅极及源极均接入恒压高电位(VGH)，漏极电性连接第七十四薄膜晶体管(T74)的栅极；所述第七十四薄膜晶体管(T74)的源极接入扫描信号(G(N))，漏极接入恒压低电位(VGL3)。
3.如权利要求1所述的GOA电路，其特征在于，在编程阶段(1)，所述第一电位信号(VGL1)的电位小于第二电位信号(VGL2)的电位；在消隐阶段(2)，所述第一电位信号(VGL1)的电位等于第二电位信号(VGL2)的电位。
4.如权利要求1所述的GOA电路，其特征在于，所述偏移恢复控制模块(60)包括第八薄膜晶体管(T8)；所述第八薄膜晶体管(T8)的栅极接入第一电位信号(VGL1)，源极电性连接第二节点(QB(N))，漏极接入恒压低电位(VGL3)。
5.如权利要求1所述的GOA电路，其特征在于，设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，
所述上拉控制模块(10)包括第十一薄膜晶体管(T11)、第十二薄膜晶体管(T12)及第六薄膜晶体管(T6)；所述第十一薄膜晶体管(T11)的栅极接入第一时钟信号(CK)，源极接入第N-1级GOA单元的级传信号(Cout(N-1))，漏极电性连接第十二薄膜晶体管(T12)的源极；所述第十二薄膜晶体管(T12)的栅极接入第一时钟信号(CK)，漏极电性连接第一节点(Q(N))；所述第六薄膜晶体管(T6)的栅极接入级传信号(Cout(N))，源极电性连接第十一薄膜晶体管(T11)的漏极，漏极电性连接上拉模块(20)；
所述上拉模块(20)包括第二十一薄膜晶体管(T21)、第二十三薄膜晶体管(T23)及自举电容(Cbt)；所述第二十一薄膜晶体管(T21)的栅极电性连接第一节点(Q(N))，源极接入第二时钟信号(XCK)，漏极输出扫描信号(G(N))；所述第二十三薄膜晶体管(T23)的栅极电性连接第一节点(Q(N))，源极接入第二时钟信号(XCK)，漏极电性连接第六薄膜晶体管(T6)的漏极；所述自举电容(Cbt)的一端电性连接第一节点(Q(N))，另一端接入扫描信号(G(N))；
所述下传模块(30)包括第二十二薄膜晶体管(T22)；所述第二十二薄膜晶体管(T22)的栅极电性连接第一节点(Q(N))，源极接入第二时钟信号(XCK)，漏极输出级传信号(Cout(N))；
所述下拉模块(40)包括第三十一薄膜晶体管(T31)、第三十二薄膜晶体管(T32)及第三十三薄膜晶体管(T33)；所述第三十一薄膜晶体管(T31)的栅极接入第N+1级GOA单元的级传信号(Cout(N+1))，源极接入扫描信号(G(N))，漏极接入第二电位信号(VGL2)；所述第三十二薄膜晶体管(T32)的栅极接入第N+1级GOA单元的级传信号(Cout(N+1))，源极电性连接第一节点(Q(N))，漏极电性连接第三十三薄膜晶体管(T33)的源极及第六薄膜晶体管(T6)的源极；所述第三十三薄膜晶体管(T33)的栅极接入第N+1级GOA单元的级传信号(Cout(N+1))，漏极接入第一电位信号(VGL1)；
所述反相器(51)包括第五十一薄膜晶体管(T51)、第五十二薄膜晶体管(T52)、第五十三薄膜晶体管(T53)及第五十四薄膜晶体管(T54)；所述第五十一薄膜晶体管(T51)的栅极及源极均接入恒压高电位(VGH)，漏极电性连接第五十二薄膜晶体管(T52)的源极；所述第五十二薄膜晶体管(T52)的栅极电性连接第一节点(Q(N))，漏极接入第一电位信号(VGL1)；所述第五十三薄膜晶体管(T53)的栅极电性连接第五十一薄膜晶体管(T51)的漏极，源极接入恒压高电位(VGH)，漏极电性连接第二节点(QB(N))；所述第五十四薄膜晶体管(T54)的栅极电性连接第一节点(Q(N))，源极电性连接第二节点(QB(N))，漏极接入第一电位信号(VGL1)；
所述子下拉维持模块(52)包括第四十一薄膜晶体管(T41)、第四十二薄膜晶体管(T42)、第四十三薄膜晶体管(T43)、第四十四薄膜晶体管(T44)、第四十五薄膜晶体管(T45)；所述第四十一薄膜晶体管(T41)的栅极电性连接第二节点(QB(N))，源极接入扫描信号(G(N))，漏极接入第二电位信号(VGL2)；所述第四十二薄膜晶体管(T42)的栅极电性连接第二节点(QB(N))，源极接入级传信号(Cout(N))，漏极接入第一电位信号(VGL1)；所述第四十三薄膜晶体管(T43)的栅极电性连接第二节点(QB(N))，源极电性连接第六薄膜晶体管(T6)的漏极，漏极接入第二电位信号(VGL2)；所述第四十四薄膜晶体管(T44)的栅极电性连接第二节点(QB(N))，源极电性连接第一节点(Q(N))，漏极电性连接第四十五薄膜晶体管(T45)的源极及第六薄膜晶体管(T6)的源极；所述第四十五薄膜晶体管(T45)的栅极电性连接第二节点(QB(N))，漏极接入第一电位信号(VGL1)。
6.如权利要求5所述的GOA电路，其特征在于，在第一级GOA单元中，所述第十一薄膜晶体管(T11)的源极接入起始信号(STV)。
7.如权利要求5所述的GOA电路，其特征在于，在最后一级GOA单元中，所述第三十一薄膜晶体管(T31)、第三十二薄膜晶体管(T32)及第三十三薄膜晶体管(T33)的栅极均接入起始信号(STV)。
CN201910652162.6A 2019-07-18 2019-07-18 Goa电路 Active CN110299112B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910652162.6A CN110299112B (zh) 2019-07-18 2019-07-18 Goa电路
PCT/CN2019/104296 WO2021007932A1 (zh) 2019-07-18 2019-09-04 Goa电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910652162.6A CN110299112B (zh) 2019-07-18 2019-07-18 Goa电路

Publications (2)

Publication Number Publication Date
CN110299112A CN110299112A (zh) 2019-10-01
CN110299112B true CN110299112B (zh) 2020-09-01

Family

ID=68031414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910652162.6A Active CN110299112B (zh) 2019-07-18 2019-07-18 Goa电路

Country Status (2)

Country Link
CN (1) CN110299112B (zh)
WO (1) WO2021007932A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767255B (zh) * 2019-11-04 2021-10-29 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板
CN110969977A (zh) * 2019-12-02 2020-04-07 深圳市华星光电半导体显示技术有限公司 一种栅极驱动电路、其控制方法及显示装置
CN111179868B (zh) * 2020-01-21 2021-11-23 南京京东方显示技术有限公司 一种复位信号电位维持电路及方法
CN111199703B (zh) * 2020-02-28 2021-07-06 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN113496681A (zh) * 2020-03-18 2021-10-12 Tcl华星光电技术有限公司 一种goa电路及显示面板
CN111402829B (zh) * 2020-04-10 2021-07-27 苏州华星光电技术有限公司 Goa电路、显示面板
CN111986624B (zh) * 2020-08-04 2022-02-08 邵阳学院 一种低振荡的goa电路
CN112259033A (zh) * 2020-10-16 2021-01-22 深圳市华星光电半导体显示技术有限公司 阵列基板行驱动电路及显示装置
CN113314067B (zh) * 2021-06-08 2022-05-17 武汉华星光电技术有限公司 栅极驱动电路及显示面板
CN113506534B (zh) * 2021-07-26 2022-09-09 武汉华星光电技术有限公司 显示面板
CN113643640B (zh) * 2021-08-03 2023-06-02 武汉华星光电技术有限公司 栅极驱动电路及显示面板
CN114283726B (zh) * 2021-12-29 2023-09-05 Tcl华星光电技术有限公司 驱动电路
CN114360431B (zh) * 2022-01-28 2023-08-22 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN114743482A (zh) * 2022-03-28 2022-07-12 Tcl华星光电技术有限公司 基于goa的显示面板
CN115862511B (zh) * 2022-11-30 2024-04-12 Tcl华星光电技术有限公司 栅极驱动电路及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252353A (zh) * 2008-04-03 2008-08-27 友达光电股份有限公司 移位缓存器
KR20130010714A (ko) * 2011-07-19 2013-01-29 엘지디스플레이 주식회사 쉬프트 레지스터
CN103489484A (zh) * 2013-09-22 2014-01-01 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103559868A (zh) * 2013-10-12 2014-02-05 深圳市华星光电技术有限公司 一种栅极驱动电路及其阵列基板和显示面板
CN105304041A (zh) * 2015-11-06 2016-02-03 深圳市华星光电技术有限公司 一种扫描驱动装置
CN107369422A (zh) * 2017-08-16 2017-11-21 深圳市华星光电半导体显示技术有限公司 一种goa驱动电路及液晶显示装置
CN107393473A (zh) * 2017-08-25 2017-11-24 深圳市华星光电半导体显示技术有限公司 Goa电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277152B1 (ko) * 2006-08-24 2013-06-21 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101478667B1 (ko) * 2008-10-16 2015-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
TWI402814B (zh) * 2009-01-16 2013-07-21 Chunghwa Picture Tubes Ltd 可抑制臨界電壓漂移之閘極驅動電路
CN106710511A (zh) * 2017-02-24 2017-05-24 上海天马微电子有限公司 单级扫描电路、双级扫描电路、栅极驱动电路及显示装置
KR102348667B1 (ko) * 2017-06-15 2022-01-06 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치
CN108597431A (zh) * 2018-02-12 2018-09-28 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN109935192B (zh) * 2019-04-22 2022-04-26 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN109961737A (zh) * 2019-05-05 2019-07-02 深圳市华星光电半导体显示技术有限公司 Goa电路和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252353A (zh) * 2008-04-03 2008-08-27 友达光电股份有限公司 移位缓存器
KR20130010714A (ko) * 2011-07-19 2013-01-29 엘지디스플레이 주식회사 쉬프트 레지스터
CN103489484A (zh) * 2013-09-22 2014-01-01 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103559868A (zh) * 2013-10-12 2014-02-05 深圳市华星光电技术有限公司 一种栅极驱动电路及其阵列基板和显示面板
CN105304041A (zh) * 2015-11-06 2016-02-03 深圳市华星光电技术有限公司 一种扫描驱动装置
CN107369422A (zh) * 2017-08-16 2017-11-21 深圳市华星光电半导体显示技术有限公司 一种goa驱动电路及液晶显示装置
CN107393473A (zh) * 2017-08-25 2017-11-24 深圳市华星光电半导体显示技术有限公司 Goa电路

Also Published As

Publication number Publication date
WO2021007932A1 (zh) 2021-01-21
CN110299112A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
CN110299112B (zh) Goa电路
US9865211B2 (en) Shift register unit, gate driving circuit and display device
CN107909971B (zh) Goa电路
US10741139B2 (en) Goa circuit
WO2016173017A1 (zh) 具有正反向扫描功能的goa电路
USRE49782E1 (en) Shift register and driving method thereof gate driving circuit and display apparatus
TWI398852B (zh) 可降低時脈偶合效應之移位暫存器及移位暫存器單元
CN108766380B (zh) Goa电路
US10043477B2 (en) GOA circuit
US7310402B2 (en) Gate line drivers for active matrix displays
CN108346405B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
WO2017107286A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
US11581051B2 (en) Shift register and driving method thereof, gate drive circuit, and display device
WO2017117849A1 (zh) Goa驱动电路
CN109064982B (zh) Goa电路驱动系统及goa电路驱动方法与显示装置
CN107689221B (zh) Goa电路
CN107358931B (zh) Goa电路
WO2017045346A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN110047438B (zh) Goa电路
CN108320708B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
WO2018120328A1 (zh) Goa电路的驱动方法和驱动装置
WO2016149994A1 (zh) Pmos栅极驱动电路
WO2020224133A1 (zh) 一种goa电路、显示面板及显示装置
CN111199703A (zh) Goa电路及显示面板
US10825412B2 (en) Liquid crystal panel including GOA circuit and driving method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant