CN109064982B - Goa电路驱动系统及goa电路驱动方法与显示装置 - Google Patents
Goa电路驱动系统及goa电路驱动方法与显示装置 Download PDFInfo
- Publication number
- CN109064982B CN109064982B CN201810887105.1A CN201810887105A CN109064982B CN 109064982 B CN109064982 B CN 109064982B CN 201810887105 A CN201810887105 A CN 201810887105A CN 109064982 B CN109064982 B CN 109064982B
- Authority
- CN
- China
- Prior art keywords
- signal
- thin film
- film transistor
- reset
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 163
- 239000010409 thin film Substances 0.000 claims description 186
- 230000005540 biological transmission Effects 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000000630 rising effect Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims 4
- 238000001514 detection method Methods 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 102100031787 Myosin regulatory light polypeptide 9 Human genes 0.000 description 4
- 101710107065 Myosin regulatory light polypeptide 9 Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种GOA电路驱动系统及GOA电路驱动方法与显示装置。该GOA电路驱动系统通过复位控制器侦测电平转换模块将转换驱动信号输出至GOA电路时相应输出至GOA电路的输出电流，当输出电流大于一预设值时，复位控制器控制时序控制器向电平转换模块传输具有多个高电位脉冲的初始复位信号并经由电平转换模块转换后输出至GOA电路，否则复位控制器控制时序控制器向电平转换模块传输低电位的初始复位信号并经由电平转换模块转换后输出至GOA电路，从而在不影响GOA电路工作的前提下降低驱动GOA电路的逻辑功耗。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种GOA电路驱动系统及GOA电路驱动方法与显示装置。
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilm Transistor Array Substrate，TFT Array Substrate)与彩色滤光片基板(ColorFilter，CF)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。
主动式液晶显示器中，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，源极(Source)连接至垂直方向的数据线，漏极(Drain)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。目前主动式液晶显示面板水平扫描线的驱动主要由外接的集成电路板(Integrated Circuit，IC)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。
而GOA技术(Gate Driver on Array)即阵列基板行驱动技术，是可以运用液晶显示面板的阵列制程将栅极驱动电路制作在TFT阵列基板上，实现对栅极逐行扫描的驱动方式。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
如图1所示，为现有的一种GOA电路的电路图，该GOA电路包括多级GOA单元，每一级GOA单元均包括上拉控制模块1000、上拉模块2000、下拉模块3000、第一下拉维持模块4000、第二下拉维持模块5000及复位模块6000。设n为正整数，除了第一级及最后一级GOA单元外，在第n级GOA单元中：所述上拉控制模块1000包括第十一薄膜晶体管T110。所述第十一薄膜晶体管T110的栅极接入第n-1级GOA单元的级传信号ST(n-1)，源极接入第n-1级GOA单元的扫描信号G(n-1)，漏极电性连接第一节点Q(n)。所述上拉模块2000包括第二十一薄膜晶体管T210、第二十二薄膜晶体管T220、及第一电容C10。所述第二十一薄膜晶体管T210的栅极电性连接第一节点Q(n)，源极接入时钟信号CK，漏极输出扫描信号G(n)。所述第二十二薄膜晶体管T220的栅极电性连接第一节点Q(n)，源极接入时钟信号CK，漏极输出级传信号ST(n)。第一电容C10一端电性连接第一节点Q(n)，另一端电性连接第二十一薄膜晶体管T210的漏极。所述下拉模块3000包括第三十一薄膜晶体管T310及第四十一薄膜晶体管T410。所述第三十一薄膜晶体管T310的栅极接入第n+1级GOA单元的扫描信号G(n+1)，源极接入低电位信号VSS，漏极电性连接第二十一薄膜晶体管T210的漏极。所述第四十一薄膜晶体管T410的栅极接入第n+1级GOA单元的扫描信号G(n+1)，源极接入低电位信号VSS，漏极电性连接第一节点Q(n)。所述第一下拉维持模块4000包括第三十二薄膜晶体管T320、第四十二薄膜晶体管T420、第五十一薄膜晶体管T510、第五十二薄膜晶体管T520、第五十三薄膜晶体管T530及第五十四薄膜晶体管T540。所述第三十二薄膜晶体管T320的栅极电性连接第二节点S(n)，源极接入低电位信号VSS，漏极电性连接第二十一薄膜晶体管T210的漏极。所述第四十二薄膜晶体管T420的栅极电性连接第二节点S(n)，源极接入低电位信号VSS，漏极电性连接第一节点Q(n)。所述第五十一薄膜晶体管T510的栅极及源极均接入第一低频控制信号LC10，漏极电性连接第五十二薄膜晶体管T520的漏极。所述第五十二薄膜晶体管T520的栅极电性连接第一节点Q(n)，源极接入低电位信号VSS。所述第五十三薄膜晶体管T530的栅极电性连接第五十二薄膜晶体管T520的漏极，源极接入第一低频控制信号LC10，漏极电性连接第二节点S(n)。所述第五十四薄膜晶体管T540的栅极电性连接第一节点Q(n)，源极接入低电位信号VSS，漏极电性连接第二节点S(n)。所述第二下拉维持模块5000包括第三十三薄膜晶体管T330、第四十三薄膜晶体管T430、第六十一薄膜晶体管T610、第六十二薄膜晶体管T620、第六十三薄膜晶体管T630及第六十四薄膜晶体管T640。所述第三十三薄膜晶体管T330的栅极电性连接第三节点P(n)，源极接入低电位信号VSS，漏极电性连接第二十一薄膜晶体管T210的漏极。所述第四十三薄膜晶体管T430的栅极电性连接第三节点P(n)，源极接入低电位信号VSS，漏极电性连接第一节点Q(n)。所述第六十一薄膜晶体管T610的栅极及源极均接入第二低频控制信号LC20，漏极电性连接第六十二薄膜晶体管T620的漏极。所述第六十二薄膜晶体管T620的栅极电性连接第一节点Q(n)，源极接入低电位信号VSS。所述第六十三薄膜晶体管T630的栅极电性连接第六十二薄膜晶体管T620的漏极，源极接入第二低频控制信号LC20，漏极电性连接第三节点P(n)。所述第六十四薄膜晶体管T640的栅极电性连接第一节点Q(n)，源极接入低电位信号VSS，漏极电性连接第三节点P(n)。所述复位模块6000包括第四十四薄膜晶体管T440。所述第四十四薄膜晶体管T440的栅极接入复位信号RESET，源极接入低电位信号VSS，漏极电性连接第一节点Q(n)。
图1所示的GOA电路的工作过程如下：当第n-1级GOA单元的级传信号ST(n-1)及扫描信号G(n-1)为高电位时，第十一薄膜晶体管T110导通使第一节点Q(n)为高电位，控制第二十一薄膜晶体管T210及第二十二薄膜晶体管T220均导通并分别输出与第M条时钟信号CK(M)对应的扫描信号G(n)及级传信号ST(n)，之后，当第n+1级GOA单元的扫描信号G(n+1)为高电位时，第四十一薄膜晶体管T410导通将第一节点Q(n)拉低至低电平信号VSS的电位，第三十一薄膜晶体管T310导通将扫描信号G(n)拉低至低电位信号VSS的电位，第一低频控制信号LC10及第二低频控制信号LC20均为脉冲信号且相位相反，以第一低频控制信号LC10为高电位第二低频控制信号LC20为低电位的时刻为例，在第一节点Q(n)为低电位后，第五十二薄膜晶体管T520及第五十四薄膜晶体管T540均截止，高电位的第一低频控制信号LC10控制第五十一薄膜晶体管T510导通，高电位写入第五十三薄膜晶体管T530的栅极控制第五十三薄膜晶体管T530导通，使第二节点S(n)为高电位，控制第三十二薄膜晶体管T320及第四十二薄膜晶体管T420保持导通，将第一节点Q(n)及扫描信号G(n)的电压维持在低电压。
图1所示的GOA电路的复位模块6000的作用是对第一节点Q(n)的电位进行复位，以提升GOA电路的抗干扰能力及工作稳定性。现有技术中，一般是在一帧扫描结束后的帧消隐阶段，复位信号Reset产生一高电位脉冲控制第四十四薄膜晶体管T440导通对第一节点Q(n)的电位进行一次复位驱动。由于显示面板的栅极扫描行数较多，GOA电路的GOA单元的数量对应较多，如果每一帧结束后所有的GOA单元都要将第一节点的电位复位一次，则复位信号Reset的功耗较大，会增加采用GOA电路的显示面板的逻辑功耗。
发明内容
本发明的目的在于提供一种GOA电路的驱动系统，在不影响GOA电路工作的前提下降低驱动GOA电路的逻辑功耗。
本发明的另一目的在于提供一种GOA电路的驱动方法，在不影响GOA电路工作的前提下降低驱动GOA电路的逻辑功耗。
本发明的又一目的在于提供一种显示装置，驱动逻辑功耗小。
为实现上述目的，本发明首先提供一种GOA电路驱动系统，包括时序控制器、与时序控制器电性连接的电平转换模块、与电平转换模块及时序控制器均电性连接的复位控制器以及与电平转换模块电性连接的GOA电路；
所述时序控制器向电平转换模块传输初始驱动信号，所述电平转换模块对初始驱动信号进行转换产生转换驱动信号并输出至GOA电路；所述复位控制器侦测电平转换模块将转换驱动信号输出至GOA电路时相应输出至GOA电路的输出电流，当所述输出电流大于一预设值时，复位控制器控制时序控制器向电平转换模块传输具有多个高电位脉冲的初始复位信号，电平转换模块对具有多个高电位脉冲的初始复位信号进行转换产生具有多个高电位脉冲的转换复位信号并传输至GOA电路，当所述输出电流小于或等于所述预设值时，复位控制器控制时序控制器向电平转换模块传输低电位的初始复位信号，复位控制器对低电位的初始复位信号进行转换产生低电位的转换复位信号并传输至GOA电路。
所述GOA电路驱动系统的工作时序包括依次交替的帧扫描阶段及帧消隐阶段，当所述输出电流大于一预设值时，初始复位信号在每一帧消隐阶段均产生一高电位脉冲，转换复位信号在每一帧消隐阶段均产生一高电位脉冲。
所述初始驱动信号包括初始时钟信号、初始低频控制信号及初始起始信号。
所述转换驱动信号包括转换时钟信号、转换低频控制信号及转换起始信号；
所述电平转换模块对初始时钟信号进行转换产生转换时钟信号；所述电平转换模块对初始低频控制信号进行转换产生转换低频控制信号；所述电平转换模块对初始起始信号进行转换产生转换起始信号。
所述转换低频控制信号包括第一转换低频控制信号及第二转换低频控制信号，所述第一转换低频控制信号及第二转换低频控制信号的占空比均为0.5，且所述第一转换低频控制信号及第二转换低频控制信号的相位相反；
所述转换时钟信号包括第一条转换时钟信号及第二条转换时钟信号，所述第一条转换时钟信号及第二条转换时钟信号的占空比均为0.5，且前一条转换时钟信号的下降沿到来时后一条转换时钟信号的上升沿到来。
所述GOA电路包括多级GOA单元，每一级GOA单元均包括上拉控制模块、上拉模块、下拉模块、第一下拉维持模块、第二下拉维持模块及复位模块；
设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中：
所述上拉控制模块接入第N-1级GOA单元的级传信号和第N-1级GOA单元的扫描信号，并电性连接第一节点，用于根据第N-1级GOA单元的级传信号及第N-1级GOA单元的扫描信号上拉第一节点的电位；
所述上拉模块接入第M条转换时钟信号并电性连接第一节点，用于在第一节点的电位控制下输出与第M条时钟信号对应的扫描信号和级传信号，其中，M为1或2；
所述下拉模块接入第N+1级GOA单元的扫描信号，并电性连接第一节点及上拉模块，用于根据第N+1级GOA单元的扫描信号下拉第一节点及扫描信号的电位；
所述第一下拉维持模块接入第一转换低频控制信号及低电位信号，并电性连接第一节点，用于在第一转换低频控制信号为高电位时，在下拉模块下拉第一节点的电位后将扫描信号和第一节点的电位维持在低电位信号的电位；
所述第二下拉维持模块接入第二转换低频控制信号及低电位信号，并电性连接第一节点，用于在第二转换低频控制信号为高电位时，在下拉模块下拉第一节点的电位后将扫描信号和第一节点的电位维持在低电位信号的电位；
所述复位模块接入转换复位信号及低电位信号，并电性连接第一节点，用于在转换复位信号为高电位时将第一节点的电位复位至低电位信号的电位。
除了第一级及最后一级GOA单元外，在第N级GOA单元中：所述上拉控制模块包括第十一薄膜晶体管；所述第十一薄膜晶体管的栅极接入第N-1级GOA单元的级传信号，源极接入第N-1级GOA单元的扫描信号，漏极电性连接第一节点；所述上拉模块包括第二十一薄膜晶体管、第二十二薄膜晶体管、及第一电容；述第二十一薄膜晶体管的栅极电性连接第一节点，源极接入第M条转换时钟信号，漏极输出扫描信号；所述第二十二薄膜晶体管的栅极电性连接第一节点，源极接入第M条转换时钟信号，漏极输出级传信号；第一电容一端电性连接第一节点，另一端电性连接第二十一薄膜晶体管的漏极；所述下拉模块包括第三十一薄膜晶体管及第四十一薄膜晶体管；所述第三十一薄膜晶体管的栅极接入第N+1级GOA单元的扫描信号，源极接入低电位信号，漏极电性连接第二十一薄膜晶体管的漏极；所述第四十一薄膜晶体管的栅极接入第N+1级GOA单元的扫描信号，源极接入低电位信号，漏极电性连接第一节点；所述第一下拉维持模块包括第三十二薄膜晶体管、第四十二薄膜晶体管、第五十一薄膜晶体管、第五十二薄膜晶体管、第五十三薄膜晶体管及第五十四薄膜晶体管；所述第三十二薄膜晶体管的栅极电性连接第二节点，源极接入低电位信号，漏极电性连接第二十一薄膜晶体管的漏极；所述第四十二薄膜晶体管的栅极电性连接第二节点，源极接入低电位信号，漏极电性连接第一节点；所述第五十一薄膜晶体管的栅极及源极均接入第一转换低频控制信号，漏极电性连接第五十二薄膜晶体管的漏极；所述第五十二薄膜晶体管的栅极电性连接第一节点，源极接入低电位信号；所述第五十三薄膜晶体管的栅极电性连接第五十二薄膜晶体管的漏极，源极接入第一转换低频控制信号，漏极电性连接第二节点；所述第五十四薄膜晶体管栅极电性连接第一节点，源极接入低电位信号，漏极电性连接第二节点；所述第二下拉维持模块包括第三十三薄膜晶体管、第四十三薄膜晶体管、第六十一薄膜晶体管、第六十二薄膜晶体管、第六十三薄膜晶体管及第六十四薄膜晶体管；所述第三十三薄膜晶体管的栅极电性连接第三节点，源极接入低电位信号，漏极电性连接第二十一薄膜晶体管的漏极；所述第四十三薄膜晶体管的栅极电性连接第三节点，源极接入低电位信号，漏极电性连接第一节点；所述第六十一薄膜晶体管的栅极及源极均接入第二转换低频控制信号，漏极电性连接第六十二薄膜晶体管的漏极；所述第六十二薄膜晶体管的栅极电性连接第一节点，源极接入低电位信号；所述第六十三薄膜晶体管的栅极电性连接第六十二薄膜晶体管的漏极，源极接入第二转换低频控制信号，漏极电性连接第三节点；所述第六十四薄膜晶体管的栅极电性连接第一节点，源极接入低电位信号，漏极电性连接第三节点。
所述复位模块包括第四十四薄膜晶体管；所述第四十四薄膜晶体管的栅极接入转换复位信号，源极接入低电位信号，漏极电性连接第一节点。
本发明还提供一种GOA电路驱动方法，应用于上述GOA电路驱动系统，包括如下步骤：
步骤S1、所述时序控制器向电平转换模块传输初始驱动信号；
步骤S2、所述电平转换模块对初始驱动信号进行转换产生转换驱动信号并输出至GOA电路；
步骤S3、所述复位控制器侦测电平转换模块将转换驱动信号输出至GOA电路时相应输出至GOA电路的输出电流，当所述输出电流大于一预设值时，复位控制器控制时序控制器向电平转换模块传输具有多个高电位脉冲的初始复位信号，电平转换模块对具有多个高电位脉冲的初始复位信号进行转换产生具有多个高电位脉冲的转换复位信号并传输至GOA电路，当所述输出电流小于或等于所述预设值时，复位控制器控制时序控制器向电平转换模块传输低电位的初始复位信号，复位控制器对低电位的初始复位信号进行转换产生低电位的转换复位信号并传输至GOA电路。
本发明还提供一种显示装置，包括上述GOA电路驱动系统。
本发明的有益效果：本发明的GOA电路驱动系统通过复位控制器侦测电平转换模块将转换驱动信号输出至GOA电路时相应输出至GOA电路的输出电流，当输出电流大于一预设值时，复位控制器控制时序控制器向电平转换模块传输具有多个高电位脉冲的初始复位信号并经由电平转换模块转换后输出至GOA电路，否则复位控制器控制时序控制器向电平转换模块传输低电位的初始复位信号并经由电平转换模块转换后输出至GOA电路，从而在不影响GOA电路工作的前提下降低驱动GOA电路的逻辑功耗。本发明的GOA电路的驱动方法在不影响GOA电路工作的前提下降低驱动GOA电路的逻辑功耗。本发明的显示装置的驱动逻辑功耗小。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的一种GOA电路的电路图；
图2为本发明的GOA电路驱动系统的结构示意图；
图3为本发明的GOA电路驱动系统的GOA电路的电路图；
图4为本发明的GOA电路驱动系统的GOA电路的驱动时序图；
图5为本发明的GOA电路驱动方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2，本发明提供一种GOA电路驱动系统，包括时序控制器10、与时序控制器10电性连接的电平转换模块20、与电平转换模块20及时序控制器10均电性连接的复位控制器30以及与电平转换模块20电性连接的GOA电路40。
所述时序控制器10向电平转换模块20传输初始驱动信号，所述电平转换模块20对初始驱动信号进行转换产生转换驱动信号并输出至GOA电路40；所述复位控制器30侦测电平转换模块20将转换驱动信号输出至GOA电路40时相应输出至GOA电路40的输出电流，当所述输出电流大于一预设值时，复位控制器30控制时序控制器10向电平转换模块20传输具有多个高电位脉冲的初始复位信号，电平转换模块20对具有多个高电位脉冲的初始复位信号进行转换产生具有多个高电位脉冲的转换复位信号Reset并传输至GOA电路40，当所述输出电流小于或等于所述预设值时，复位控制器30控制时序控制器10向电平转换模块20传输低电位的初始复位信号，复位控制器30对低电位的初始复位信号进行转换产生低电位的转换复位信号Reset并传输至GOA电路40。
具体地，所述GOA电路驱动系统的工作时序包括依次交替的帧扫描阶段及帧消隐阶段，当所述输出电流大于一预设值时，初始复位信号在每一帧消隐阶段均产生一高电位脉冲，转换复位信号Reset在每一帧消隐阶段均产生一高电位脉冲。
具体地，所述初始驱动信号包括初始时钟信号、初始低频控制信号及初始起始信号。所述转换驱动信号包括转换时钟信号、转换低频控制信号及转换起始信号。所述电平转换模块20对初始时钟信号进行转换产生转换时钟信号。所述电平转换模块20对初始低频控制信号进行转换产生转换低频控制信号。所述电平转换模块20对初始起始信号进行转换产生转换起始信号。
具体地，所述电平转换模块20对初始驱动信号及初始复位信号进行转换，使转换产生的转换驱动信号及转换复位信号Reset的电位满足GOA电路40的控制需求。
具体地，所述初始低频控制信号包括第一初始低频控制信号及第二初始低频控制信号，所述第一初始低频控制信号及第二初始低频控制信号的占空比均为0.5，且所述第一初始低频控制信号及第二初始低频控制信号的相位相反。对应的，所述转换低频控制信号包括第一转换低频控制信号LC1及第二转换低频控制信号LC2，所述第一转换低频控制信号LC1及第二转换低频控制信号LC2的占空比均为0.5，且所述第一转换低频控制信号LC1及第二转换低频控制信号LC2的相位相反。所述电平转换模块20对第一初始低频控制信号进行转换产生第一转换低频控制信号LC1，所述电平转换模块20对第二初始低频控制信号进行转换产生第二转换低频控制信号LC2。
所述初始时钟信号包括第一条初始时钟信号及第二条初始时钟信号，所述第一条初始时钟信号及第二条初始时钟信号的占空比均为0.5，且前一条初始时钟信号的下降沿到来时后一条初始时钟信号的上升沿到来。对应的，请参阅图4，所述转换时钟信号包括第一条转换时钟信号CK1及第二条转换时钟信号CK2，所述第一条转换时钟信号CK1及第二条转换时钟信号CK2的占空比均为0.5，且前一条转换时钟信号的下降沿到来时后一条转换时钟信号的上升沿到来。所述电平转换模块20对第一条初始时钟信号进行转换产生第一条转换时钟信号CK1，所述电平转换模块20对第二初始时钟信号进行转换产生第二转换时钟信号CK2。
进一步地，请结合图3，在本发明的一优选实施例中，所述GOA电路40包括多级GOA单元，每一级GOA单元均包括上拉控制模块100、上拉模块200、下拉模块300、第一下拉维持模块400、第二下拉维持模块500及复位模块600。
设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中：
所述上拉控制模块100接入第N-1级GOA单元的级传信号ST(N-1)和第N-1级GOA单元的扫描信号G(N-1)，并电性连接第一节点Q(N)，用于根据第N-1级GOA单元的级传信号ST(N-1)及第N-1级GOA单元的扫描信号G(N-1)上拉第一节点Q(N)的电位。
所述上拉模块200接入第M条转换时钟信号CK(M)并电性连接第一节点Q(N)，用于在第一节点Q(N)的电位控制下输出与第M条时钟信号CK(M)对应的扫描信号G(N)和级传信号ST(N)，其中，M为1或2。
所述下拉模块300接入第N+1级GOA单元的扫描信号G(N+1)，并电性连接第一节点Q(N)及上拉模块200，用于根据第N+1级GOA单元的扫描信号G(N+1)下拉第一节点Q(N)及扫描信号G(N)的电位。
所述第一下拉维持模块400接入第一转换低频控制信号LC1及低电位信号Vss，并电性连接第一节点Q(N)，用于在第一转换低频控制信号LC1为高电位时，在下拉模块300下拉第一节点Q(N)的电位后将扫描信号G(N)和第一节点Q(N)的电位维持在低电位信号Vss的电位。
所述第二下拉维持模块500接入第二转换低频控制信号LC2及低电位信号Vss，并电性连接第一节点Q(N)，用于在第二转换低频控制信号LC2为高电位时，在下拉模块300下拉第一节点Q(N)的电位后将扫描信号G(N)和第一节点Q(N)的电位维持在低电位信号Vss的电位。
所述复位模块600接入转换复位信号Reset及低电位信号Vss，并电性连接第一节点Q(N)，用于在转换复位信号Reset为高电位时将第一节点Q(N)的电位复位至低电位信号Vss的电位。
具体地，在图3所示的实施例中，除了第一级及最后一级GOA单元外，在第N级GOA单元中：所述上拉控制模块100包括第十一薄膜晶体管T11。所述第十一薄膜晶体管T11的栅极接入第N-1级GOA单元的级传信号ST(N-1)，源极接入第N-1级GOA单元的扫描信号G(N-1)，漏极电性连接第一节点Q(N)。所述上拉模块200包括第二十一薄膜晶体管T21、第二十二薄膜晶体管T22、及第一电容C1。所述第二十一薄膜晶体管T21的栅极电性连接第一节点Q(N)，源极接入第M条转换时钟信号CK(M)，漏极输出扫描信号G(N)。所述第二十二薄膜晶体管T22的栅极电性连接第一节点Q(N)，源极接入第M条转换时钟信号CK(M)，漏极输出级传信号ST(N)。第一电容C1一端电性连接第一节点Q(N)，另一端电性连接第二十一薄膜晶体管T21的漏极。所述下拉模块300包括第三十一薄膜晶体管T31及第四十一薄膜晶体管T41。所述第三十一薄膜晶体管T31的栅极接入第N+1级GOA单元的扫描信号G(N+1)，源极接入低电位信号Vss，漏极电性连接第二十一薄膜晶体管T21的漏极。所述第四十一薄膜晶体管T41的栅极接入第N+1级GOA单元的扫描信号G(N+1)，源极接入低电位信号Vss，漏极电性连接第一节点Q(N)。所述第一下拉维持模块400包括第三十二薄膜晶体管T32、第四十二薄膜晶体管T42、第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53及第五十四薄膜晶体管T54。所述第三十二薄膜晶体管T32的栅极电性连接第二节点S(N)，源极接入低电位信号Vss，漏极电性连接第二十一薄膜晶体管T21的漏极。所述第四十二薄膜晶体管T42的栅极电性连接第二节点S(N)，源极接入低电位信号Vss，漏极电性连接第一节点Q(N)。所述第五十一薄膜晶体管T51的栅极及源极均接入第一转换低频控制信号LC1，漏极电性连接第五十二薄膜晶体管T52的漏极。所述第五十二薄膜晶体管T52的栅极电性连接第一节点Q(N)，源极接入低电位信号Vss。所述第五十三薄膜晶体管T53的栅极电性连接第五十二薄膜晶体管T52的漏极，源极接入第一转换低频控制信号LC1，漏极电性连接第二节点S(N)。所述第五十四薄膜晶体管T54的栅极电性连接第一节点Q(N)，源极接入低电位信号Vss，漏极电性连接第二节点S(N)。所述第二下拉维持模块500包括第三十三薄膜晶体管T33、第四十三薄膜晶体管T43、第六十一薄膜晶体管T61、第六十二薄膜晶体管T62、第六十三薄膜晶体管T63及第六十四薄膜晶体管T64。所述第三十三薄膜晶体管T33的栅极电性连接第三节点P(N)，源极接入低电位信号Vss，漏极电性连接第二十一薄膜晶体管T21的漏极。所述第四十三薄膜晶体管T43的栅极电性连接第三节点P(N)，源极接入低电位信号Vss，漏极电性连接第一节点Q(N)。所述第六十一薄膜晶体管T61的栅极及源极均接入第二转换低频控制信号LC2，漏极电性连接第六十二薄膜晶体管T62的漏极。所述第六十二薄膜晶体管T62的栅极电性连接第一节点Q(N)，源极接入低电位信号Vss。所述第六十三薄膜晶体管T63的栅极电性连接第六十二薄膜晶体管T62的漏极，源极接入第二转换低频控制信号LC2，漏极电性连接第三节点P(N)。所述第六十四薄膜晶体管T64的栅极电性连接第一节点Q(N)，源极接入低电位信号Vss，漏极电性连接第三节点P(N)。所述复位模块600包括第四十四薄膜晶体管T44。所述第四十四薄膜晶体管T44的栅极接入转换复位信号Reset，源极接入低电位信号Vss，漏极电性连接第一节点Q(N)。
进一步地，第一级GOA单元与除第一级及最后一级GOA单元以外的第N级GOA单元的结构类似，区别在于，第一级GOA单元的第十一薄膜晶体管T11的栅极及源极均接入转换起始信号。最后一级GOA单元与除第一级及最后一级GOA单元以外的第N级GOA单元的结构类似，区别在于，最后一级GOA单元的第四十一薄膜晶体管T41的栅极及第三十一薄膜晶体管T31的栅极接入转换起始信号。
以图3及图4所示的实施例为例，本发明的GOA电路驱动系统的GOA电路40的工作过程如下：当第N-1级GOA单元的级传信号ST(N-1)及扫描信号G(N-1)为高电位时，第十一薄膜晶体管T11导通使第一节点Q(N)为高电位，控制第二十一薄膜晶体管T21及第二十二薄膜晶体管T22均导通并分别输出与第M条转换时钟信号CK(M)对应的扫描信号G(N)及级传信号ST(N)，之后，当第N+1级GOA单元的扫描信号G(N+1)为高电位时，第四十一薄膜晶体管T41导通将第一节点Q(N)拉低至低电位信号Vss的电位，第三十一薄膜晶体管T31导通将扫描信号G(N)拉低至低电位信号Vss的电位，由于第一转换低频控制信号LC1及第二转换低频控制信号LC2均为脉冲信号且相位相反，以第一转换低频控制信号LC1为高电位第二转换低频控制信号LC2为低电位的时刻为例，在第一节点Q(N)为低电位后，第五十二薄膜晶体管T52及第五十四薄膜晶体管T54均截止，高电位的第一转换低频控制信号LC1控制第五十一薄膜晶体管T51导通，高电位写入第五十三薄膜晶体管T53的栅极控制第五十三薄膜晶体管T53导通，使第二节点S(N)为高电位，控制第三十二薄膜晶体管T32及第四十二薄膜晶体管T42保持导通，将第一节点Q(N)及扫描信号G(N)的电压维持在低电压。
需要说明的是，本发明的GOA电路驱动系统通过利用复位控制器30侦测电平转换模块20将转换驱动信号输出至GOA电路40时相应输出至GOA电路40的输出电流，当输出电流大于预设值时，表示GOA电路40干扰较强，此时开启复位功能，复位控制器30控制时序控制器10向电平转换模块20传输具有多个高电位脉冲的初始复位信号并经由电平转换模块20转换后输出至GOA电路40，当输出电路小于或等于预设值时，表示GOA电路40干扰较弱，此时关闭复位功能，复位控制器30控制时序控制器10向电平转换模块20传输低电位的初始复位信号并经由电平转换模块20转换后输出至GOA电路40，从而在不影响GOA电路40工作的前提下降低驱动GOA电路的逻辑功耗。
基于同一发明构思，请参阅图5，本发明还提供一种GOA电路驱动方法，应用于上述GOA电路驱动系统。在此不再对GOA电路驱动系统的结构做重复性描述。所述GOA电路驱动方法包括如下步骤：
步骤S1、所述时序控制器10向电平转换模块20传输初始驱动信号。
步骤S2、所述电平转换模块20对初始驱动信号进行转换产生转换驱动信号并输出至GOA电路40。
步骤S3、所述复位控制器30侦测电平转换模块20将转换驱动信号输出至GOA电路40时相应输出至GOA电路40的输出电流，当所述输出电流大于一预设值时，复位控制器30控制时序控制器10向电平转换模块20传输具有多个高电位脉冲的初始复位信号，电平转换模块20对具有多个高电位脉冲的初始复位信号进行转换产生具有多个高电位脉冲的转换复位信号Reset并传输至GOA电路40，当所述输出电流小于或等于所述预设值时，复位控制器30控制时序控制器10向电平转换模块20传输低电位的初始复位信号，复位控制器30对低电位的初始复位信号进行转换产生低电位的转换复位信号Reset并传输至GOA电路40。
需要说明的是，本发明的GOA电路驱动方法通过利用复位控制器30侦测电平转换模块20将转换驱动信号输出至GOA电路40时相应输出至GOA电路40的输出电流，当输出电流大于预设值时，表示GOA电路40干扰较强，此时开启复位功能，复位控制器30控制时序控制器10向电平转换模块20传输具有多个高电位脉冲的初始复位信号并经由电平转换模块20转换后输出至GOA电路40，当输出电路小于或等于预设值时，表示GOA电路40干扰较弱，此时关闭复位功能，复位控制器30控制时序控制器10向电平转换模块20传输低电位的初始复位信号并经由电平转换模块20转换后输出至GOA电路40，从而在不影响GOA电路40工作的前提下降低驱动GOA电路的逻辑功耗。
基于同一发明构思，本发明还提供一种显示装置，包括上述的GOA电路驱动系统，在此不再对GOA电路驱动系统进行重复性描述。
需要说明的是，本发明的显示装置通过利用复位控制器30侦测电平转换模块20将转换驱动信号输出至GOA电路40时相应输出至GOA电路40的输出电流，当输出电流大于预设值时，表示GOA电路40干扰较强，此时开启复位功能，复位控制器30控制时序控制器10向电平转换模块20传输具有多个高电位脉冲的初始复位信号并经由电平转换模块20转换后输出至GOA电路40，当输出电路小于或等于预设值时，表示GOA电路40干扰较弱，此时关闭复位功能，复位控制器30控制时序控制器10向电平转换模块20传输低电位的初始复位信号并经由电平转换模块20转换后输出至GOA电路40，从而在不影响GOA电路40工作的前提下降低驱动GOA电路的逻辑功耗。
综上所述，本发明的GOA电路驱动系统通过复位控制器侦测电平转换模块将转换驱动信号输出至GOA电路时相应输出至GOA电路的输出电流，当输出电流大于一预设值时，复位控制器控制时序控制器向电平转换模块传输具有多个高电位脉冲的初始复位信号并经由电平转换模块转换后输出至GOA电路，否则复位控制器控制时序控制器向电平转换模块传输低电位的初始复位信号并经由电平转换模块转换后输出至GOA电路，从而在不影响GOA电路工作的前提下降低驱动GOA电路的逻辑功耗。本发明的GOA电路的驱动方法在不影响GOA电路工作的前提下降低驱动GOA电路的逻辑功耗。本发明的显示装置的驱动逻辑功耗小。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种GOA电路驱动系统，其特征在于，包括时序控制器(10)、与时序控制器(10)电性连接的电平转换模块(20)、与电平转换模块(20)及时序控制器(10)均电性连接的复位控制器(30)以及与电平转换模块(20)电性连接的GOA电路(40)；
所述时序控制器(10)向电平转换模块(20)传输初始驱动信号，所述电平转换模块(20)对初始驱动信号进行转换产生转换驱动信号并输出至GOA电路(40)；所述复位控制器(30)侦测电平转换模块(20)将转换驱动信号输出至GOA电路(40)时相应输出至GOA电路(40)的输出电流，当所述输出电流大于一预设值时，复位控制器(30)控制时序控制器(10)向电平转换模块(20)传输具有多个高电位脉冲的初始复位信号，电平转换模块(20)对具有多个高电位脉冲的初始复位信号进行转换产生具有多个高电位脉冲的转换复位信号(Reset)并传输至GOA电路(40)，当所述输出电流小于或等于所述预设值时，复位控制器(30)控制时序控制器(10)向电平转换模块(20)传输低电位的初始复位信号，复位控制器(30)对低电位的初始复位信号进行转换产生低电位的转换复位信号(Reset)并传输至GOA电路(40)。
2.如权利要求1所述的GOA电路驱动系统，其特征在于，所述GOA电路驱动系统的工作时序包括依次交替的帧扫描阶段及帧消隐阶段，当所述输出电流大于一预设值时，初始复位信号在每一帧消隐阶段均产生一高电位脉冲，转换复位信号(Reset)在每一帧消隐阶段均产生一高电位脉冲。
3.如权利要求1所述的GOA电路驱动系统，其特征在于，所述初始驱动信号包括初始时钟信号、初始低频控制信号及初始起始信号。
4.如权利要求3所述的GOA电路驱动系统，其特征在于，所述转换驱动信号包括转换时钟信号、转换低频控制信号及转换起始信号；
所述电平转换模块(20)对初始时钟信号进行转换产生转换时钟信号；所述电平转换模块(20)对初始低频控制信号进行转换产生转换低频控制信号；所述电平转换模块(20)对初始起始信号进行转换产生转换起始信号。
5.如权利要求4所述的GOA电路驱动系统，其特征在于，所述转换低频控制信号包括第一转换低频控制信号(LC1)及第二转换低频控制信号(LC2)，所述第一转换低频控制信号(LC1)及第二转换低频控制信号(LC2)的占空比均为0.5，且所述第一转换低频控制信号(LC1)及第二转换低频控制信号(LC2)的相位相反；
所述转换时钟信号包括第一条转换时钟信号(CK1)及第二条转换时钟信号(CK2)，所述第一条转换时钟信号(CK1)及第二条转换时钟信号(CK2)的占空比均为0.5，且前一条转换时钟信号的下降沿到来时后一条转换时钟信号的上升沿到来。
6.如权利要求1所述的GOA电路驱动系统，其特征在于，所述GOA电路(40)包括多级GOA单元，每一级GOA单元均包括上拉控制模块(100)、上拉模块(200)、下拉模块(300)、第一下拉维持模块(400)、第二下拉维持模块(500)及复位模块(600)；
设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中：
所述上拉控制模块(100)接入第N-1级GOA单元的级传信号(ST(N-1))和第N-1级GOA单元的扫描信号(G(N-1))，并电性连接第一节点(Q(N))，用于根据第N-1级GOA单元的级传信号(ST(N-1))及第N-1级GOA单元的扫描信号(G(N-1))上拉第一节点(Q(N))的电位；
所述上拉模块(200)接入第M条转换时钟信号(CK(M))并电性连接第一节点(Q(N))，用于在第一节点(Q(N))的电位控制下输出与第M条转换时钟信号(CK(M))对应的扫描信号(G(N))和级传信号(ST(N))，其中，M为1或2；
所述下拉模块(300)接入第N+1级GOA单元的扫描信号(G(N+1))，并电性连接第一节点(Q(N))及上拉模块(200)，用于根据第N+1级GOA单元的扫描信号(G(N+1))下拉第一节点(Q(N))及扫描信号(G(N))的电位；
所述第一下拉维持模块(400)接入第一转换低频控制信号(LC1)及低电位信号(Vss)，并电性连接第一节点(Q(N))，用于在第一转换低频控制信号(LC1)为高电位时，在下拉模块(300)下拉第一节点(Q(N))的电位后将扫描信号(G(N))和第一节点(Q(N))的电位维持在低电位信号(Vss)的电位；
所述第二下拉维持模块(500)接入第二转换低频控制信号(LC2)及低电位信号(Vss)，并电性连接第一节点(Q(N))，用于在第二转换低频控制信号(LC2)为高电位时，在下拉模块(300)下拉第一节点(Q(N))的电位后将扫描信号(G(N))和第一节点(Q(N))的电位维持在低电位信号(Vss)的电位；
所述复位模块(600)接入转换复位信号(Reset)及低电位信号(Vss)，并电性连接第一节点(Q(N))，用于在转换复位信号(Reset)为高电位时将第一节点(Q(N))的电位复位至低电位信号(Vss)的电位。
7.如权利要求6所述的GOA电路驱动系统，其特征在于，除了第一级及最后一级GOA单元外，在第N级GOA单元中：所述上拉控制模块(100)包括第十一薄膜晶体管(T11)；所述第十一薄膜晶体管(T11)的栅极接入第N-1级GOA单元的级传信号(ST(N-1))，源极接入第N-1级GOA单元的扫描信号(G(N-1))，漏极电性连接第一节点(Q(N))；所述上拉模块(200)包括第二十一薄膜晶体管(T21)、第二十二薄膜晶体管(T22)、及第一电容(C1)；所述第二十一薄膜晶体管(T21)的栅极电性连接第一节点(Q(N))，源极接入第M条转换时钟信号(CK(M))，漏极输出扫描信号(G(N))；所述第二十二薄膜晶体管(T22)的栅极电性连接第一节点(Q(N))，源极接入第M条转换时钟信号(CK(M))，漏极输出级传信号(ST(N))；第一电容(C1)一端电性连接第一节点(Q(N))，另一端电性连接第二十一薄膜晶体管(T21)的漏极；所述下拉模块(300)包括第三十一薄膜晶体管(T31)及第四十一薄膜晶体管(T41)；所述第三十一薄膜晶体管(T31)的栅极接入第N+1级GOA单元的扫描信号(G(N+1))，源极接入低电位信号(Vss)，漏极电性连接第二十一薄膜晶体管(T21)的漏极；所述第四十一薄膜晶体管(T41)的栅极接入第N+1级GOA单元的扫描信号(G(N+1))，源极接入低电位信号(Vss)，漏极电性连接第一节点(Q(N))；所述第一下拉维持模块(400)包括第三十二薄膜晶体管(T32)、第四十二薄膜晶体管(T42)、第五十一薄膜晶体管(T51)、第五十二薄膜晶体管(T52)、第五十三薄膜晶体管(T53)及第五十四薄膜晶体管(T54)；所述第三十二薄膜晶体管(T32)的栅极电性连接第二节点(S(N))，源极接入低电位信号(Vss)，漏极电性连接第二十一薄膜晶体管(T21)的漏极；所述第四十二薄膜晶体管(T42)的栅极电性连接第二节点(S(N))，源极接入低电位信号(Vss)，漏极电性连接第一节点(Q(N))；所述第五十一薄膜晶体管(T51)的栅极及源极均接入第一转换低频控制信号(LC1)，漏极电性连接第五十二薄膜晶体管(T52)的漏极；所述第五十二薄膜晶体管(T52)的栅极电性连接第一节点(Q(N))，源极接入低电位信号(Vss)；所述第五十三薄膜晶体管(T53)的栅极电性连接第五十二薄膜晶体管(T52)的漏极，源极接入第一转换低频控制信号(LC1)，漏极电性连接第二节点(S(N))；所述第五十四薄膜晶体管(T54)栅极电性连接第一节点(Q(N))，源极接入低电位信号(Vss)，漏极电性连接第二节点(S(N))；所述第二下拉维持模块(500)包括第三十三薄膜晶体管(T33)、第四十三薄膜晶体管(T43)、第六十一薄膜晶体管(T61)、第六十二薄膜晶体管(T62)、第六十三薄膜晶体管(T63)及第六十四薄膜晶体管(T64)；所述第三十三薄膜晶体管(T33)的栅极电性连接第三节点(P(N))，源极接入低电位信号(Vss)，漏极电性连接第二十一薄膜晶体管(T21)的漏极；所述第四十三薄膜晶体管(T43)的栅极电性连接第三节点(P(N))，源极接入低电位信号(Vss)，漏极电性连接第一节点(Q(N))；所述第六十一薄膜晶体管(T61)的栅极及源极均接入第二转换低频控制信号(LC2)，漏极电性连接第六十二薄膜晶体管(T62)的漏极；所述第六十二薄膜晶体管(T62)的栅极电性连接第一节点(Q(N))，源极接入低电位信号(Vss)；所述第六十三薄膜晶体管(T63)的栅极电性连接第六十二薄膜晶体管(T62)的漏极，源极接入第二转换低频控制信号(LC2)，漏极电性连接第三节点(P(N))；所述第六十四薄膜晶体管(T64)的栅极电性连接第一节点(Q(N))，源极接入低电位信号(Vss)，漏极电性连接第三节点(P(N))。
8.如权利要求6所述的GOA电路驱动系统，其特征在于，所述复位模块(600)包括第四十四薄膜晶体管(T44)；所述第四十四薄膜晶体管(T44)的栅极接入转换复位信号(Reset)，源极接入低电位信号(Vss)，漏极电性连接第一节点(Q(N))。
9.一种GOA电路驱动方法，应用于如权利要求1-8任一项所述的GOA电路驱动系统，其特征在于，包括如下步骤：
步骤S1、所述时序控制器(10)向电平转换模块(20)传输初始驱动信号；
步骤S2、所述电平转换模块(20)对初始驱动信号进行转换产生转换驱动信号并输出至GOA电路(40)；
步骤S3、所述复位控制器(30)侦测电平转换模块(20)将转换驱动信号输出至GOA电路(40)时相应输出至GOA电路(40)的输出电流，当所述输出电流大于一预设值时，复位控制器(30)控制时序控制器(10)向电平转换模块(20)传输具有多个高电位脉冲的初始复位信号，电平转换模块(20)对具有多个高电位脉冲的初始复位信号进行转换产生具有多个高电位脉冲的转换复位信号(Reset)并传输至GOA电路(40)，当所述输出电流小于或等于所述预设值时，复位控制器(30)控制时序控制器(10)向电平转换模块(20)传输低电位的初始复位信号，复位控制器(30)对低电位的初始复位信号进行转换产生低电位的转换复位信号(Reset)并传输至GOA电路(40)。
10.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的GOA电路驱动系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810887105.1A CN109064982B (zh) | 2018-08-06 | 2018-08-06 | Goa电路驱动系统及goa电路驱动方法与显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810887105.1A CN109064982B (zh) | 2018-08-06 | 2018-08-06 | Goa电路驱动系统及goa电路驱动方法与显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109064982A CN109064982A (zh) | 2018-12-21 |
| CN109064982B true CN109064982B (zh) | 2020-04-28 |
Family
ID=64831675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810887105.1A Active CN109064982B (zh) | 2018-08-06 | 2018-08-06 | Goa电路驱动系统及goa电路驱动方法与显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109064982B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047419A (zh) * | 2019-04-30 | 2019-07-23 | 深圳市华星光电半导体显示技术有限公司 | 改善goa电路电磁辐射的驱动装置及其方法 |
| CN110085188B (zh) * | 2019-05-05 | 2021-10-08 | 京东方科技集团股份有限公司 | 显示面板的电平转换装置及其控制方法和显示面板 |
| CN111179868B (zh) * | 2020-01-21 | 2021-11-23 | 南京京东方显示技术有限公司 | 一种复位信号电位维持电路及方法 |
| CN111445878B (zh) * | 2020-04-29 | 2022-03-08 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
| KR20220067297A (ko) * | 2020-11-17 | 2022-05-24 | 엘지디스플레이 주식회사 | 표시 장치 |
| CN113421509A (zh) * | 2021-06-04 | 2021-09-21 | Tcl华星光电技术有限公司 | 驱动电路及显示装置 |
| CN114429746B (zh) * | 2022-01-18 | 2024-03-15 | Tcl华星光电技术有限公司 | 显示装置及电子设备 |
| CN114898719B (zh) * | 2022-03-24 | 2023-05-30 | Tcl华星光电技术有限公司 | 时钟信号调理电路、方法及显示面板、显示设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104505036A (zh) * | 2014-12-19 | 2015-04-08 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
| CN107369421A (zh) * | 2017-08-16 | 2017-11-21 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路及液晶显示装置 |
| CN107516502A (zh) * | 2017-10-12 | 2017-12-26 | 深圳市华星光电技术有限公司 | 液晶显示面板驱动电路及驱动方法 |
| KR20180024912A (ko) * | 2016-08-31 | 2018-03-08 | 엘지디스플레이 주식회사 | 레벨 쉬프터를 갖는 디스플레이 장치 |
| CN108154859A (zh) * | 2018-01-16 | 2018-06-12 | 深圳市华星光电技术有限公司 | 一种阵列基板及显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102199930B1 (ko) * | 2013-12-30 | 2021-01-07 | 주식회사 실리콘웍스 | 게이트 드라이버와 그의 제어 방법 |
-
2018
- 2018-08-06 CN CN201810887105.1A patent/CN109064982B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104505036A (zh) * | 2014-12-19 | 2015-04-08 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
| KR20180024912A (ko) * | 2016-08-31 | 2018-03-08 | 엘지디스플레이 주식회사 | 레벨 쉬프터를 갖는 디스플레이 장치 |
| CN107369421A (zh) * | 2017-08-16 | 2017-11-21 | 深圳市华星光电半导体显示技术有限公司 | 一种goa电路及液晶显示装置 |
| CN107516502A (zh) * | 2017-10-12 | 2017-12-26 | 深圳市华星光电技术有限公司 | 液晶显示面板驱动电路及驱动方法 |
| CN108154859A (zh) * | 2018-01-16 | 2018-06-12 | 深圳市华星光电技术有限公司 | 一种阵列基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109064982A (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109064982B (zh) | Goa电路驱动系统及goa电路驱动方法与显示装置 | |
| CN110299112B (zh) | Goa电路 | |
| CN107909971B (zh) | Goa电路 | |
| CN108766380B (zh) | Goa电路 | |
| US10741139B2 (en) | Goa circuit | |
| US10223993B2 (en) | Shift register and driving method thereof, gate driving circuit and display apparatus | |
| EP3226235B1 (en) | Display apparatus | |
| US9558843B2 (en) | Shift register unit, gate driving circuit, and display device comprising the same | |
| US7310402B2 (en) | Gate line drivers for active matrix displays | |
| CN107358931B (zh) | Goa电路 | |
| CN109509459B (zh) | Goa电路及显示装置 | |
| WO2016173017A1 (zh) | 具有正反向扫描功能的goa电路 | |
| WO2017012160A1 (zh) | 降低功耗的goa电路 | |
| CN107689221B (zh) | Goa电路 | |
| US20100079443A1 (en) | Apparatus, shift register unit, liquid crystal display device and method for eliminating afterimage | |
| CN106448590B (zh) | 一种液晶显示面板的goa电路及显示装置 | |
| US9583065B2 (en) | Gate driver and display device having the same | |
| CN107808650B (zh) | Goa电路 | |
| CN107331360B (zh) | Goa电路及液晶显示装置 | |
| CN107492362B (zh) | 一种栅极驱动电路及液晶显示器 | |
| CN110068970B (zh) | Tft阵列基板及显示面板 | |
| US10699659B2 (en) | Gate driver on array circuit and liquid crystal display with the same | |
| CN110827776B (zh) | Goa器件及栅极驱动电路 | |
| EP3564941B1 (en) | Goa circuit | |
| KR20180073787A (ko) | 게이트 구동 회로 및 이를 구비한 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |