CN114898719B - 时钟信号调理电路、方法及显示面板、显示设备 - Google Patents

时钟信号调理电路、方法及显示面板、显示设备 Download PDF

Info

Publication number
CN114898719B
CN114898719B CN202210303037.6A CN202210303037A CN114898719B CN 114898719 B CN114898719 B CN 114898719B CN 202210303037 A CN202210303037 A CN 202210303037A CN 114898719 B CN114898719 B CN 114898719B
Authority
CN
China
Prior art keywords
clock signal
circuit
output end
delay
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210303037.6A
Other languages
English (en)
Other versions
CN114898719A (zh
Inventor
钟钊贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202210303037.6A priority Critical patent/CN114898719B/zh
Priority to PCT/CN2022/087609 priority patent/WO2023178775A1/zh
Priority to US17/756,663 priority patent/US20240161711A1/en
Publication of CN114898719A publication Critical patent/CN114898719A/zh
Application granted granted Critical
Publication of CN114898719B publication Critical patent/CN114898719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请涉及一种时钟信号调理电路、方法及显示面板、显示设备。所述电路包括信号转换电路和延时处理电路；信号转换电路的输入端连接第N+1个时钟信号输出端，输出端用于输出转换后电信号；延时处理电路获取转换后电信号，在转换后电信号的电压幅值落入导通阈值范围时，接收第N个时钟信号输出端传输的第N个时钟信号，并基于预设的间隔时钟信号，对第N个时钟信号进行延时处理，得到时序与第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同的延时时钟信号，并将延时时钟信号传输给第N+1级GOA驱动电路，进而避免当有一个CK时钟信号出现无信号的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题，增强了显示稳定性，提高了产品质量。

Description

时钟信号调理电路、方法及显示面板、显示设备
技术领域
本申请涉及显示处理技术领域，特别是涉及一种时钟信号调理电路、方法及显示面板、显示设备。
背景技术
液晶显示面板因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示面板中的主流。
目前，主动式液晶显示面板水平扫描线的驱动，主要由面板外接的IC(IntegratedCircuit，集成电路)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA(Gate On Array)技术就是利用TFT(Thin Film Transistor，薄膜晶体管)液晶显示器阵列制程将Gate行扫描驱动信号电路制作在阵列基板上，从而实现对Gate逐行扫描的驱动方式，因此，可以运用液晶显示面板的原有制程，将水平扫描线的驱动电路制作在显示区域周围的基板上。GOA技术能减少外接IC的绑定(Bonding)工序，可提升产能并降低产品成本，并使液晶显示面板更适合制作窄边框或无边框的显示产品。
现有的液晶面板显示技术中，使用到GOA级传作为行扫描驱动，当设置了多个CK时钟信号作为开启行扫描的信号，若多个CK时钟信号中有一个信号出现无信号的状况即输出异常的状况，导致GOA级传出现异常，进而显示发生异常。
发明内容
基于此，有必要针对现有的液晶面板显示技术中，当有一个CK时钟信号出现无信号的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题，提出一种时钟信号调理电路、方法及显示面板、显示设备。
第一方面，本申请提供一种时钟信号调理电路，包括：
信号转换电路，信号转换电路的输入端用于连接第N+1个时钟信号输出端，信号转换电路的输出端用于输出转换后电信号；第N+1个时钟信号输出端用于连接第N+1级GOA驱动电路；
延时处理电路，延时处理电路被配置为获取信号转换电路传输的转换后电信号；延时处理电路还被配置为在转换后电信号的电压幅值落入导通阈值范围时，接收第N个时钟信号输出端传输的第N个时钟信号，并基于预设的间隔时钟信号，对第N个时钟信号进行延时处理，得到延时时钟信号，并将延时时钟信号传输给第N+1级GOA驱动电路；延时时钟信号的时序与第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同。
可选的，延时处理电路包括：
开关电路，开关电路的控制端用于接收转换后电信号，开关电路的输入端用于连接第N个时钟信号输出端；
延时电路，延时电路的第一输入端连接开关电路的输出端，延时电路的第二输入端用于输入接入预设的间隔时钟信号；延时电路的输出端用于连接第N+1级GOA驱动电路；
其中，在第N+1个时钟信号输出端无信号输出时，转换后电信号的电压幅值落入开关电路的导通阈值范围，以使延时电路接收第N个时钟信号输出端传输的第N个时钟信号，并基于间隔时钟信号对第N个时钟信号进行延时处理，得到延时时钟信号，且向第N+1级GOA驱动电路传输延时时钟信号。
可选的，信号转换电路包括施密特触发器；
施密特触发器的输入端连接第N+1个时钟信号输出端，施密特触发器的输出端连接开关电路的控制端。
可选的，开关电路包括PMOS管；
PMOS管的栅极连接施密特触发器的输出端，PMOS管的源极连接第N个时钟信号输出端，PMOS管的漏极连接延时电路的第一输入端。
可选的，延时电路包括第一D触发器、第二D触发器、第三D触发器、第四D触发器、第五D触发器、第一与门、第二与门、第三与门、第四与门；
第一D触发器的输入端连接PMOS管的漏极，第一D触发器的输出端连接第二D触发器的输入端，第二D触发器的输出端连接第三D触发器的输入端，第三D触发器的输出端连接第四D触发器的输入端，第四D触发器的输出端连接第五D触发器的输入端；
第一D触发器的时钟端、第二D触发器的时钟端、第三D触发器的时钟端、第四D触发器的时钟端、第五D触发器的时钟端分别用于接入间隔时钟信号；
第一与门的第一输入端连接第一D触发器的输出端，第一与门的第二输入端连接第二D触发器的输出端，第一与门的输出端连接第三与门的第一输入端；第二与门的第一输入端连接第三D触发器的输出端，第二与门的第二输入端连接第四D触发器的输出端，第二与门的输出端连接第三与门的第二输入端；第四与门的第一输入端连接第三与门的输出端，第四与门的第二输入端连接第五D触发器的输出端，第四与门的输出端连接第N+1级GOA驱动电路。
可选的，还包括时钟信号发生器；时钟信号发生器包括间隔时钟输出端和多个时钟信号输出端；
间隔时钟输出端用于输出预设的间隔时钟信号。
第二方面，本申请提供一种时钟信号调理方法，包括以下步骤：
获取信号转换电路传输的转换后电信号；
在转换后电信号的电压幅值落入导通阈值范围时，接收第N个时钟信号输出端传输的第N个时钟信号，并基于预设的间隔时钟信号，对第N个时钟信号进行延时处理，得到延时时钟信号；
将延时时钟信号传输给第N+1级GOA驱动电路；延时时钟信号的时序与第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同。
可选的，预设的间隔时钟信号的占空比根据第N个时钟信号的占空比和第N+1个时钟信号的占空比得到。
第三方面，本申请提供一种显示面板，显示面板包括像素单元、GOA电路和上述任意一项的时钟信号调理电路；时钟信号调理电路连接GOA电路，GOA电路连接像素单元。
第四方面，本申请提供一种显示设备，显示设备包括如上述的显示面板。
上述技术方案中的一个技术方案具有如下优点和有益效果：
上述的时钟信号调理电路中，通过信号转换电路的输入端用于连接第N+1个时钟信号输出端，信号转换电路的输出端用于输出转换后电信号；第N+1个时钟信号输出端用于连接第N+1级GOA驱动电路；延时处理电路被配置为获取信号转换电路传输的转换后电信号；延时处理电路还被配置为在转换后电信号的电压幅值落入导通阈值范围时，接收第N个时钟信号输出端传输的第N个时钟信号，并基于预设的间隔时钟信号，对第N个时钟信号进行延时处理，得到延时时钟信号，并将延时时钟信号传输给第N+1级GOA驱动电路，且延时时钟信号的时序与第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同，进而GOA电路的级传就不会因为第N+1级GOA驱动电路无信号输出而出现异常，增强了显示稳定性。本申请通过延时处理电路检测信号转换电路传输的转换后电信号的电压幅值大小，在转换后电信号的电压幅值达到导通阈值时，判定第N+1个时钟信号输出端输出异常，即第N+1个时钟信号输出端无信号输出，则控制第N个时钟信号输出端输出的第N个时钟信号经过延时处理后，输出与正常的第N+1个时钟信号的时序一样的延时时钟信号，并接入到第N+1级GOA驱动电路中，进而避免当有一个CK时钟信号出现无信号的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题，增强了显示稳定性，提高了产品质量。
附图说明
图1为本申请实施例中时钟信号调理电路的第一结构示意图。
图2为本申请实施例中时钟信号调理电路的第二结构示意图。
图3为本申请实施例中时钟信号调理电路的第三结构示意图。
图4为本申请实施例中时钟信号调理方法的流程示意图。
附图标记说明：
10、时钟信号调理电路；110、信号转换电路；112、施密特触发器；120、延时处理电路；122、开关电路；222、PMOS管；124、延时电路；322、第一D触发器；324、第二D触发器；326、第三D触发器；328、第四D触发器；332、第五D触发器；334、第一与门；336、第二与门；338、第三与门；342、第四与门。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
为了解决现有的液晶面板显示技术中，当有一个CK时钟信号出现无信号的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题，在一个实施例中，如图1所示，提供了一种时钟信号调理电路，时钟信号调理电路10包括信号转换电路110和延时处理电路120。
信号转换电路110的输入端用于连接第N+1个时钟信号输出端，信号转换电路110的输出端用于输出转换后电信号；第N+1个时钟信号输出端用于连接第N+1级GOA驱动电路；延时处理电路120被配置为获取信号转换电路110传输的转换后电信号；延时处理电路120还被配置为在转换后电信号的电压幅值落入导通阈值范围时，接收第N个时钟信号输出端传输的第N个时钟信号，并基于预设的间隔时钟信号，对第N个时钟信号进行延时处理，得到延时时钟信号，并将延时时钟信号传输给第N+1级GOA驱动电路；延时时钟信号的时序与第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同。
其中，GOA电路可包括多个GOA驱动电路，例如，第N+1个GOA电路在接入相应的时钟信号时，可用来扫描驱动相应的像素单元工作，如第N+1个GOA电路在接入第N+1个时钟信号或延时时钟信号时，可正常扫描驱动相应的像素单元工作。需要说明的是，N为自然数。
转换后电信号可以是电平信号，信号转换电路110可用来对接入的时钟信号转换为电平信号。例如，第N+1个时钟信号输出端输出第N+1个时钟信号时，信号转换电路110接收到第N+1个时钟信号时，信号转换电路110输出高电平信号；当第N+1个时钟信号输出端无信号输出时，信号转换电路110输出低电平信号。延时处理电路120可用来获取信号转换电路110传输的转换后电信号，并对获取到的转换后电信号进行判断处理，例如，延时处理电路120可对转换后电信号与预设的导通阈值范围进行比对，若转换后电信号的电压幅值不在导通阈值范围内，则判定延时处理电路120接收到的转换后信号为高电平信号，进而断开第N个时钟信号输出端与延时处理电路120之间的信号传输通道，延时处理电路120无输出，第N+1个时钟信号输出端向第N+1个GOA驱动电路正常传输第N+1个时钟信号。
延时处理电路120对转换后电信号与预设的导通阈值进行比对，若转换后电信号的电压幅值落入导通阈值范围，则判定延时处理电路120接收到的转换后信号为低电平信号，导通第N个时钟信号输出端与延时处理电路120之间的信号传输通道，进而延时处理电路120接收第N个时钟信号，并基于预设的间隔时钟信号对第N个时钟信号进行延时处理后，使得延时处理后的延时时钟信号的时序与第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同，进而将延时时钟信号传输给第N+1级GOA驱动电路，使得第N+1级GOA驱动电路正常工作，避免因有一个CK时钟信号出现无信号输出的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题。
上述的实施例中，通过信号转换电路110的输入端用于连接第N+1个时钟信号输出端，信号转换电路110的输出端用于输出转换后电信号；第N+1个时钟信号输出端用于连接第N+1级GOA驱动电路；延时处理电路120被配置为获取信号转换电路110传输的转换后电信号；延时处理电路120还被配置为在转换后电信号的电压幅值落入导通阈值范围时，接收第N个时钟信号输出端传输的第N个时钟信号，并基于预设的间隔时钟信号，对第N个时钟信号进行延时处理，得到延时时钟信号，并将延时时钟信号传输给第N+1级GOA驱动电路，且延时时钟信号的时序与第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同，进而GOA电路的级传就不会因为第N+1级GOA驱动电路无信号输出而出现异常，增强了显示稳定性。通过延时处理电路120检测信号转换电路110传输的转换后电信号的电压幅值大小，在转换后电信号的电压幅值落入导通阈值范围时，判定第N+1个时钟信号输出端输出异常，即第N+1个时钟信号输出端无信号输出，则控制第N个时钟信号输出端输出的第N个时钟信号经过延时处理后，输出与正常的第N+1个时钟信号的时序一样的延时时钟信号，并接入到第N+1级GOA驱动电路中，进而避免当有一个CK时钟信号出现无信号的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题，增强了显示稳定性，提高了产品质量。
在一个示例中，如图2所示，延时处理电路120包括开关电路122和延时电路124。
开关电路122的控制端用于接收转换后电信号，开关电路122的输入端用于连接第N个时钟信号输出端；延时电路124的第一输入端连接开关电路122的输出端，延时电路124的第二输入端用于输入接入预设的间隔时钟信号；延时电路124的输出端用于连接第N+1级GOA驱动电路。其中，在第N+1个时钟信号输出端无信号输出时，转换后电信号的电压幅值落入开关电路122的导通阈值范围，以使延时电路124接收第N个时钟信号输出端传输的第N个时钟信号，并基于间隔时钟信号对第N个时钟信号进行延时处理，得到延时时钟信号，且向第N+1级GOA驱动电路传输延时时钟信号。
其中，开关电路122可根据接收到的转换后电信号的电压幅值大小，来控制开关电路122输入端至输出端的信号通道。例如，开关电路122接收到的转换后电信号的电压幅值落入开关电路122的导通阈值范围时，判定第N+1个时钟信号输出端无信号输出，导通开关电路122的输入端与输出端之间的信号通道，即导通第N个时钟信号输出端与延时电路124之间的信号通道，进而第N个时钟信号输出端将第N个时钟信号通过开关电路122传输给延时电路124，使得延时电路124接收第N个时钟信号，并基于间隔时钟信号对第N个时钟信号进行延时处理，得到延时时钟信号，且向第N+1级GOA驱动电路传输延时时钟信号，使得第N+1级GOA驱动电路正常工作，避免因有一个CK时钟信号出现无信号输出的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题。
在开关电路122接收到的转换后电信号的电压幅值未落入开关电路122的导通阈值范围时，判定第N+1个时钟信号输出端正常输出第N+1个时钟信号，则断开开关电路122的输入端与输出端之间的信号通道，即断开第N个时钟信号输出端与延时电路124之间的信号通道，延时电路124无输出，第N+1个时钟信号输出端向第N+1个GOA驱动电路正常传输第N+1个时钟信号。
上述的实施例中，通过开关电路122根据转换后电信号的电压幅值大小，控制第N个时钟信号输出端与延时电路124之间的信号通道的通断，在转换后电信号的电压幅值落入导通阈值范围时，判定第N+1个时钟信号输出端输出异常，即第N+1个时钟信号输出端无信号输出，则控制第N个时钟信号输出端输出的第N个时钟信号经过延时处理后，输出与正常的第N+1个时钟信号的时序一样的延时时钟信号，并接入到第N+1级GOA驱动电路中，进而避免当有一个CK时钟信号出现无信号的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题，增强了显示稳定性，提高了产品质量。
在一个示例中，如图3所示，信号转换电路110包括施密特触发器112；施密特触发器112的输入端连接第N+1个时钟信号输出端，施密特触发器112的输出端连接开关电路122的控制端。
基于施密特触发器112的输入端连接第N+1个时钟信号输出端，施密特触发器112的输出端连接开关电路122的控制端，进而在第N+1个时钟信号输出端正常输出状况下，第N+1个时钟信号输出端向施密特触发器112传输第N+1个时钟信号(即CK(N+1)信号)，使得施密特触发器112输出高电平信号。例如，第N+1个时钟信号输出端向施密特触发器112传输第N+1个时钟信号的RMS值(有效电压值)为5V，则施密特触发器112向开关电路122传输高电平信号，以使开关电路122不导通。在第N+1个时钟信号输出端输出异常状况下，即第N+1个时钟信号输出端无信号输出，使得施密特触发器112输出低电平信号，进而使得开关电路122导通。
在一个示例中，如图3所示，开关电路122包括PMOS管222；PMOS管222的栅极连接施密特触发器112的输出端，PMOS管222的源极连接第N个时钟信号输出端，PMOS管222的漏极连接延时电路124的第一输入端。
基于PMOS管222的栅极连接施密特触发器112的输出端，PMOS管222的源极连接第N个时钟信号输出端，PMOS管222的漏极连接延时电路124的第一输入端，当PMOS管222的栅极接收到施密特触发器112传输的高电平信号时，PMOS管222不导通，即断开第N个时钟信号输出端与延时电路124之间的信号通道，使得延时电路124无输出，第N+1个时钟信号输出端向第N+1个GOA驱动电路正常传输第N+1个时钟信号。
当PMOS管222的栅极接收到施密特触发器112传输的低电平信号时，判定第N+1个时钟信号输出端无信号输出，PMOS管222导通，即导通第N个时钟信号输出端与延时电路124之间的信号通道，进而第N个时钟信号输出端将第N个时钟信号通过开关电路122传输给延时电路124，使得延时电路124接收第N个时钟信号，并基于间隔时钟信号对第N个时钟信号进行延时处理，得到与正常输出的第N+1时钟信号的时序一样的延时时钟信号，且向第N+1级GOA驱动电路传输延时时钟信号，使得第N+1级GOA驱动电路正常工作，避免因有一个CK时钟信号出现无信号输出的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题。
在一个示例中，如图3所示，延时电路124包括第一D触发器322、第二D触发器324、第三D触发器326、第四D触发器328、第五D触发器332、第一与门334、第二与门336、第三与门338、第四与门342。
第一D触发器322的输入端连接PMOS管222的漏极，第一D触发器322的输出端连接第二D触发器324的输入端，第二D触发器324的输出端连接第三D触发器326的输入端，第三D触发器326的输出端连接第四D触发器328的输入端，第四D触发器328的输出端连接第五D触发器332的输入端。第一D触发器322的时钟端、第二D触发器324的时钟端、第三D触发器326的时钟端、第四D触发器328的时钟端、第五D触发器332的时钟端分别用于接入间隔时钟信号。
第一与门334的第一输入端连接第一D触发器322的输出端，第一与门334的第二输入端连接第二D触发器324的输出端，第一与门334的输出端连接第三与门338的第一输入端；第二与门336的第一输入端连接第三D触发器326的输出端，第二与门336的第二输入端连接第四D触发器328的输出端，第二与门336的输出端连接第三与门338的第二输入端；第四与门342的第一输入端连接第三与门338的输出端，第四与门342的第二输入端连接第五D触发器332的输出端，第四与门342的输出端连接第N+1级GOA驱动电路。
示例性的，延时电路124接收到第N个时钟信号，第N个时钟信号经过5个D触发器和4个与门的逻辑处理，得到与正常输出的第N+1时钟信号的时序一样的延时时钟信号，且向第N+1级GOA驱动电路传输延时时钟信号，使得第N+1级GOA驱动电路正常工作，避免因有一个CK时钟信号出现无信号输出的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题，增强了显示稳定性，提高了产品质量。
需要说明的是，接入延时电路124的间隔时钟信号可由具体第N个时钟信号和第N+1个时钟信号的间隔时间所决定。
在一个示例中，时钟信号调理电路10还包括时钟信号发生器；时钟信号发生器包括间隔时钟输出端和多个时钟信号输出端；间隔时钟输出端用于输出预设的间隔时钟信号。
其中，时钟信号发生器可用来输出多个时钟信号，如时钟信号发生器的第N个时钟信号输出端可用来输出第N个时钟信号，时钟信号发生器的第N+1个时钟信号输出端可用来输出第N+1个时钟信号。时钟信号发生器的间隔时钟输出端可用来输出预设的间隔时钟信号。需要说明的是，预设的间隔时钟信号的占空比根据第N个时钟信号的占空比和第N+1个时钟信号的占空比得到。
在一个实施例中，如图4所示，提供了一种时钟信号调理方法，以该方法应用于图1中的延时处理电路为例进行说明，包括以下步骤：
步骤S410，获取信号转换电路传输的转换后电信号。
其中，关于信号转换电路和转换后电信号的具体内容过程可参考上文内容，此处不再赘述。
示例性的，在第N+1个时钟信号输出端输出第N+1个时钟信号时，信号转换电路根据接收到的第N+1个时钟信号，输出高电平信号；当第N+1个时钟信号输出端无信号输出时，信号转换电路输出低电平信号。
步骤S420，在转换后电信号的电压幅值落入导通阈值范围时，接收第N个时钟信号输出端传输的第N个时钟信号，并基于预设的间隔时钟信号，对第N个时钟信号进行延时处理，得到延时时钟信号。
示例性的，延时处理电路可对获取信号转换电路传输的转换后电信号进行判断处理，在转换后电信号的电压幅值不在导通阈值范围内，则判定延时处理电路接收到的转换后信号为高电平信号，进而断开第N个时钟信号输出端与延时处理电路之间的信号传输通道，延时处理电路无输出，第N+1个时钟信号输出端向第N+1个GOA驱动电路正常传输第N+1个时钟信号。
若转换后电信号的电压幅值落入导通阈值范围，则判定延时处理电路接收到的转换后信号为低电平信号，控制第N个时钟信号输出端与延时处理电路之间的信号传输通道导通，进而延时处理电路接收第N个时钟信号，并基于预设的间隔时钟信号对第N个时钟信号进行延时处理后，使得延时处理后的延时时钟信号的时序与第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同，
步骤S430，将延时时钟信号传输给第N+1级GOA驱动电路；延时时钟信号的时序与第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同。
延时处理电路可将延时处理得到的延时时钟信号传输给第N+1级GOA驱动电路，使得第N+1级GOA驱动电路正常工作，避免因有一个CK时钟信号出现无信号输出的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题。
需要说明的是，预设的间隔时钟信号的占空比根据第N个时钟信号的占空比和第N+1个时钟信号的占空比得到。
上述的实施例中，通过延时处理电路检测信号转换电路传输的转换后电信号的电压幅值大小，在转换后电信号的电压幅值落入导通阈值范围时，判定第N+1个时钟信号输出端输出异常，即第N+1个时钟信号输出端无信号输出，则控制第N个时钟信号输出端输出的第N个时钟信号经过延时处理后，输出与正常的第N+1个时钟信号的时序一样的延时时钟信号，并接入到第N+1级GOA驱动电路中，进而避免当有一个CK时钟信号出现无信号的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题，增强了显示稳定性，提高了产品质量。
应该理解的是，虽然图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，提供一种显示面板，显示面板包括像素单元、GOA电路和上述任意一项的时钟信号调理电路；时钟信号调理电路连接GOA电路，GOA电路连接像素单元。
其中，关于时钟信号调理电路的具体内容过程可参考上文内容，此处不再赘述。
像素单元由呈阵列排布的多个子像素组成，每一个子像素连接一垂直数据线和一水平扫描线。GOA电路包括级联的多个GOA驱动电路，每一级GOA驱动电路对应驱动一级水平扫描线。GOA驱动电路的主要结构包括上拉电路，上拉控制电路，下拉电路和下拉维持电路，以及负责电位抬高的自举电容等，上拉控制电路也可以称为预充电路；上拉电路主要负责将时钟信号输出为栅极信号；上拉控制电路负责控制上拉电路的打开时间，一般连接前面级GOA驱动电路传递过来的级传信号或者栅极信号；下拉电路负责在第一时间将栅极信号拉低为低电位，即关闭栅极信号；下拉维持电路则负责将栅极输出信号和上拉电路的栅极信号(通常称为Q点)维持在关闭状态(即负电位)；自举电容则负责Q点的二次抬升，这样有利于上拉电路的G(N)输出。
示例性的，显示面板为AMOLED显示面板，AM Micro LED显示面板，AM Mini LED显示面板或LCD显示面板。
上述实施例中，基于时钟信号调理电路连接GOA电路，GOA电路连接像素单元，时钟信号调理电路能够在第N+1个时钟信号输出端无信号输出时，控制第N个时钟信号输出端输出的第N个时钟信号进行延时处理，并在延时处理后，输出与正常的第N+1个时钟信号的时序一样的延时时钟信号，并接入到第N+1级GOA驱动电路中，进而避免当有一个CK时钟信号出现无信号的异常状况时，导致GOA级传出现异常，进而显示发生异常的问题，增强了显示稳定性，提高了产品质量。
在一个实施例中，提供一种显示设备，显示设备包括如上述的显示面板。
其中，关于显示面板和时钟信号调理电路的具体内容过程可参考上文内容，此处不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种时钟信号调理电路，其特征在于，包括：
信号转换电路，所述信号转换电路的输入端用于连接第N+1个时钟信号输出端，所述信号转换电路的输出端用于输出转换后电信号；第N+1个时钟信号输出端用于连接第N+1级GOA驱动电路；
延时处理电路，所述延时处理电路被配置为获取所述信号转换电路传输的转换后电信号；所述延时处理电路还被配置为在所述转换后电信号的电压幅值落入导通阈值范围时，接收第N个时钟信号输出端传输的第N个时钟信号，并基于预设的间隔时钟信号，对所述第N个时钟信号进行延时处理，得到延时时钟信号，并将所述延时时钟信号传输给所述第N+1级GOA驱动电路；所述延时时钟信号的时序与所述第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同；
其中，所述延时处理电路包括：
开关电路，所述开关电路的控制端用于接收所述转换后电信号，所述开关电路的输入端用于连接第N个时钟信号输出端；
延时电路，所述延时电路的第一输入端连接所述开关电路的输出端，所述延时电路的第二输入端用于输入接入预设的间隔时钟信号；所述延时电路的输出端用于连接所述第N+1级GOA驱动电路；
其中，在所述第N+1个时钟信号输出端无信号输出时，所述转换后电信号的电压幅值落入所述开关电路的导通阈值范围，以使所述延时电路接收所述第N个时钟信号输出端传输的第N个时钟信号，并基于所述间隔时钟信号对所述第N个时钟信号进行延时处理，得到延时时钟信号，且向所述第N+1级GOA驱动电路传输所述延时时钟信号。
2.根据权利要求1所述的时钟信号调理电路，其特征在于，所述信号转换电路包括施密特触发器；
所述施密特触发器的输入端连接所述第N+1个时钟信号输出端，所述施密特触发器的输出端连接所述开关电路的控制端。
3.根据权利要求2所述的时钟信号调理电路，其特征在于，所述开关电路包括PMOS管；
所述PMOS管的栅极连接所述施密特触发器的输出端，所述PMOS管的源极连接所述第N个时钟信号输出端，所述PMOS管的漏极连接所述延时电路的第一输入端。
4.根据权利要求3所述的时钟信号调理电路，其特征在于，所述延时电路包括第一D触发器、第二D触发器、第三D触发器、第四D触发器、第五D触发器、第一与门、第二与门、第三与门、第四与门；
所述第一D触发器的输入端连接所述PMOS管的漏极，所述第一D触发器的输出端连接所述第二D触发器的输入端，所述第二D触发器的输出端连接所述第三D触发器的输入端，所述第三D触发器的输出端连接所述第四D触发器的输入端，所述第四D触发器的输出端连接所述第五D触发器的输入端；
所述第一D触发器的时钟端、所述第二D触发器的时钟端、所述第三D触发器的时钟端、所述第四D触发器的时钟端、所述第五D触发器的时钟端分别用于接入所述间隔时钟信号；
所述第一与门的第一输入端连接所述第一D触发器的输出端，所述第一与门的第二输入端连接所述第二D触发器的输出端，所述第一与门的输出端连接所述第三与门的第一输入端；所述第二与门的第一输入端连接所述第三D触发器的输出端，所述第二与门的第二输入端连接所述第四D触发器的输出端，所述第二与门的输出端连接所述第三与门的第二输入端；所述第四与门的第一输入端连接所述第三与门的输出端，所述第四与门的第二输入端连接所述第五D触发器的输出端，所述第四与门的输出端连接第N+1级GOA驱动电路。
5.根据权利要求1所述的时钟信号调理电路，其特征在于，还包括时钟信号发生器；所述时钟信号发生器包括间隔时钟输出端和多个时钟信号输出端；
所述间隔时钟输出端用于输出所述预设的间隔时钟信号。
6.一种时钟信号调理方法，其特征在于，包括以下步骤：
延时处理电路获取信号转换电路传输的转换后电信号；
在所述转换后电信号的电压幅值落入导通阈值范围时，所述延时处理电路接收第N个时钟信号输出端传输的第N个时钟信号，并基于预设的间隔时钟信号，对所述第N个时钟信号进行延时处理，得到延时时钟信号；
所述延时处理电路将所述延时时钟信号传输给第N+1级GOA驱动电路；所述延时时钟信号的时序与第N+1个时钟信号输出端输出的第N+1个时钟信号的时序相同；
其中，所述延时处理电路包括：
开关电路，所述开关电路的控制端用于接收所述转换后电信号，所述开关电路的输入端用于连接第N个时钟信号输出端；
延时电路，所述延时电路的第一输入端连接所述开关电路的输出端，所述延时电路的第二输入端用于输入接入预设的间隔时钟信号；所述延时电路的输出端用于连接所述第N+1级GOA驱动电路；
其中，在所述第N+1个时钟信号输出端无信号输出时，所述转换后电信号的电压幅值落入所述开关电路的导通阈值范围，以使所述延时电路接收所述第N个时钟信号输出端传输的第N个时钟信号，并基于所述间隔时钟信号对所述第N个时钟信号进行延时处理，得到延时时钟信号，且向所述第N+1级GOA驱动电路传输所述延时时钟信号。
7.根据权利要求6所述的时钟信号调理方法，其特征在于，所述预设的间隔时钟信号的占空比根据所述第N个时钟信号的占空比和所述第N+1个时钟信号的占空比得到。
8.一种显示面板，其特征在于，包括像素单元、GOA电路和权利要求1至5任意一项所述的时钟信号调理电路；所述时钟信号调理电路连接所述GOA电路，所述GOA电路连接所述像素单元。
9.一种显示设备，其特征在于，包括如权利要求8所述的显示面板。
CN202210303037.6A 2022-03-24 2022-03-24 时钟信号调理电路、方法及显示面板、显示设备 Active CN114898719B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210303037.6A CN114898719B (zh) 2022-03-24 2022-03-24 时钟信号调理电路、方法及显示面板、显示设备
PCT/CN2022/087609 WO2023178775A1 (zh) 2022-03-24 2022-04-19 时钟信号调理电路、方法及显示面板、显示设备
US17/756,663 US20240161711A1 (en) 2022-03-24 2022-04-19 Circuit and method for conditioning clock signal, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210303037.6A CN114898719B (zh) 2022-03-24 2022-03-24 时钟信号调理电路、方法及显示面板、显示设备

Publications (2)

Publication Number Publication Date
CN114898719A CN114898719A (zh) 2022-08-12
CN114898719B true CN114898719B (zh) 2023-05-30

Family

ID=82715463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210303037.6A Active CN114898719B (zh) 2022-03-24 2022-03-24 时钟信号调理电路、方法及显示面板、显示设备

Country Status (3)

Country Link
US (1) US20240161711A1 (zh)
CN (1) CN114898719B (zh)
WO (1) WO2023178775A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4149430B2 (ja) * 2003-12-04 2008-09-10 シャープ株式会社 パルス出力回路、それを用いた表示装置の駆動回路、表示装置、およびパルス出力方法
US7161391B2 (en) * 2004-12-03 2007-01-09 Micron Technology Skew tolerant high-speed digital phase detector
JP2007087338A (ja) * 2005-09-26 2007-04-05 Matsushita Electric Ind Co Ltd クロック同期回路、及びオンスクリーンディスプレイ回路
CN105118463B (zh) * 2015-09-22 2018-01-09 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN107103887B (zh) * 2017-05-16 2020-07-03 深圳市华星光电半导体显示技术有限公司 一种goa电路以及液晶显示器
CN109411005B (zh) * 2017-08-17 2020-12-22 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动电路及其驱动方法和显示装置
CN107331348B (zh) * 2017-08-31 2019-11-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、阵列基板和显示装置
CN107799043B (zh) * 2017-11-20 2020-12-25 Tcl华星光电技术有限公司 Goa电路的检测方法、系统及电子设备
KR102524598B1 (ko) * 2018-07-11 2023-04-24 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
CN109064982B (zh) * 2018-08-06 2020-04-28 深圳市华星光电技术有限公司 Goa电路驱动系统及goa电路驱动方法与显示装置

Also Published As

Publication number Publication date
WO2023178775A1 (zh) 2023-09-28
US20240161711A1 (en) 2024-05-16
CN114898719A (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
US20200020291A1 (en) Shift Register Circuit, Method for Driving the Same, Gate Drive Circuit, and Display Panel
US10497454B2 (en) Shift register, operation method thereof, gate driving circuit and display device
US20150346904A1 (en) Shift Register Unit, Display Device and Driving Method
CN109509459B (zh) Goa电路及显示装置
EP3477646A1 (en) Shift register unit, driving method, gate driving circuit and display apparatus
CN107331418B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN107331360B (zh) Goa电路及液晶显示装置
US11004417B2 (en) Shift register unit and driving method thereof, driving apparatus and display apparatus
KR20070073634A (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
US9030397B2 (en) Gate driver, driving circuit, and LCD
CN109448656B (zh) 移位暂存器和栅极驱动电路
CN112951146B (zh) 移位寄存器、驱动方法、扫描驱动电路、显示面板及装置
CN112419960B (zh) 移位寄存器、显示面板及显示装置
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
US20170162149A1 (en) Scanning driving circuit
US10621904B2 (en) Pixel circuit and method for driving the same, display panel and display device
WO2018177047A1 (zh) 移位寄存单元及其驱动方法、栅极驱动电路及显示装置
CN108694915B (zh) 电平转换电路、显示装置和驱动方法
CN104008738A (zh) 显示面板与栅极驱动器
CN108417183B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105185412A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105321491B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN108461062B (zh) 一种移位寄存器、阵列基板及其驱动方法、显示装置
CN105206234B (zh) 移位寄存器单元、栅极驱动方法、电路和栅极驱动装置
US20210090481A1 (en) Clock Signal Test Circuit, Control Method Thereof, Display Panel and Test Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant