CN112259033A - 阵列基板行驱动电路及显示装置 - Google Patents
阵列基板行驱动电路及显示装置 Download PDFInfo
- Publication number
- CN112259033A CN112259033A CN202011108446.8A CN202011108446A CN112259033A CN 112259033 A CN112259033 A CN 112259033A CN 202011108446 A CN202011108446 A CN 202011108446A CN 112259033 A CN112259033 A CN 112259033A
- Authority
- CN
- China
- Prior art keywords
- pull
- transistor
- gate
- nth
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种阵列基板行驱动电路及其显示装置，其中所述阵列基板行驱动电路包括上拉控制模块、级传模块、上拉模块、下拉模块、下拉维持模块、反相器以及下拉维持栅极控制模块，其中所述下拉维持栅极控制模块电连接在所述下拉维持模块与反相器之间，所述下拉维持模块根据第n级栅极反相信号及第n‑4级输出信号开启或关闭，从而改善由于与第n级栅极信号点连接的晶体管在预充电阶段关闭不彻底，导致阵列基板行驱动电路在预充电阶段漏电的问题。
Description
技术领域
本揭示涉及显示技术领域,具体涉及一种阵列基板行驱动电路及显示装置。
背景技术
阵列基板行驱动(GOA,Gate-driver on Array)电路基板中Q(n)电位在预充电阶段的有效抬升可保证电路的正常输出。由于其中薄膜晶体管(TFT,Thin Film Transistor)器件在开态至关态转变时，存在一定的弛豫时间，在此期间，TFT并未彻底关闭，就会造成GOA电路中Q(n)与其相关的TFT器件形成漏电通道，从而影响Q(n)电位的有效抬升。
故,有需要提供一种提高Q点预充电能力的阵列基板行驱动电路及显示装置,以解决现有技术存在的问题。
发明内容
为解决上述问题,本揭示提出一种阵列基板行驱动电路及其显示装置，从而改善由于与第n级栅极信号点连接的晶体管在预充电阶段关闭不够彻底，而导致阵列基板行驱动电路在预充电阶段漏电的问题。
为达成上述目的，本揭示提供一种阵列基板行驱动电路，包括:上拉控制模块，所述上拉控制模块配置为接收第n-4级输出信号及第n-4级时脉信号，所述上拉控制模块与第n级栅极信号点连接，所述第n级栅极信号点配置为输出第n级栅极信号；级传模块，所述级传模块配置为接收第一时脉信号，与第一输出信号及第二输出信号连接；上拉模块，与所述级传模块及第n级水平扫描信号连接；结构反馈信号模块，配置为分别与所述第一输出信号、所述第二输出信号及所述上拉控制模块连接；下拉模块，与第二恒压低电位、所述第n级水平扫描信号以及第n+4级输出信号连接；下拉维持模块，与所述上拉控制模块、所述下拉模块、第一恒压低电位、所述第二恒压低电位以及所述第n级栅极信号点连接；反相器，与恒压高电位、所述下拉维持模块、所述第n级栅极信号点及所述下拉模块连接，所述反相器在第n级反相栅极信号点输出第n级反相栅极信号；以及下拉维持栅极控制模块，电连接在所述下拉维持模块与反相器之间，所述下拉维持栅极控制模块根据第n级栅极反相信号及第n-4级输出信号开启或关闭。
于本揭示其中的一实施例中，所述上拉控制模块包括第一上拉控制晶体管及第二上拉控制晶体管，所述第一上拉控制晶体管的第一端配置为接收第n-4级输出信号，所述第一上拉控制晶体管的栅极配置为连接第n-4级时脉信号，所述第一上拉控制晶体管的第二端与所述第二上拉控制晶体管的第一端连接，所述第二上拉控制晶体管的栅极与所述第n-4级时脉信号连接，所述第二上拉控制晶体管的第二端与所述第n级栅极信号点以及所述下拉维持模块连接。
于本揭示其中的一实施例中，所述级传模块包括第一级传模块晶体管及第二级传模块晶体管，所述第一级传模块晶体管的栅极和所述第二级传模块晶体管的栅极与所述第n级栅极信号点连接，所述第一级传模块晶体管的第一端和所述第二级传模块晶体管的第一端分别与所述第一时脉信号和所述上拉模块连接，所述第一级传模块晶体管的第二端与所述第一输出信号连接，所述第二级传模块晶体管的第二端与第二输出信号连接。
于本揭示其中的一实施例中，所述阵列基板行驱动电路还包括自举电容，所述上拉模块包括第一上拉晶体管，所述第一上拉晶体管的第一端与所述级传模块连接，所述第一上拉晶体管的第二端与所述自举电容连接。
于本揭示其中的一实施例中，所述下拉维持模块包括第一下拉维持晶体管，第二下拉维持晶体管，第三下拉维持晶体管，第四下拉维持晶体管以及第五下拉维持晶体管，其中所述第一下拉维持晶体管的栅极、所述第二下拉维持晶体管的栅极、所述第三下拉晶体管的栅极、所述第四下拉晶体管的栅极及所述第五下拉维持晶体管的栅极与所述第n级反相栅极信号点连接，所述第一下拉维持晶体管的第一端与所述第n级水平扫描信号连接，所述第一下拉维持晶体管的第二端与所述第二恒压低电位连接，所述第二下拉维持晶体管的第一端与第一输出信号连接，所述第二下拉维持晶体管的第二端与所述第一恒压低电位连接，所述第三下拉维持晶体管的第一端与所述第二输出信号连接，所述第三下拉维持晶体管的第二端与所述下拉模块连接，所述第四下拉维持晶体管的第一端与所述第n级栅极信号点连接，所述第四下拉维持晶体管的第二端与第五下拉维持晶体管的第一端连接，所述第五下拉维持晶体管的第二端与所述第一恒压高电位连接。
于本揭示其中的一实施例中，所述第二下拉维持晶体管的第二端还与所述第三下拉维持晶体管的第二端连接。
于本揭示其中的一实施例中，所述结构反馈信号专职模块包括反馈晶体管，所述反馈晶体管的第一端与所述上拉控制模块连接，所述反馈晶体管的栅极与所述第一输出信号连接，所述反馈晶体管的第二端与所述第二输出信号连接。
于本揭示其中的一实施例中，所述下拉维持栅极控制模块由下拉维持栅极晶体管构成，所述下拉维持栅极晶体管的第一端配置成接收第n级栅极反相信号，所述下拉维持栅极晶体管的栅极配置成接收第n-4级输出信号，所述下拉维持栅极晶体管根据所述第n级栅极反相信号与所述第n-4级输出信号开启或关闭。
于本揭示其中的一实施例中，所述下拉维持栅极控制模块由下拉维持栅极晶体管构成，所述下拉维持栅极晶体管的第一端配置成接收第n级栅极反相信号，所述下拉维持栅极晶体管的栅极配置成接收根据所述第n-4级输出信号转换的第二第n-4级输出信号，所述下拉维持栅极晶体管根据所述第n级栅极反相信号与所述第二第n-4级输出信号开启或关闭。
为达成上述目的，本揭示还提供一种显示装置，包括如上所述的阵列基板行驱动电路。
附图说明
图1显示本揭示一实施例的阵列行驱动电路示意图；
图2显示本揭示一实施例的阵列行驱动电路示意图；
图3显示本揭示一实施例的阵列行驱动电路示意图；
图4显示本揭示一实施例的显示装置示意图。
具体实施方式
以下实施例的说明是参考附加的图示,用以例示本揭示可用以实施的特定实施例。本揭示所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本揭示,而非用以限制本揭示。
在图中,结构相似的单元是以相同标号表示。
为解决上述问题,本揭示提出一种阵列基板行驱动电路及其显示装置，从而改善由于与第n级栅极信号点连接的晶体管在预充电阶段关闭不够彻底，而导致阵列基板行驱动电路在预充电阶段漏电的问题。
请参阅图1，图1显示本揭示一实施例的阵列行驱动电路示意图。其中，阵列基板行驱动电路1，包括:上拉控制模块10，上拉控制模块10配置为接收第n-4级输出信号Cout(n-4)及第n-4级时脉信号CK(n-4)，上拉控制模块10与第n级栅极信号点Q连接，第n级栅极信号点Q输出第n级栅极信号Q(n)；级传模块21，级传模块21配置为接收第一时脉信号CK，与第一输出信号Cout(n)及第二输出信号Cout2(n)连接；上拉模块20，与级传模块21及第n级水平扫描信号G(n)连接；结构反馈信号模块60，配置为分别与第一输出信号Cout(n)、第二输出信号Cout2(n)及上拉控制模块10连接；下拉模块30，与第二恒压低电位VGL2、第n级水平扫描信号G(n)及第n+4级输出信号Cout(n+4)连接；下拉维持模块40，与上拉控制模块10、下拉模块30、第一恒压低电位VGL1、第二恒压低电位VGL2以及第n级栅极信号点Q连接；反相器50，与恒压高电位VGH、下拉维持模块40、第n级栅极信号点Q及下拉模块30连接，反相器50在第n级反相栅极信号点QB输出第n级反相栅极信号QB(n)；以及下拉维持栅极控制模块70，电连接在下拉维持模块40与反相器50之间，下拉维持栅极控制模块70根据第n级栅极反相信号QB(n)及第n-4级输出信号CK(n-4)开启或关闭。
请参阅图2，图2显示本揭示一实施例的阵列行驱动电路示意图。其中，上拉控制模块10包括第一上拉控制晶体管T11及第二上拉控制晶体管T12，第一上拉控制晶体管T11的第一端配置为接收第n-4级输出信号Cout(n-4)，第一上拉控制晶体管T11的栅极配置为与第n-4级时脉信号CK(n-4)连接，第一上拉控制晶体管T11的第二端与第二上拉控制晶体管T12的第一端连接，第二上拉控制晶体管T12的栅极与第n-4级时脉信号CK(n-4)连接，第二上拉控制晶体管T12的第二端与第n级栅极信号点Q以及下拉维持模块40连接。
于本揭示其中的一实施例中，级传模块21包括第一级传模块晶体管T22及第二级传模块晶体管T23，第一级传模块晶体管T22的栅极和第二级传模块晶体管T23的栅极分别与第n级栅极信号点Q连接，第一级传模块晶体管T22的第一端和第二级传模块晶体管T23的第一端分别与第一时脉信号CK和上拉模块10连接，第一级传模块晶体管T22的第二端与第一输出信号Cout(n)连接，第二级传模块晶体管T23的第二端与第二输出信号Cout2(n)连接。
于本揭示其中的一实施例中，阵列基板行驱动电路1还包括自举电容Cbt，上拉模块20包括第一上拉晶体管T21，第一上拉晶体管T21的第一端与级传模块21连接，第一上拉晶体管T21的第二端与自举电容Cbt连接。
于本揭示其中的一实施例中，下拉维持模块40包括第一下拉维持晶体管T41，第二下拉维持晶体管T42，第三下拉维持晶体管T43，第四下拉维持晶体管T44以及第五下拉维持晶体管T45，其中第一下拉维持晶体管T41的栅极、第二下拉维持晶体管T42的栅极、第三下拉维持晶体管T43的栅极、第四下拉维持晶体管T44的栅极及第五下拉维持晶体管T45的栅极与第n级反相栅极信号QB(n)连接，第一下拉维持晶体管T41的第一端与第n级水平扫描信号G(n)连接，第一下拉维持晶体管T41的第二端与第二恒压低电位VGL2连接，第二下拉维持晶体管T42的第一端与第一输出信号Cout(n)连接，第二下拉维持晶体管T42的第二端与第一恒压低电位VGL1连接，第三下拉维持晶体管T43的第一端与第二输出信号Cout2(n)连接，第三下拉维持晶体管T43的第二端与下拉模块30连接，第四下拉维持晶体管T44的第一端与第n级栅极信号点Q连接，第四下拉维持晶体管T44的第二端与第五下拉维持晶体管T45的第一端连接，第五下拉维持晶体管T45的第二端与第一恒压高电位VGL1连接。其中，第一传递晶体管T31的栅极连接第n+4级输出信号Cout(n+4)，第一传递晶体管T31的第一端连接第n级水平扫描信号G(n)，第一传递晶体管T31的第二端连接第二恒压低电位VGL2，第二传递晶体管T32的第一端与第n级栅极信号点Q、第二反相晶体管T52的栅极、第四反相晶体管T54的栅极连接，第二传递晶体管T32的栅极连接第n+4级输出信号Cout(n+4)，第二传递晶体管的第二端连接第三传递晶体管T33的第一端与第N级级联信号N(n)，第三传递晶体管T33的栅极连接第n+4级输出信号Cout(n+4)，第三传递晶体管T33的第二端连接第一恒压低电位VGL1。
请参阅图3，图3显示本揭示一实施例的阵列行驱动电路示意图。如图所示，于本揭示其中的一实施例中，第二下拉维持晶体管T42的第二端还与第三下拉维持晶体管T43的第二端连接。
于本揭示其中的一实施例中，反相器50包括第一反相晶体管T51、第二反相晶体管T52、第三反相晶体管T53及第四反相晶体管T54，第一反相晶体管T51的第一端连接恒压高电位VGH，第一反相晶体管T51的栅极连接恒压高电位VGH，第一反相晶体管T51的第二端连接第二反相晶体管T52的第一端，第二反相晶体管T52的栅极连接第n级栅极信号点Q，第二反相晶体管T52的第二端连接第一恒压低电位VGL1，第三反相晶体管T53的第一端连接第一反相晶体管T51的第一端，第三反相晶体管T53的栅极连接在第一反相晶体管T51的第二端与第二反相晶体管T52的第一端之间，第三反相晶体管T53的第二端连接第n级反相栅极信号点QB及第四反相晶体管T54的第一端，第四反相晶体管T54的栅极连接第n级栅极信号点Q，第四反相晶体管T54的第二端连接第一恒压低电位VGL1。
于本揭示其中的一实施例中，结构反馈信号专职模块60包括反馈晶体管T6，反馈晶体管T6的第一端与上拉控制模块10g以及第N级级联信号N(n)连接，反馈晶体管T6的栅极配置成与第一输出信号Cout(n)连接，反馈晶体管T6的第二端与第二输出信号Cout2(n)连接。
于本揭示其中的一实施例中，下拉维持栅极控制模块70由下拉维持栅极晶体管T7构成，下拉维持栅极晶体管T7的第一端配置成接收第n级栅极反相信号QB(n)，下拉维持栅极晶体管T7的栅极配置成接收第N-4级输出信号Cout(n-4)，下拉维持栅极晶体管T7根据第n级栅极反相信号QB(n)与所述第n-4级输出信号Cout(n-4)开启或关闭，从而使下拉维持模块40中第四下拉维持晶体管T44与第五下拉维持晶体管T45更好的关闭，防止Q(n)在预充电开始时与第四下拉维持晶体管T44及第五下拉维持晶体管T45形成漏电通道，达到提高第n级栅极信号点Q的有效充电率的效果。
于本揭示其中的一实施例中，下拉维持栅极控制模块70由下拉维持栅极晶体管T7构成，下拉维持栅极晶体管T7的第一端配置成接收第n级栅极反相信号，下拉维持栅极晶体管T7的栅极接收根据所述第N-4级输出信号Cout(n-4)转换的第二第N-4级输出信号Cout2(n-4)，下拉维持栅极晶体管T7根据第n级栅极反相信号QB(n)与第二第n-4级输出信号Cout2(n-4)开启或关闭，从而使下拉维持模块40中第四下拉维持晶体管T44与第五下拉维持晶体管T45更好的关闭，防止Q(n)在预充电开始时与第四下拉维持晶体管T44及第五下拉维持晶体管T45形成漏电通道，达到提高第n级栅极信号点Q的有效充电率的效果。
其中，于本揭示的一实施例中，第二第n-4级输出信号Cout2(n-4)可通过对外接的结构反馈信号模块输入第n-4级输出信号Cout(n-4)转换产生，当下拉维持栅极晶体管T7以第二第n-4级输出信号Cout2(n-4)作为栅极控制信号时，第三下拉维持晶体管T43的第二端还与第一恒压低电位VGL1连接。
以下请进一步参照表1，其为本实施例提供的阵列基板行驱动电路与传统设计电路的Q(n)及QB(n)下降时间的数值比较。
表1
如表1所示，当本实施例的GOA电路设计与传统电路的Q点预充电电压(Q_Precharge)与Q点充电峰值电压(Q_Max)数值相当时，通过本设计提供的阵列基板行驱动电路进一步优化了Q点预充电的效率，达到降低Q点预充电时间的效果。
请参阅图4，图4显示本揭示一实施例的显示装置示意图。本揭示还提供一种显示装置2，包括如上所述的阵列基板行驱动电路1。
以上仅是本揭示的优选实施方式,应当指出,对于本领域普通技术人员,在不脱离本揭示原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本揭示的保护范围。
Claims (10)
1.一种阵列基板行驱动电路，其特征在于，包括:
上拉控制模块，所述上拉控制模块配置为接收第n-4级输出信号及第n-4级时脉信号，所述上拉控制模块与第n级栅极信号点连接，所述第n级栅极信号点配置为输出第n级栅极信号；
级传模块，所述级传模块配置为接收第一时脉信号，与第一输出信号及第二输出信号连接；
上拉模块，与所述级传模块及第n级水平扫描信号连接；
结构反馈信号模块，配置为分别与所述第一输出信号、所述第二输出信号及所述上拉控制模块连接；
下拉模块，与第二恒压低电位、所述第n级水平扫描信号及第n+4级输出信号连接；
下拉维持模块，与所述上拉控制模块、所述下拉模块、第一恒压低电位、所述第二恒压低电位以及所述第n级栅极信号点连接；
反相器，与恒压高电位、所述下拉维持模块、所述第n级栅极信号点及所述下拉模块连接，所述反相器在第n级反相栅极信号点输出第n级反相栅极信号；以及
下拉维持栅极控制模块，电连接在所述下拉维持模块与反相器之间，所述下拉维持栅极控制模块根据第n级栅极反相信号及第n-4级输出信号开启或关闭。
2.如权利要求1所述的阵列基板行驱动电路，其特征在于，所述上拉控制模块包括第一上拉控制晶体管及第二上拉控制晶体管，所述第一上拉控制晶体管的第一端配置为接收第n-4级输出信号，所述第一上拉控制晶体管的栅极配置为连接第n-4级时脉信号，所述第一上拉控制晶体管的第二端与所述第二上拉控制晶体管的第一端连接，所述第二上拉控制晶体管的栅极与第n-4级时脉信号连接，所述第二上拉控制晶体管的第二端与所述第n级栅极信号点以及所述下拉维持模块连接。
3.如权利要求1所述的阵列基板行驱动电路，其特征在于，所述级传模块包括第一级传模块晶体管及第二级传模块晶体管，所述第一级传模块晶体管的栅极和所述第二级传模块晶体管的栅极与所述第n级栅极信号点连接，所述第一级传模块晶体管的第一端和所述第二级传模块晶体管的第一端分别与所述第一时脉信号和所述上拉模块连接，所述第一级传模块晶体管的第二端与所述第一输出信号连接，所述第二级传模块晶体管的第二端与第二输出信号连接。
4.如权利要求1所述的阵列基板行驱动电路，其特征在于，所述阵列基板行驱动电路还包括自举电容，所述上拉模块包括第一上拉晶体管，所述第一上拉晶体管的第一端与所述级传模块连接，所述第一上拉晶体管的第二端与所述自举电容连接。
5.如权利要求1所述的阵列基板行驱动电路，其特征在于，所述下拉维持模块包括第一下拉维持晶体管，第二下拉维持晶体管，第三下拉维持晶体管，第四下拉维持晶体管以及第五下拉维持晶体管，其中所述第一下拉维持晶体管的栅极、所述第二下拉维持晶体管的栅极、所述第三下拉维持晶体管的栅极、所述第四下拉维持晶体管的栅极及所述第五下拉维持晶体管的栅极与所述第n级反相栅极信号点连接，所述第一下拉维持晶体管的第一端与所述第n级水平扫描信号连接，所述第一下拉维持晶体管的第二端与所述第二恒压低电位连接，所述第二下拉维持晶体管的第一端与所述第一输出信号连接，所述第二下拉维持晶体管的第二端与所述第一恒压低电位连接，所述第三下拉维持晶体管的第一端与所述第二输出信号连接，所述第三下拉维持晶体管的第二端与所述下拉模块连接，所述第四下拉维持晶体管的第一端与所述第n级栅极信号点连接，所述第四下拉维持晶体管的第二端与所述第五下拉维持晶体管的第一端连接，所述第五下拉维持晶体管的第二端与所述第一恒压高电位连接。
6.如权利要求5所述的阵列基板行驱动电路，其特征在于，所述第二下拉维持晶体管的第二端还与所述第三下拉维持晶体管的第二端连接。
7.如权利要求1所述的阵列基板行驱动电路，其特征在于，所述结构反馈信号专职模块包括反馈晶体管，所述反馈晶体管的第一端与所述上拉控制模块连接，所述反馈晶体管的栅极与所述第一输出信号连接，所述反馈晶体管的第二端与所述第二输出信号连接。
8.如权利要求1所述的阵列基板行驱动电路，所述下拉维持栅极控制模块由下拉维持栅极晶体管构成，所述下拉维持栅极晶体管的第一端配置成接收第n级栅极反相信号，所述下拉维持栅极晶体管的栅极配置成接收第n-4级输出信号，所述下拉维持栅极晶体管根据所述第n级栅极反相信号与所述第n-4级输出信号开启或关闭。
9.如权利要求1所述的阵列基板行驱动电路，所述下拉维持栅极控制模块由下拉维持栅极晶体管构成，所述下拉维持栅极晶体管的第一端配置成接收第n级栅极反相信号，所述下拉维持栅极晶体管的栅极配置成接收根据所述第n-4级输出信号转换的第二第n-4级输出信号，所述下拉维持栅极晶体管根据所述第n级栅极反相信号与所述第二第n-4级输出信号开启或关闭。
10.一种显示装置，其特征在于，包括如权利要求1所述的阵列基板行驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011108446.8A CN112259033A (zh) | 2020-10-16 | 2020-10-16 | 阵列基板行驱动电路及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011108446.8A CN112259033A (zh) | 2020-10-16 | 2020-10-16 | 阵列基板行驱动电路及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112259033A true CN112259033A (zh) | 2021-01-22 |
Family
ID=74244291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011108446.8A Pending CN112259033A (zh) | 2020-10-16 | 2020-10-16 | 阵列基板行驱动电路及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112259033A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114203112A (zh) * | 2021-12-29 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | Goa电路、显示面板以及显示设备 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531109A (zh) * | 2016-12-30 | 2017-03-22 | 深圳市华星光电技术有限公司 | 一种goa电路以及液晶显示器 |
| CN107393473A (zh) * | 2017-08-25 | 2017-11-24 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
| US20190066596A1 (en) * | 2017-08-25 | 2019-02-28 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Goa circuit |
| CN110047438A (zh) * | 2019-04-29 | 2019-07-23 | 深圳市华星光电技术有限公司 | Goa电路 |
| CN110299112A (zh) * | 2019-07-18 | 2019-10-01 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
| CN111199703A (zh) * | 2020-02-28 | 2020-05-26 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
| CN111402829A (zh) * | 2020-04-10 | 2020-07-10 | 深圳市华星光电半导体显示技术有限公司 | Goa电路、显示面板 |
| CN112233628A (zh) * | 2020-08-13 | 2021-01-15 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及液晶显示器 |
-
2020
- 2020-10-16 CN CN202011108446.8A patent/CN112259033A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531109A (zh) * | 2016-12-30 | 2017-03-22 | 深圳市华星光电技术有限公司 | 一种goa电路以及液晶显示器 |
| CN107393473A (zh) * | 2017-08-25 | 2017-11-24 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
| US20190066596A1 (en) * | 2017-08-25 | 2019-02-28 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Goa circuit |
| CN110047438A (zh) * | 2019-04-29 | 2019-07-23 | 深圳市华星光电技术有限公司 | Goa电路 |
| CN110299112A (zh) * | 2019-07-18 | 2019-10-01 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
| CN111199703A (zh) * | 2020-02-28 | 2020-05-26 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
| CN111402829A (zh) * | 2020-04-10 | 2020-07-10 | 深圳市华星光电半导体显示技术有限公司 | Goa电路、显示面板 |
| CN112233628A (zh) * | 2020-08-13 | 2021-01-15 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及液晶显示器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114203112A (zh) * | 2021-12-29 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | Goa电路、显示面板以及显示设备 |
| CN114203112B (zh) * | 2021-12-29 | 2023-07-25 | 深圳市华星光电半导体显示技术有限公司 | Goa电路、显示面板以及显示设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10775925B2 (en) | Shift register unit and method for driving the same, gate driving circuit and display apparatus | |
| US9865211B2 (en) | Shift register unit, gate driving circuit and display device | |
| CN107833552B (zh) | 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置 | |
| CN111986605B (zh) | 栅极驱动电路 | |
| CN110111715B (zh) | Goa电路及显示面板 | |
| CN108962171B (zh) | Goa电路及具有该goa电路的液晶显示装置 | |
| CN107331418B (zh) | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 | |
| US10297203B2 (en) | Scanning driving circuit and flat display apparatus having the scanning driving circuit | |
| US11263940B2 (en) | Shift register unit, driving method thereof, gate drive circuit and display device | |
| CN110007628B (zh) | Goa电路及显示面板 | |
| TWI521490B (zh) | 顯示面板與閘極驅動器 | |
| CN111402829A (zh) | Goa电路、显示面板 | |
| CN109935192B (zh) | Goa电路及显示面板 | |
| CN112397008B (zh) | Goa电路及显示面板 | |
| CN112102768B (zh) | Goa电路及显示面板 | |
| WO2021012313A1 (zh) | 栅极驱动电路 | |
| CN111199703A (zh) | Goa电路及显示面板 | |
| CN111081183A (zh) | Goa器件及显示面板 | |
| CN109119036B (zh) | 液晶面板 | |
| CN109345998B (zh) | Goa电路及显示面板 | |
| CN112259033A (zh) | 阵列基板行驱动电路及显示装置 | |
| US20240144855A1 (en) | Gate driving circuit and display panel | |
| CN111613170B (zh) | 移位寄存单元及其驱动方法、栅极驱动电路、显示装置 | |
| US11355044B2 (en) | GOA circuit and display panel | |
| US11289043B2 (en) | Gate driver on array circuit and thin-film transistor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210122 |