KR20050068608A - 액정표시장치의 구동회로 - Google Patents

액정표시장치의 구동회로 Download PDF

Info

Publication number
KR20050068608A
KR20050068608A KR1020030100227A KR20030100227A KR20050068608A KR 20050068608 A KR20050068608 A KR 20050068608A KR 1020030100227 A KR1020030100227 A KR 1020030100227A KR 20030100227 A KR20030100227 A KR 20030100227A KR 20050068608 A KR20050068608 A KR 20050068608A
Authority
KR
South Korea
Prior art keywords
signal
level
clock
gate
clock signal
Prior art date
Application number
KR1020030100227A
Other languages
English (en)
Inventor
제갈승원
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020030100227A priority Critical patent/KR20050068608A/ko
Priority to TW093126769A priority patent/TWI268471B/zh
Priority to US10/934,151 priority patent/US7342576B2/en
Priority to JP2004269007A priority patent/JP4730727B2/ja
Priority to CNB2004100857497A priority patent/CN100377199C/zh
Publication of KR20050068608A publication Critical patent/KR20050068608A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

본 발명은 액정 패널에는 쉬프트 레지스터를 내장하고, 그 외부에 DC레벨은 물론 AC레벨 조정이 가능한 인터페이스회로를 구성하여 상기 레벨 조정된 신호를 쉬프트 레지스터에 입력하는 것에 의해 소자에 의한 손실 보상과 더불어 내장된 쉬프트 레지스터의 저항 소자에 의한 손실을 보상할 수 있는 액정표시장치의 구동회로를 제공하기 위한 것으로서, 본 발명에 따른 액정표시장치의 구동회로는 게이트 드라이버 IC에 내장된 쉬프트 레지스터로 신호를 인가하기 위한 액정표시장치의 구동회로에 있어서, 게이트 클럭 신호와 스타트 펄스를 입력으로 하여 게이트 클럭 신호인 제 1 클럭신호와 상기 제 1 클럭신호의 반전신호인 제 2 클럭신호 및 상기 스타트 펄스를 출력하는 클럭 발생부와, 상기 제 1, 제 2 클럭신호 및 스타트 펄스의 DC 및 AC 레벨을 조정한 후 증폭하여 상기 쉬프트 레지스터로 출력하는 DC 및 AC 레벨 증폭부를 포함하여 구성되는 것을 특징으로 한다.

Description

액정표시장치의 구동회로{Driving circuit of Liquid Crystal Display}
본 발명은 액정표시장치에 관한 것으로서, 특히 콤팩트한 설계와 비용 절감을 위해 액정 패널 상에 드라이버 IC를 집적화하는 것에 의해 패널 특성에 맞는 신호 레벨을 자유롭게 조정할 수 있는 액정표시장치의 구동회로에 관한 것이다.
일반적으로, 디스플레이 장치 중 하나인 씨알티(CRT: Cathode Ray Tube)는 텔레비전을 비롯하여 각종 계측기기, 정보 단말기 등의 모니터에 주로 이용되어 왔으나, CRT 자체의 무게가 크기로 인하여 전자제품의 소형화, 경량화의 요구에 적극 대응할 수가 없었다.
이에, CRT를 대체하기 위해 경박, 단소화의 장점을 가지고 있는 액정표시장치가 활발하게 개발되어져 왔고, 최근에는 평판형 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 그 수요가 크게 증가하고 있는 추세에 있다.
이와 같은 액정표시장치는 두 장의 유리 기판과 그 사이에 봉입된 액정층으로 구성되는 평판형 디스플레이 장치로서, 하부 기판에는 화소영역을 정의하는 게이트 라인과 데이터 라인이 상호 교차 배치되고, 각 화소영역에는 화소전극과 상기 게이트 라인의 구동신호에 의해 스위칭되어 데이터 라인의 신호를 화소 전극으로 인가하는 박막트랜지스터가 배치되며, 상부 기판에는 화소 전극을 제외한 영역으로 빛이 투과되는 것을 차단하기 위한 블랙매트릭스가 형성되고, 상기 블랙매트릭스를 사이에 두고 각 화소영역마다 컬러필터층이 형성되며, 전면에는 공통전극이 형성된다.
도 1은 액정표시장치의 기본적인 구성을 도시한 구성도로서, 복수의 게이트 라인과 데이터 라인이 교차 배치되고, 각 게이트 라인과 데이터 라인이 교차하는 부위에 박막트랜지스터가 배치되어 화상을 디스플레이 하는 액정패널(11)과, 상기 액정패널(11)의 데이터 라인을 구동하기 위한 구동전압을 인가하는 소스 드라이버 IC(13)와, 상기 액정패널(11)의 게이트 라인을 구동하기 위한 구동전압을 인가하는 게이트 드라이버 IC(15)로 구성된다.
그리고, 도면에는 도시하지 않았지만, 상기 소스 드라이버 IC(13) 및 게이트 드라이버 IC(15)로 각종 컨트롤 신호를 제공하는 주변회로를 포함하는데, 상기 주변회로에는 LVDS부, 타이밍 컨트롤러 등이 있다.
상기 게이트 드라이버 IC(15)의 동작은 도 2와 같은 타이밍도로 설명되어질 수 있다.
즉, 도 2에 도시된 바와 같이, 게이트 드라이버 IC에는 클럭(Clock)으로 작용하는 3.3V 레벨의 CPV가 입력되며, 이것과 같은 레벨의 스타트 펄스(Start Pulse)로 작용되는 STV가 입력되면, 상기 STV가 하이 레벨일 때, 상기 CPV가 라이징(Rising)되는 시점에서 출력 1(Out 1)이 선택되어 다음 라인으로 쉬프트(Shift)되고, 이것이 다음 라인의 스타트 펄스로 작용하여 상기 CPV가 라이징 되는 시점에서 출력이 선택되는 구조로 동작한다.
이런 식으로 다음 라인으로 쉬프트되면서 선택된 게이트 출력은 도 3에 도시된 바와 같이, 칩 내부의 쉬프트 레지스터부(15a), 레벨 쉬프트부(15b) 및 버퍼(15c)를 거쳐 액정 패널(11)로 인가된다. 이때, 상기 액정 패널(11)로 인가되는 전압은 액정을 구동하기 위한 전압인 게이트 온/오프 전압 레벨이다.
그러나 상기와 같은 액정표시장치는 IC 단일칩으로 구성된 외부 회로에서 액정 셀이 구동할 수 있는 전압을 만들어 인가하므로, 액정표시장치의 외관 사양의 자유도가 떨어지는 단점이 있었다.
이에, 상기의 단점을 보완하기 위해 도 4와 같은 쉬프트 레지스터와 도 5와 같은 레벨 쉬프터가 제안된바 있다.
즉, 도 4에 도시된 쉬프트 레지스터는 m ×n 화소 어레이(Pixel Array)를 구동하기위하여 스타트 펄스 입력라인에 종속 접속되어진 n개의 스테이지들(121 내지 12n)과, n개의 스테이지들의 출력라인들과 종속된 n개의 레벨쉬프터들(131 내지 13n)을 구비한다. 이들 n개의 레벨쉬프터들(131 내지 13n)과 출력라인들(14 1 내지 14n)은 화소 어레이에 포함된 n개의 로우 라인들(ROW1 내지 ROWn)에 각각 접속된다.
제 1 스테이지(121)는 스타트펄스(SP) 및 4개의 클럭신호(C1 내지 C4) 중 2개의 클럭신호에 의해 제어되어 한 클럭신호를 다음 스테이지(122) 및 제 1 레벨쉬프터((131)에 출력하고, 제 1 레벨쉬프터(131)는 제 1 스테이지(121)에서 출력되는 4개의 클럭신호 중 제 1 스테이지에 입력되지 않은 하나의 클럭신호가 입력된다. 그런 다음, 제 1 레벨쉬프터(131)는 입력되는 클럭신호에 의해 제어되어 화소열에 접속된 로우라인들(ROWi)을 선택하게 된다.
한편, 도 5에 도시된 레벨쉬프터는 각 스테이지들(121 내지 12n)은 이전 스테이지(12i-1)의 제 4 노드(P4i) 및 스테이지(12i)의 제 1 노드(P1) 사이에 접속되어진 제 1 NMOS 트랜지스터(T1)와, 제 1 노드(P1), 제 2 노드(P2) 및 기저전압라인(10) 사이에 접속되어진 제 2 NMOS 트랜지스터(T2)와, 공급라인(8), 제 2 클럭신호라인(6c) 및 제 2 노드(P2) 사이에 접속되어진 제 3 NMOS 트랜지스터(T3)와, 제 2 노드(P2) 및 기저전압라인(10) 사이에 접속되어진 제 4 NMOS 트랜지스터(T4)와, 제 3 노드(P3) 및 기저전압라인(10) 사이에 접속되어진 제 1 커패시터(Cgd)와, 제 1 노드(P1), 제 1 클럭신호라인(6a) 및 제 3 노드(P3) 사이에 접속되어진 제 5 NMOS 트랜지스터(T5)와, 제 2 노드(P2), 제 3 노드(P3) 및 기저전압라인(10) 사이에 접속되어진 제 6 NMOS 트랜지스터(T6)를 구비한다.
그리고, 각 레벨쉬프터는 제 2 클럭신호라인(6b), 제 5 노드(P5) 및 제 6 노드(P6) 사이에 접속되어진 제 7 NMOS 트랜지스터(T7)와, 제 5 노드(P5), 하이공급전압라인(11) 및 제 6 노드(P6) 사이에 접속되어진 제 8 NMOS 트랜지스터(T8)와, 제 6 노드(P6) 및 출력라인(14i) 사이에 접속된 제 2 커패시터(CLS)와, 출력라인(14i), 하이공급라인(11) 및 제 8 NMOS 트랜지스터(T8)의 소스 전극 사이에 접속되어진 제 9 NMOS 트랜지스터(T9)와, 출력라인(14i), 기저전압라인(10) 및 제 7 NMOS 트랜지스터(T7)의 게이트 전극 사이에 접속되어진 제 10 NMOS 트랜지스터(T10)를 구비한다.
그러나, 상기와 같은 구조의 레벨쉬프터를 내장하게 되면, 내부 게이트 라인 딜레이에 대한 대책이 없으며, 상기 레벨쉬프터를 액정패널에 내장함으로 인하여 정확한 레벨 조정이 어려울 뿐만 아니라, 그로 인하여 쉬프트 레지스터가 구동되지 않게 되는 문제점이 있었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 액정 패널에는 쉬프트 레지스터를 내장하고, 그 외부에 DC레벨은 물론 AC레벨 조정이 가능한 인터페이스회로를 구성하여 상기 레벨 조정된 신호를 쉬프트 레지스터에 입력하는 것에 의해 소자에 의한 손실 보상과 더불어 내장된 쉬프트 레지스터의 저항 소자에 의한 손실을 보상할 수 있는 액정표시장치의 구동회로를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동회로는 게이트 드라이버 IC에 내장된 쉬프트 레지스터로 신호를 인가하기 위한 액정표시장치의 구동회로에 있어서, 게이트 클럭 신호와 스타트 펄스를 입력으로 하여 게이트 클럭 신호인 제 1 클럭신호와 상기 제 1 클럭신호의 반전신호인 제 2 클럭신호 및 상기 스타트 펄스를 출력하는 클럭 발생부와, 상기 제 1, 제 2 클럭신호 및 스타트 펄스의 DC 및 AC 레벨을 조정한 후 증폭하여 상기 쉬프트 레지스터로 출력하는 DC 및 AC 레벨 증폭부를 포함하여 구성되는 것을 특징으로 한다.
여기서, 상기 클럭 발생부는, 상기 제 2 클럭신호를 반전시켜 제 1 클럭신호로 출력하는 인버터와, 상기 인터버의 출력신호를 입력으로 하고, STV신호를 선택신호로 하는 MUX와, 상기 MUX의 출력신호가 입력단자로 입력되고, CPV신호를 클럭신호로 하여 상기 제 2 클럭신호를 출력하는 제 1 플립플롭과, 상기 STV신호가 입력단자로 입력되고, 상기 CPV신호를 클럭신호로 하여 상기 스타트 펄스를 출력하는 제 2 플립플롭을 포함하여 구성된다.
이때, 상기 클럭발생부로 입력되는 제 1, 제 2 클럭신호 및 스타트 펄스와 상기 레벨 쉬프터로 입력되는 제 1, 제 2 클럭신호 및 스타트 펄스는 각각 파형은 동일하고 레벨만 상이한 것을 특징으로 한다.
또한, 상기 DC 및 AC 레벨 증폭부는, 게이트 온 신호를 풀-업 전압으로 연결하고, 게이트 오프 신호를 풀-다운 전압에 연결하여 게이트 온 풀-업 및 게이트 오프 풀-다운에 의해 DC 레벨을 조정하는 DC레벨 조정부와, 가변저항을 이용한 이득 조정을 통해 상기 DC레벨이 조정된 상기 제 1, 제 2 클럭신호 및 스타트 펄스를 AC 레벨을 조정하는 AC레벨 조정부와, 차동증폭기를 이용해서 상기 DC 및 AC 레벨이 조정된 상기 제 1, 제 2 클럭신호 및 스타트 펄스를 증폭하는 증폭부를 포함하여 구성된다.
이때, 상기 DC레벨은 상기 게이트 온 전압과 게이트 오프 전압 사이의 레벨로 조정되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정표시장치의 구동회로를 설명하기로 한다.
도 6은 본 발명의 실시 예에 따른 액정표시장치의 구성블록도이고, 도 7 내지 도 8은 도 6의 부분적 회로구성도이다. 참고로, 도 7은 도 6에 도시된 클럭발생부의 회로구성도이고, 도 8은 도 6에 도시된 DA 및 AC 레벨조정부 및 버퍼부의 회로적 구성도이다.
먼저, 도 6에 도시한 바와 같이, 본 발명에 따른 액정표시장치의 구동회로는 CPV와 STV를 입력으로 하여 게이트 드라이버 IC의 클럭신호인 제 1 클럭신호(CLK1)와, 상기 제 1 클럭신호(CLK1)의 반전 신호인 제 2 클럭신호(CLK2) 및 스타트 펄스 입력신호(INPUT)를 출력하는 클럭발생부(61)와, 상기 클럭발생부(61)에서 출력되는 신호를 증폭하는 신호증폭부(63)와, 상기 신호증폭부(63)에서 출력되는 신호의 DC레벨 및 AC레벨을 조정하는 DC/AC 레벨조정부(65)와, 상기 레벨이 조정된 신호를 버퍼링한 후, 쉬프트 레지스터부로 출력하는 버퍼부(67)로 구성된다.
이와 같은 구동회로는 DC 및 AC 레벨이 조정된 신호가 쉬프트 레지스터에 입력되어 게이트에 쉬프트됨으로써 게이트 라인을 순차적으로 구동하기 위한 회로로서, 상기 클럭발생부(61)는 도 7에 도시한 바와 같이, 인버터(61a)와, MUX(61b)와, 제 1, 제 2 플립플롭(61c)(61d)으로 구성된다.
이때, 상기 제 1, 제 2 플립플롭(61c)(61d)은 D 플립플롭(Flip/Flop)으로 구성하는 것이 바람직하다.
이하에서는 도 7과 같이 구성된 클럭발생부의 동작을 설명하기로 한다.
제 2 클럭신호(CLK2)가 인버터(61a)를 통과하게 되면 반전되어 제 1 클럭신호(CLK1)가 되고, 상기 인버터(61a)에서 출력되는 제 1 클럭신호(CLK1)는 선택신호를 STV로 하는 MUX(61b)로 입력된다.
상기 MUX(61b)의 출력신호는 클럭신호로서 CPV가 입력되는 제 1 플립플롭(61c)의 D단자로 입력되며, 상기 제 1 플립플롭(61c)은 클럭발생부(61)의 출력신호가 되는 제 2 클럭신호(CLK2)를 출력하게 된다.
한편, 클럭신호로서 CPV가 입력되는 제 2 플립플롭(61d)의 D단자에는 STV가 입력되며, 상기 제 2 플립플롭(61d)은 상기 클럭발생부(61)의 출력신호가 되는 스타트 펄스 입력신호(INPUT)를 출력하게 된다.
이때, 클럭발생부(61)에서 출력되는 제 1 클럭신호(CLK1)는 상기 인버터(61a)에서 출력되는 신호가 된다.
이와 같은 과정을 통해 클럭발생부(61)에서 출력되는 제 1 클럭신호(CLK1), 제 2 클럭신호(CLK2) 및 스타트 펄스 입력신호(INPUT)는 DC/AC 레벨이 조정된 후, 쉬프트 레지스터로 입력된다.
이를 도 8을 참조하여 보다 구체적으로 설명하기로 한다. 참고로, 설명의 이해를 돕기 위해 신호증폭부로 입력되는 제 1 클럭신호를 SLK1이라 하고, 제 2 클럭신호를 SCLK2라 하며, 스타트 펄스 입력신호를 SINPUT라 정의하여 설명하기로 한다. 그리고, 상기 SCLK1, SCLK2, SINPUT 각각은 CLK1, CLK2, INPUT와 파형은 같으나, 레벨이 0V에서 3,3V인 신호이다.
즉, 도 8에 도시한 바와 같이, SCLK1이 증폭부의 넌인버트(Noninvert)단자(+IN_A)로 입력되고, 인버트(-IN_A)는 저항(R0)을 통해서 GND에 연결되는데, 상기 저항(R0)은 증폭도의 이득함수로 작용한다.
또한, 전원으로서, +단자(V+)로는 게이트 온 전압인 VON이 입력되고, -단자(V-)로는 게이트 오프 전압인 VSS가 입력된다. 또한, VON 전압과 VSS 전압을 풀-업, 풀-다운 전압으로 연결하여 그 입력을 SCLK1으로 연결하면 DC 레벨 조정부("A")가 구성된다.
상기 DC 레벨 조정부("A")에서 출력되는 CLK01은 버퍼를 통해 최종적으로 CLK1으로 출력된다.
이와 같은 방법으로 SCLK2를 입력하면 최종적으로 CLK2가 출력되고, SINPUT을 입력하면 최종적으로 INPUT이 출력된다.
이와 같이, 제 1 플립플롭(61c)의 D단자로 MUX(61b)의 출력신호가 입력되고, 상기 제 1 플립플롭(61c)의 클럭신호로 CPV가 입력되는데, 상기 MUX(61b)의 출력신호가 하이 레벨인 경우에는 CPV의 라이징시 하이로 출력하고, 그 이외의 경우에는 그 출력의 인버징 신호가 출력되는데, 그 출력은 도 9의 CLK2와 같은 파형인 SCLK2가 출력된다. 이는 도 9에서 CPV 입력의 2분주된 파형으로 출력됨을 알 수 있다.
또한, 상기 SCLK2가 인버터를 통과하여 그 파형이 SCLK2와 정반대의 파형을 갖는 SCLK1이 출력되는데, 이는 도 9의 CLK1과는 파형이 같고 레벨만 다른 SCLK1이 출력된다.
또한, 제 2 플립플롭(61d)은 클럭신호로 CPV를 사용하고, 입력단자인 D단자에는 STV가 입력되며, CPV의 라이징 에지에서 하이 레벨이 되고, 그 이외에는 로우 레벨로 출력되는 SINPUT가 되는데, 이는 도 9의 INPUT의 파형과는 같고 레벨만 다른 출력이 된다.
상기의 SINPUT, SCLK1, SCLK2의 레벨은 앞에서 잠시 언급한 바와 같이, 일 예로 3.3V인 파형이며, 도 9의 INPUT, CLK1, CLK2와 레벨만 다르고 주파수는 동일한 파형이다.
따라서, SCLK1이 증폭부의 넌인버트 단자(+IN_A)로 들어오고, 이것의 입력 단자에서 VON의 풀-업, VSS에 풀-다운으로 접속된 SCLK1은 VR301에 의해 그 DC 레벨이 조정된다. 이 레벨의 조정 범위는 VON이 +18V, VSS가 -15V일 경우, 상기의 VON과 VSS 레벨 사이에서 DC레벨의 조정이 가능해 진다.
이와 같은 과정을 통해 DC 레벨이 조정된 신호는 증폭부에서 AC레벨 조정부("B")의 세팅 값에 따라 증폭하게 된다. 이때, 도 8에서 AC레벨 조정부는 VR300으로 인하여 이득(Gain)이 조정되어 증폭이 이루어진다.
이렇게 DC 레벨과 AC레벨이 조정된 신호는 도 9에 나타난 CLK1, CLK2, INPUT처럼 출력되며, 상기 증폭된 신호는 IC300를 통해 버퍼를 거쳐 쉬프트 레지스터로 입력된다.
이상에서 본 발명의 바람직한 실시 예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수가 있고, 상기 실시예들을 적절히 변형하여 동일하게 응용할 수가 있음이 명확하다. 따라서 상기 기재 내용은 하기의 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 상술한 바와 같이, 본 발명의 액정표시장치의 구동회로는 다음과 같은 효과가 있다.
쉬프트 레지스터를 내장한 액정표시장치의 구동회로에 있어서, 상기 쉬프트 레지스터로 입력되는 신호는 DC레벨 뿐만 아니라 AC레벨이 조정된 값이 입력되므로 소자에 의한 손실을 보상할 수가 있으며, 액정표시장치에 내장된 쉬프트 레지스터의 저항 소자에 의한 손실까지도 보상할 수가 있고, 외부 회로에 대한 자유도가 증가하는 효과가 있다.
도 1은 액정표시장치의 기본적인 구성을 도시한 구성도
도 2는 종래 게이트 드라이버 IC의 동작 타이밍도
도 3은 종래 게이트 드라이버 IC의 구성도
도 4는 종래 기술에 따른 쉬프트 레지스터의 구성도
도 5는 종래 기술에 따른 레벨 쉬프터의 구성도
도 6은 본 발명의 액정표시장치의 구동회로의 블록구성도
도 7은 도 6의 클럭발생부의 블록구성도
도 8은 도 6의 신호증폭부의 회로적 구성도
도 9는 본 발명의 액정표시장치의 구동회로의 동작 타이밍도
*도면의 주요부분에 대한 부호의 설명*
61 : 클럭발생부 61a : 인버터
61b : MUX 61c,61d : 제 1, 제 2 플립플롭
63 : 신호증폭부 65 : DC 및 AC 레벨 증폭부
67 : 버퍼부

Claims (5)

  1. 게이트 드라이버 IC에 내장된 쉬프트 레지스터로 신호를 인가하기 위한 액정표시장치의 구동회로에 있어서,
    게이트 클럭 신호와 스타트 펄스를 입력으로 하여 게이트 클럭 신호인 제 1 클럭신호와 상기 제 1 클럭신호의 반전신호인 제 2 클럭신호 및 상기 스타트 펄스를 출력하는 클럭 발생부와;
    상기 제 1, 제 2 클럭신호 및 스타트 펄스의 DC 및 AC 레벨을 조정한 후 증폭하여 상기 쉬프트 레지스터로 출력하는 DC 및 AC 레벨 증폭부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 구동회로.
  2. 제 1 항에 있어서, 상기 클럭 발생부는,
    상기 제 2 클럭신호를 반전시켜 제 1 클럭신호로 출력하는 인버터와,
    상기 인터버의 출력신호를 입력으로 하고, STV신호를 선택신호로 하는 MUX와,
    상기 MUX의 출력신호가 입력단자로 입력되고, CPV신호를 클럭신호로 하여 상기 제 2 클럭신호를 출력하는 제 1 플립플롭과,
    상기 STV신호가 입력단자로 입력되고, 상기 CPV신호를 클럭신호로 하여 상기 스타트 펄스를 출력하는 제 2 플립프롭을 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 구동회로.
  3. 제 1 항에 있어서, 상기 DC 및 AC 레벨 증폭부는,
    게이트 온 신호를 풀-업 전압으로 연결하고, 게이트 오프 신호를 풀-다운 전압에 연결하여 게이트 온 풀-업 및 게이트 오프 풀-다운에 의해 DC 레벨을 조정하는 DC레벨 조정부와,
    가변저항을 이용한 이득 조정을 통해 상기 DC레벨이 조정된 상기 제 1, 제 2 클럭신호 및 스타트 펄스를 AC 레벨을 조정하는 AC레벨 조정부와,
    차동증폭기를 이용해서 상기 DC 및 AC 레벨이 조정된 상기 제 1, 제 2 클럭신호 및 스타트 펄스를 증폭하는 증폭부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 구동회로.
  4. 제 1 항에 있어서, 상기 클럭발생부로 입력되는 제 1, 제 2 클럭신호 및 스타트 펄스와 상기 레벨 쉬프터로 입력되는 제 1, 제 2 클럭신호 및 스타트 펄스는 각각 파형은 동일하고 레벨만 상이한 것을 특징으로 하는 액정표시장치의 구동회로.
  5. 제 3 항에 있어서, 상기 DC레벨은 상기 게이트 온 전압과 게이트 오프 전압 사이의 레벨로 조정되는 것을 특징으로 하는 액정표시장치의 구동회로.
KR1020030100227A 2003-12-30 2003-12-30 액정표시장치의 구동회로 KR20050068608A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030100227A KR20050068608A (ko) 2003-12-30 2003-12-30 액정표시장치의 구동회로
TW093126769A TWI268471B (en) 2003-12-30 2004-09-03 Driving circuit of liquid crystal display
US10/934,151 US7342576B2 (en) 2003-12-30 2004-09-03 Driving circuit of liquid crystal display
JP2004269007A JP4730727B2 (ja) 2003-12-30 2004-09-15 液晶表示装置の駆動回路
CNB2004100857497A CN100377199C (zh) 2003-12-30 2004-10-11 液晶显示装置的驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100227A KR20050068608A (ko) 2003-12-30 2003-12-30 액정표시장치의 구동회로

Publications (1)

Publication Number Publication Date
KR20050068608A true KR20050068608A (ko) 2005-07-05

Family

ID=34737928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100227A KR20050068608A (ko) 2003-12-30 2003-12-30 액정표시장치의 구동회로

Country Status (5)

Country Link
US (1) US7342576B2 (ko)
JP (1) JP4730727B2 (ko)
KR (1) KR20050068608A (ko)
CN (1) CN100377199C (ko)
TW (1) TWI268471B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257084B2 (en) 2013-09-22 2016-02-09 Boe Technology Group Co., Ltd Shift register unit and gate driver circuit

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040789A1 (en) * 2005-08-17 2007-02-22 Samsung Electronics Co., Ltd. Protection device for gate integrated circuit, gate driver, liquid crystal display including the same and method of protecting a gate IC in a display
JP2007178784A (ja) * 2005-12-28 2007-07-12 Oki Electric Ind Co Ltd 駆動装置
KR101219043B1 (ko) * 2006-01-26 2013-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 장치
KR100748321B1 (ko) * 2006-04-06 2007-08-09 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 표시장치
KR101344835B1 (ko) * 2006-12-11 2013-12-26 삼성디스플레이 주식회사 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
US20080211760A1 (en) * 2006-12-11 2008-09-04 Seung-Soo Baek Liquid Crystal Display and Gate Driving Circuit Thereof
TWI400676B (zh) * 2008-10-28 2013-07-01 Hannstar Display Corp 顯示器及用於顯示器的閘極波型產生方法與電路
KR101542506B1 (ko) * 2009-03-02 2015-08-06 삼성디스플레이 주식회사 액정 표시 장치
CN101819744B (zh) * 2010-04-28 2012-08-29 友达光电股份有限公司 栅极驱动器及其所应用的液晶显示器
TWI469150B (zh) * 2011-09-02 2015-01-11 Au Optronics Corp 移位暫存器電路
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR102114155B1 (ko) * 2013-10-01 2020-05-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN104008717B (zh) * 2014-05-19 2016-05-04 华南理工大学 平板显示器的栅极驱动电路及其低功耗输出模块
CN104992673B (zh) * 2015-07-23 2017-09-22 京东方科技集团股份有限公司 一种反相器、栅极驱动电路和显示装置
CN108573681B (zh) * 2017-03-13 2020-12-15 群创光电股份有限公司 显示装置及其驱动方法
CN108806583B (zh) * 2018-07-05 2020-12-01 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN109639259B (zh) * 2018-12-05 2022-07-22 惠科股份有限公司 扩展频谱的方法、芯片、显示面板及可读存储介质

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4277676A (en) * 1979-05-07 1981-07-07 Pileco, Inc. Apparatus for measuring the fall height of a pile driver ram
JPS63198407A (ja) * 1987-02-13 1988-08-17 Hitachi Shonan Denshi Kk オフセツト調整回路
JP2729057B2 (ja) * 1988-08-10 1998-03-18 日本電気アイシーマイコンシステム株式会社 電力増幅装置
JPH08110508A (ja) * 1994-10-11 1996-04-30 Casio Comput Co Ltd 液晶駆動方法
JP3679873B2 (ja) * 1995-10-16 2005-08-03 株式会社東芝 表示装置
JPH09130215A (ja) * 1995-11-06 1997-05-16 Sumitomo Metal Ind Ltd 交流波形のレベルシフト回路
KR100242244B1 (ko) * 1997-08-09 2000-02-01 구본준 스캐닝 회로
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP3680601B2 (ja) * 1998-05-14 2005-08-10 カシオ計算機株式会社 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
JP3602343B2 (ja) * 1998-09-02 2004-12-15 アルプス電気株式会社 表示装置
TW567363B (en) * 1999-05-14 2003-12-21 Seiko Epson Corp Method for driving electrooptical device, drive circuit, electrooptical device, and electronic device
JP3588020B2 (ja) * 1999-11-01 2004-11-10 シャープ株式会社 シフトレジスタおよび画像表示装置
JP3596471B2 (ja) * 2000-03-27 2004-12-02 セイコーエプソン株式会社 電気光学装置、その製造方法および電子機器
JP3890949B2 (ja) * 2001-10-17 2007-03-07 ソニー株式会社 表示装置
JP3890948B2 (ja) * 2001-10-17 2007-03-07 ソニー株式会社 表示装置
JP3968499B2 (ja) * 2001-10-17 2007-08-29 ソニー株式会社 表示装置
US7050036B2 (en) * 2001-12-12 2006-05-23 Lg.Philips Lcd Co., Ltd. Shift register with a built in level shifter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257084B2 (en) 2013-09-22 2016-02-09 Boe Technology Group Co., Ltd Shift register unit and gate driver circuit

Also Published As

Publication number Publication date
TW200527365A (en) 2005-08-16
JP2005196123A (ja) 2005-07-21
US7342576B2 (en) 2008-03-11
JP4730727B2 (ja) 2011-07-20
US20050151715A1 (en) 2005-07-14
CN100377199C (zh) 2008-03-26
CN1637829A (zh) 2005-07-13
TWI268471B (en) 2006-12-11

Similar Documents

Publication Publication Date Title
JP3576382B2 (ja) インターフェース回路及び液晶駆動回路
KR20050068608A (ko) 액정표시장치의 구동회로
US6232948B1 (en) Liquid crystal display driving circuit with low power consumption and precise voltage output
US7532701B2 (en) Shift register and driving method thereof
US9148134B2 (en) Data driver, display panel driving device, and display device
JP4650823B2 (ja) シフトレジスタ、スキャン駆動回路、及びこれを備えた表示装置
US7365727B2 (en) Two-way shift register and image display device using the same
US20060114209A1 (en) Gate line driving circuit, display device having the same, and apparatus and method for driving the display device
KR0147249B1 (ko) 액정구동용 전원회로
KR101129614B1 (ko) 표시장치를 구비한 전자장치
US7830351B2 (en) LCD gate driver circuitry having adjustable current driving capacity
US7375718B2 (en) Gate driving method and apparatus for liquid crystal display panel
JPH0876093A (ja) 液晶パネル駆動装置
KR20040086516A (ko) 쉬프트 레지스터 및 이를 갖는 표시 장치
WO2020140321A1 (zh) Goa扫描电路和液晶显示装置
KR100789153B1 (ko) 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
US20080106316A1 (en) Clock generator, data driver, clock generating method for liquid crystal display device
KR101349345B1 (ko) 횡전계형 액정표시장치
KR100430098B1 (ko) 액정패널 구동장치
KR100495798B1 (ko) 액정표시장치및킥백전압보상회로
KR101143803B1 (ko) 쉬프트 레지스터 및 그 구동 방법
KR100486292B1 (ko) 액정표시장치의 소오스 구동부에서 높은 슬루율을 갖는출력 버퍼
KR100846461B1 (ko) 클럭 발생 회로와 이를 구비하는 액정 표시 장치
KR101167516B1 (ko) 액정표시장치
KR20050104891A (ko) 쉬프트 레지스터 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J121 Written withdrawal of request for trial