JP3679873B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3679873B2 JP3679873B2 JP27088796A JP27088796A JP3679873B2 JP 3679873 B2 JP3679873 B2 JP 3679873B2 JP 27088796 A JP27088796 A JP 27088796A JP 27088796 A JP27088796 A JP 27088796A JP 3679873 B2 JP3679873 B2 JP 3679873B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- signal
- adjustment
- duty ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、液晶等の光変調層を備えた表示装置、特に液晶表示装置に関するものである。
【0002】
【従来の技術】
(アクティブマトリクス型液晶表示装置の駆動回路の構成)
図13は、アクティブマトリクス型液晶表示装置の駆動回路100の構成図を示すものである。
【0003】
符号102は、液晶表示パネルであり、例えばマトリクス状に配置される複数の画素電極を有した第1電極基板と、この画素電極に対向する対向電極を備えた第2電極基板と、これら第1電極基板と第2電極基板との間に配向膜を介して配置される光変調層としての液晶とよりなる。
【0004】
符号104は、信号線ドライバー回路であり、液晶表示パネル102の画素電極に薄膜トランジスタ(以下、TFTと略称する。)等のスイッチ素子を介して電気的に接続された信号線に画像信号を出力する。
【0005】
符号108は、液晶パネル102の画素電極に電気的に接続されるスイッチ素子を制御する走査線に走査信号を出力するための走査線ドライバー回路である。
【0006】
符号110は、制御回路であり、信号線ドライバー回路104へ画像データData、水平クロック信号CK1 及びスタート信号ST等を出力するとともに、走査線ドライバー回路108に垂直クロック信号CK2 等を出力する。
【0007】
(制御回路の構成)
この制御回路110の詳細を図9に基づいて説明する。
【0008】
制御回路110は、水平クロック信号生成回路部109、信号生成回路部112及び遅延時間調整回路部113とよりなる。
【0009】
水平クロック信号生成回路部109は、パソコン等の外部からの基準クロック信号CKに基づいて、水平クロック信号CK1 及び調整用クロック信号SCK を生成する。
【0010】
遅延時間調整回路部113は、外部から例えば赤(R),緑(G)及び青(B)(以下、RGBと略称する。)の画像データDataが入力した場合に、水平クロック生成回路部109が水平クロック信号CK1 等を生成するまでの時間分を遅延させて、画像データDataと水平クロック信号CK1 のタイミング、すなわち、位相が合うように調整する。回路構成としては、RGBのそれぞれの画像データDataの信号ラインにラッチ114が直列に多段階に接続され、このラッチ114の働きによって画像データDataが遅延する。この遅延する時間は、水平クロック信号生成回路109から各段階のラッチ114にそれぞれ調整用クロック信号SCK が出力され、この信号により遅延時間が調整される。
【0011】
信号生成回路部112は、前記パソコン等の外部からの同期信号EN及び基準クロック信号CKに基づいて、垂直クロック信号CK2 、水平スタート信号ST等を生成する。
【0012】
また、信号生成回路部112は、生成される垂直クロック信号CK2 、水平スタート信号ST等を、遅延時間調整回路部113と同様に、水平クロック生成回路部109が水平クロック信号CK1 を生成するまでの時間分を調整用クロック信号SCK に基づいて遅延させて水平クロック信号CK1 とのタイミング、すなわち、位相が合うように調整される。
【0013】
(駆動回路の動作状態)
上記構成の駆動回路100の動作状態を説明する。
【0014】
制御回路110に、RGBの画像データData、同期信号EN及び基準クロック信号CKが入力される。水平クロック信号生成回路部109及び信号生成回路部112において、水平クロック信号CK1 、垂直クロック信号CK2 及び水平スタート信号ST等を生成すると共に、遅延時間調整回路113の各ラッチ114に調整用クロック信号SCK を出力して、RGBの画像データDataと水平クロック信号CK1 の位相を調整する。
【0015】
信号線ドライバー回路104においては、入力される水平クロック信号CK1 、水平スタート信号ST、画像データData及びロード信号LDに基づいて液晶パネル102の各信号線に出力する画像信号を生成する。
【0016】
走査線ドライバー回路108においては、垂直クロック信号CK2 に基づいて液晶パネル102の走査線に送る走査信号を生成し出力する。
【0017】
図15に、水平クロック信号CK1 、水平スタート信号ST、画像データData、ロード信号LD及び垂直クロック信号CK2 のタイミングチャートを示す。
【0018】
【発明が解決しようとする課題】
上記駆動回路100においては、次のような問題がある。
【0019】
(1) 外部から入力される基準クロック信号CKが、水平クロック信号生成回路部109の位相反転回路などの回路素子を通過している間に、基準クロック信号CKのデューティー比が崩れることがある。このデューティー比が崩れると、信号線ドライバ回路104に出力される水平クロック信号CK1 のデューティー比も当然に崩れてしまう。特に、図14の制御回路110のように最終段の調整用クロック信号SCKnを出力した後に、位相反転回路150を配した場合においては、図15のタイミングチャートに示すように、水平クロック信号CK1 の立ち下がりのタイミングを利用してRGBの画像信号Dataをサンプリングすることとなる。このときに、デューティー比がずれていると、サンプリングのタイミングがずれてしまい、セットアップ期間が不十分となる、あるいは異なる画像信号Dataをサンプリングすることとなる。
【0020】
(2) 制御回路110において、水平クロック信号生成回路部109から遅延時間調整回路部113の各ラッチ114及び信号生成回路部112のそれぞれに調整用クロック信号SCK を出力しているが、ラッチ114は、RGB用のそれぞれ等を並列して構成したものであるため、調整用クロック信号SCK はこれらラッチ114に並列に信号が送られることになる。そのため、これらラッチ114の容量等により調整用クロック信号SCK の波形に歪みが発生して位相がずれた状態になり、RGBの画像データData、水平クロック信号CK1 及び水平スタート信号STやロード信号LD等の位相とがずれるという問題がある。
【0021】
(3) 水平クロック信号CK1 等の信号やRGBの画像データDataが信号線ドライバー回路104に入力する際に、その配線経路や信号線ドライバー回路104の内部回路の影響により水平クロック信号CK1 等の信号やRGBの画像データDataの波形が歪み、互いの位相がずれるという問題がある。
【0022】
すなわち、(1) 〜(3) の問題により、図15のタイムチャートにおいて、各種信号の位相が互いにずれることとなる。特に、水平クロック信号CK1 と画像データDataとは、垂直クロック信号CK2 や水平スタート信号STとは異なり、その周期が狭いため、互いの位相がずれ易く、高精細な表示画像を実現するべく、その動作を高速化すればするほど、この問題が顕著になってくる。
【0023】
そこで、本発明は、高精細化を実現するべく動作速度を高速化しても、正確な画像データのサンプリングが実現でき、これにより良好な表示画像が実現される表示装置を提供するものである。
【0024】
【課題を解決するための手段】
請求項1の発明は、複数本の信号線に電気的に接続される複数の表示画素を備えた表示パネルと、基準クロック信号及びディジタル画像データが入力される制御回路と、前記信号線に画像信号を供給する信号線ドライバー回路と、を備えた表示装置において、前記制御回路は、(A)前記基準クロック信号と同一の周波数を有し、少なくとも前記基準クロック信号に基づく調整用クロック信号と、(B)前記調整用クロック信号に基づく水平クロック信号と、(C)前記画像データ及び調整用クロック信号に基づくディジタル画像データと、を生成し、1)直列に接続され、前記入力した画像データについて前記調整用クロック信号に同期するように変換する複数のラッチ回路と、2)前記調整用クロック信号のデューティー比を調整して前記水平クロック信号を出力するデューティー比調整回路とからなり、前記信号線ドライバー回路は、前記同期したディジタル画像データを少なくとも前記水平クロック信号に基づいて前記信号線に対応する前記画像信号に変換することを特徴とする表示装置である。
【0025】
この発明によれば、高精細化を実現するべく動作速度を高速化しても、正確な画像データのサンプリングが実現でき、これにより良好な表示画像が実現される。
【0031】
【発明の実施の形態】
第1の実施例
以下、本発明のアクティブマトリクス型液晶表示装置の駆動回路の第1の実施例を図1から図10に基づいて説明する。なお、アクティブマトリクス型液晶表示装置の全体の構成は、図13と略同一である。
【0032】
(制御回路の構成)
図1は、本実施例の駆動回路における制御回路10の回路図であり、集積回路素子として半導体チップ内に一体的に構成されている。
【0033】
制御回路10は、水平クロック信号CK1 及び調整用クロック信号SCK を生成する水平クロック信号生成回路部9と、水平スタート信号ST、垂直クロック信号CK2 及びロード信号LD等の信号を生成し一定時間遅延させる信号生成回路部11と、例えば8ビットのディジタル信号で入力されるRGBの画像データDataのそれぞれを一定時間遅延させる遅延時間調整回路部14とを含む。
【0034】
図7に、水平クロック信号CK1 、水平スタート信号ST、画像データData、ロード信号LD及び垂直クロック信号CK2 のタイミングチャートを示す。
【0035】
水平クロック信号生成回路部9は、入力される基準クロック信号CKの位相を180゜反転させるインバータ回路等より成る位相反転回路50と、この位相反転回路50の出力端子に、遅延時間調整回路部14を構成する各ラッチ18R−1,18R−2,……,18R−n、ラッチ18G−1,18G−2,……,18G−n、ラッチ18B−1,18B−2,……,18B−nおよび信号生成回路部11のラッチ(遅延時間調整回路部14と略同一構成であり、ここでは図示しない)へ調整用クロック信号SCK を出力するために互いに並列接続されたバッファ52−1,52−2,………,52−nが接続されて構成される。遅延時間調整回路部14を構成する最終段のラッチ18R−n,18G−n,18B−nおよび制御信号生成回路部11の最終段のラッチを制御するバッファ52−nの出力はPLL回路54に接続され、このPLL回路54の出力は2つに分岐され、一方は遅延時間調整回路部14を構成する最終段のラッチ18R−n,18G−n,18B−nおよび制御信号生成回路部11の最終段のラッチに接続され、他方はインバータ回路等より成る位相反転回路56へと導かれる。そして、この位相反転回路56からの出力が水平クロック信号CK1 として制御回路10から出力される。
【0036】
遅延時間調整回路部14は、RGBの画像データData毎に、複数のラッチ18が直列に接続され、それぞれ最後にアンプ20を介して出力されるように構成される。ラッチ18は、例えば赤(R)の画像データDataの場合には、ラッチ18R−1,18R−2,……,18R−nが直列に接続され、緑(G)の画像データData及び青(B)の画像データDataも同様にラッチ18G−1,18G−2,……,18G−n、ラッチ18B−1,18B−2,……,18B−nが直列に接続されている。
【0037】
水平クロック信号生成回路部9のバッファ52−1から出力された第1調整用クロック信号SCK-1 は、RGBの各画像データDataの初段、即ちラッチ18R−1とラッチ18G−1とラッチ18B−1にそれぞれ並列に出力される。そして、各ラッチ18は、この第1調整用クロック信号SCK-1 によって作動する。
【0038】
以下、同様に最終段を除く各段階のラッチ18においても、調整用クロック信号SCK が入力され、これにりRGBの各画像データDataのそれぞれは所定時間遅延される。
【0039】
更に、最終段のラッチ18R−nとラッチ18G−nとラッチ18B−nには、上述したようにPLL回路54から出力された第n調整用クロック信号SCK-n が入力され、RGBの各画像データDataのそれぞれは水平クロック信号CK1 と同期されるように所定時間遅延される。
【0040】
RGBの各画像データDataと同様に、制御信号生成回路部11にて生成される水平スタート信号ST、垂直クロック信号CK2 及びロード信号LD等の制御信号も各調整用クロック信号SCK に基づいて 、水平クロック信号CK1 と同期されるように所定時間遅延される。
【0041】
ここで、PLL回路とは、位相ロックループ回路(PLL,Phase locked loop )をいい、発振出力が、入力信号の周波数、位相と常に一致させ、また、そのデューティー比を50%にするように両信号を比較監視し、両者間の誤差を常に実質的に0にさせるように発振器を制御する回路をいう。
【0042】
ここで、デューティー比(DUTY RATIO)は、次のように定義される。図8に示すように、パルス信号の波形において、時刻t0,t1,t2を、振幅Aの1/2のゼロクロス点とすると、T0=t1−t0であり、この波形の周期T=t2−t0となる。そして、デューティー比=T0/Tとなる。
【0043】
以上の制御回路10であると、PLL回路部54からの出力に基づいて水平クロック信号CK1 が生成されると共に、遅延時間調整回路部14を構成する最終段のラッチ18R−n,18G−n,18B−n並びに信号生成回路部11は制御されるため、制御回路10から出力される水平クロック信号CK1 と各画像信号Data、更には水平スタート信号ST、垂直クロック信号CK2 及びロード信号LD等の信号とも位相は略一致する。
【0044】
しかも、PLL回路54からの出力は、そのデューティー比が略50%となるため、図7のタイミングチャートに示すように、信号線ドライバー回路24において、水平クロック信号CK1 の立ち下がりのタイミングを利用してRGBの画像信号Dataをサンプリングする場合であっても、サンプリングのタイミングが大きくずれることがなく、高速動作に対しても確実な画像信号Dataのサンプリングが可能となる。
【0045】
更に、入力される基準クロック信号CKのデューティー比が50%から大幅にずれていても、上述した構成によればそのデューティー比が補償される。
【0046】
(信号線ドライバー回路の構成)
図4は、本実施例の駆動回路における信号線ドライバー回路24の回路図であって、複数の信号線ドライバー回路24が電気的に接続されて配置されている。各信号線ドライバー回路24は、例えば図4に示すように、半導体チップに一体的に内蔵されるシフトレジスター部26、第1ラッチ部28、第2ラッチ部30及び複数のドライバー回路部32を含む。シフトレジスター部26には、制御回路10からの水平スタート信号STと水平クロック信号CK1 が入力され、第1ラッチ部28には、RGBの画像データDataが入力される。また、第2ラッチ部30にも、制御回路10からのロード信号LDが入力される。そしてこれらの信号により、ドライバー回路部32から信号線に供給される画像信号が生成される。
【0047】
水平スタート信号STやRGBの画像データDataは、シフトレジスター部26及び第1ラッチ部28に直接入力されるが、水平クロック信号CK1 は、PLL回路34を経てシフトレジスター部26に入力される。このPLL回路34を経ることにより、水平クロック信号CK1 の波形の歪みやデューティ比の崩れが補正され、RGBの画像データDataとの位相がずれることなく正確に合致して入力される。
【0048】
以上の構成であると、表示動作を高速化させ、水平クロック信号CK1 の周期や画像データDataの周期を狭くしても、配線の時定数の影響による水平クロック信号CK1 の劣化やデューティー比の崩れは防止され、これにより常に両者が一致するようになり、液晶駆動において高速な同期を図ることができ、より大型の液晶表示装置を提供することができる。
【0049】
また、この実施例では、それぞれの信号線ドライバー回路24は集積回路素子として半導体チップ内に一体的に構成され、それぞれの信号線ドライバー回路24に共通したPLL回路34を別部品として配置したが、図5に示す如く各信号線ドライバー回路24が同一半導体チップ内にPLL回路34を内蔵するものであってもかまわない。
【0050】
また、水平クロック信号CK1 の他に、図6に示す如くRGBの画像データData、スタート信号STやロード信号LD等の信号に対してもPLL回路34を介在させてもかまわない。
【0051】
(PLL回路の構成)
ところで、PLL回路には、アナログ型PLL回路とデジタル型PLL回路があり、本実施例にはどちらのPLL回路を使用してもよいが、デジタル型PLL回路では、入力周波数と出力周波数の位相比較結果をデジタル化し、数秒間の位相差データDataを平均化し、極めて低周波の位相変動のみを検出して制御することにより、非常に大きな時定数を実現することができ、これにより、ジッターのカットオフ周波数を低くすることができる。また、デューティー比を50%に制御しやすい。
【0052】
図9は、アナログ型PLL回路40の例であり、位相比較部42とアナログ型フィルタ44とVCXO(電圧制御発信器)46を直列に接続するとともに、この出力を位相比較部42に帰還させている。この場合に、VCXOの制度が上がれば、それに伴なってデューティー比を50%に制御しやすい。
【0053】
図10は、デジタル型PLL回路48の例である。これはは、DIV(分周器)50と位相比較部52、D/Aコンバータ54、デジタル型フィルタ56、A/Dコンバータ58、VCXO(電圧制御発信器)60を直列に接続するとともに、この出力をDIV62を介して位相比較部52に帰還させている。また、デジタル型フィルタ56によってDIV62をプリセットさせる。
【0054】
(変更例)
図1の制御回路10においては、PLL回路54を最終段のバッファ52−nに接続したが、これに代えて、図2の如く位相反転回路56の出力側に設けてもよい。
【0055】
また、図3の如くPLL回路を入力側の位相反転回路50の入力側に設けると、外部からの基準クロック信号CKのデューティー比がずれていても、波形が整形されるため、制御回路10の制御が行いやすい。特に、このような構成であると、PLL回路によりデューティー比が補償された基準クロック信号CKに基づいて制御信号生成回路部11により、スタート信号STやロード信号LD等の制御信号が生成されることとなるため、各種信号の位相が略一致し、これにより高速動作に対しても良好な表示画像が実現される。
【0056】
上記実施例では、デューティー比を50%にするためにPLL回路を、用いたが、これに代えてゼロクロスディテクター等を用いてもよい。
【0057】
第2の実施例
以下、本発明の第2の実施例の制御回路10を図11に基づいて説明する。この実施例においても、制御回路10は集積回路素子として半導体チップ内に一体的に構成されている。
【0058】
制御回路10は、パソコン等の外部からの基準クロック信号CK及び同期信号ENに基づいて、水平クロック信号CK1 、水平スタート信号ST、垂直クロック信号CK2 及び調整用クロック信号SCK を生成する信号生成回路部12と、RGBの画像データDataを一定時間遅延させる遅延時間調整回路部14とを含む。ここでは、第1の実施例における水平クロック信号生成回路部9と、水平スタート信号ST、垂直クロック信号CK2 及びロード信号LD等の信号を生成する信号生成回路部11とを合わせて制御信号生成回路部12と称する。
【0059】
この制御信号生成回路12は、遅延時間調整回路14を制御するための基準信号となる調整用クロック信号SCK を出力するが、遅延時間調整回路14に直接出力するのでなく、それぞれPLL回路16を介して出力する。
【0060】
遅延時間調整回路14は、RGBの画像データData毎に、複数のラッチ18が直列に接続され、最後にアンプ20を介して出力される。ラッチ18は、例えば赤(R)の画像データDataの場合には、ラッチ18R−1,18R−2,……,18R−nが直列に接続され、緑(G)の画像データData及び青(B)の画像データDataも同様にラッチ18G−1,18G−2,……,18G−n、ラッチ18B−1,18B−2,……,18B−nが直列に接続されている。
【0061】
また、制御信号生成回路12から出力された第1調整用クロック信号SCK-1 は、PLL回路16−1を経て補正され、第1調整用クロック信号SCK ´-1となりラッチ18R−1とラッチ18G−1とラッチ18B−1、更に制御信号生成回路部12に並列に出力される。そして、各ラッチ18は、この補正された第1調整用クロック信号SCK ´-1によって作動する。すなわち、PLL回路16−1が設けられているため、ラッチ18−1を並列に3段階接続していてもその影響を受けず第1調整用クロック信号SCK ´-1の位相がずれない。そのため、正確にRGBの画像データDataと第1調整用クロック信号SCK-1 との位相を合わせることができる。
【0062】
また、ラッチ18R−2,18G−2,18B−2においても、第2調整用クロック信号SCK-2 が、PLL回路16−2を介して入力されるため、正確に両者の位相を合わせることができる。以下、同様に各段階のラッチ18においても、調整用クロック信号SCK は、PLL回路16によってその補正がされ正確に位相を合わせることができる。
【0063】
なお、この制御回路10に使用されるPLL回路16及び制御回路10に繋がる信号線ドライバー回路24は、第1の実施例に説明したものを使用する。
【0064】
【発明の効果】
本発明によれば、高精細化を実現するべく動作速度を高速化しても、正確な画像データのサンプリングが実現でき、これにより良好な表示画像が実現される表示装置が提供される。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す液晶駆動装置の制御回路の回路図である。
【図2】図1における制御回路部の変形例を示す回路図である。
【図3】図1における制御回路部の他の変形例を示す回路図である。
【図4】本発明の第1の実施例を示す液晶駆動装置の信号線ドライバー回路の回路図である。
【図5】図4における信号線ドライバー回路の変形例を示す回路図である。
【図6】図4における信号線ドライバー回路の他の変形例を示す回路図である。
【図7】第1の実施例の各信号のタイムチャートである。
【図8】本発明におけるデューティー比を説明するための図である。
【図9】アナログ型PLL回路の回路図である。
【図10】デジタル型PLL回路の回路図である。
【図11】本発明の第2の実施例を示す液晶駆動装置の制御回路の回路図である。
【図12】第2の実施例の各信号のタイムチャートである。
【図13】従来の液晶表示装置の駆動回路の回路図である。
【図14】同じく制御回路の回路図である。
【図15】従来の各信号のタイムチャートである。
【符号の説明】
9 水平クロック信号生成回路部
10 制御回路
12 制御信号生成回路部
14 遅延時間調整回路部
16 PLL回路
18 ラッチ
20 アンプ
24 信号線ドライバー回路
26 シフトレジスター
28 第1ラッチ
30 第2ラッチ
32 ドライバー回路部
34 PLL回路
54 PLL回路
Claims (9)
- 複数本の信号線に電気的に接続される複数の表示画素を備えた表示パネルと、
基準クロック信号及びディジタル画像データが入力される制御回路と、
前記信号線に画像信号を供給する信号線ドライバー回路と、
を備えた表示装置において、
前記制御回路は、
(A)前記基準クロック信号と同一の周波数を有し、少なくとも前記基準クロック信号に基づく調整用クロック信号と、
(B)前記調整用クロック信号に基づく水平クロック信号と、
(C)前記画像データ及び調整用クロック信号に基づくディジタル画像データと、
を生成し、
1)直列に接続され、前記入力した画像データについて前記調整用クロック信号に同期するように変換する複数のラッチ回路と、
2)前記調整用クロック信号のデューティー比を調整して前記水平クロック信号を出力するデューティー比調整回路とからなり、
前記信号線ドライバー回路は、
前記同期したディジタル画像データを少なくとも前記水平クロック信号に基づいて前記信号線に対応する前記画像信号に変換する
ことを特徴とする表示装置。 - 前記デューティー比調整回路の入力と出力との周波数比が1である
ことを特徴とする請求項1記載の表示装置。 - 前記デューティー比調整回路は、前記調整用クロック信号のデューティー比を50%に調整する位相ロックループ回路からなる
ことを特徴とする請求項1記載の表示装置。 - 前記デューティー比調整回路は、出力の位相及び周波数が入力の位相及び周波数に実質上等しい
ことを特徴とする請求項1の表示装置。 - 前記デューティー比調整回路から出力されたクロック信号が、前記複数のラッチ回路の最後のラッチ回路に入力する
ことを特徴とする請求項1の表示装置。 - 前記基準クロック信号に基づく調整用クロック信号が前記複数のラッチ回路の少なくとも一つに入力し、
前記調整用クロック信号よりさらに遅延させた調整用クロック信号を前記デューティー比調整回路に入力する
ことを特徴とする請求項1の表示装置。 - 前記基準クロック信号に基づく調整用クロック信号が前記デューティー比調整回路に入力し、
前記調整用クロック信号よりさらに遅延させた調整用クロック信号を前記複数のラッチ回路の少なくとも一つに入力する
ことを特徴とする請求項1の表示装置。 - 前記基準クロック信号がディジタル信号である
ことを特徴とする請求項1記載の表示装置。 - 前記デューティー比調整回路の入力がディジタル信号である
ことを特徴とする請求項1記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27088796A JP3679873B2 (ja) | 1995-10-16 | 1996-10-14 | 表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-266910 | 1995-10-16 | ||
JP26691095 | 1995-10-16 | ||
JP27088796A JP3679873B2 (ja) | 1995-10-16 | 1996-10-14 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005108023A Division JP4322838B2 (ja) | 1995-10-16 | 2005-04-04 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09171375A JPH09171375A (ja) | 1997-06-30 |
JP3679873B2 true JP3679873B2 (ja) | 2005-08-03 |
Family
ID=26547647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27088796A Expired - Fee Related JP3679873B2 (ja) | 1995-10-16 | 1996-10-14 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3679873B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3827917B2 (ja) * | 2000-05-18 | 2006-09-27 | 株式会社日立製作所 | 液晶表示装置および半導体集積回路装置 |
JP4353676B2 (ja) * | 2002-05-24 | 2009-10-28 | 富士通マイクロエレクトロニクス株式会社 | 集積半導体回路、表示装置および信号伝送システム |
KR20050068608A (ko) * | 2003-12-30 | 2005-07-05 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동회로 |
JP2009109953A (ja) * | 2007-11-01 | 2009-05-21 | Rohm Co Ltd | ソースドライバ、データ線の駆動方法、およびそれらを用いた液晶ディスプレイ装置 |
JP6470029B2 (ja) * | 2014-12-12 | 2019-02-13 | ラピスセミコンダクタ株式会社 | 表示デバイスのドライバ |
-
1996
- 1996-10-14 JP JP27088796A patent/JP3679873B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09171375A (ja) | 1997-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100230473B1 (ko) | 표시장치 | |
US6862015B2 (en) | Liquid crystal display device | |
JP3494126B2 (ja) | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 | |
JP4029568B2 (ja) | クロック生成回路、シリアル/パラレル変換装置及びパラレル/シリアル変換装置並びに半導体装置 | |
JP3779687B2 (ja) | 表示装置駆動回路 | |
JP3729600B2 (ja) | 遅延制御回路 | |
JP3679873B2 (ja) | 表示装置 | |
KR100752070B1 (ko) | 액정 디스플레이 장치, 투사형 이미지 디스플레이 유닛 및능동 매트릭스 디스플레이 장치 | |
JP2537013B2 (ja) | 液晶表示装置用のドット・クロック生成装置 | |
JP4322838B2 (ja) | 表示装置 | |
JPH11202834A (ja) | 液晶表示装置 | |
JPS6346636B2 (ja) | ||
JP3226464B2 (ja) | 3相クロックパルス発生回路 | |
JPH07311561A (ja) | 液晶表示駆動装置 | |
JP3656350B2 (ja) | 位相調整回路 | |
JPH117268A (ja) | サンプルホールド回路 | |
TW569170B (en) | Phase-locked loop circuit, deflection correction circuit, and display device | |
JP3276797B2 (ja) | 水平出力パルス発生回路 | |
JPH1131952A (ja) | クロック同期遅延制御回路 | |
JPH10171413A (ja) | 液晶表示装置の駆動回路 | |
JPH10214066A (ja) | 液晶画像表示装置 | |
JPH1020837A (ja) | 半導体装置 | |
JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
JP2880263B2 (ja) | 位相同期信号発生器 | |
JPH10254400A (ja) | ドットクロック生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050516 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |