JP2880263B2 - 位相同期信号発生器 - Google Patents
位相同期信号発生器Info
- Publication number
- JP2880263B2 JP2880263B2 JP2169945A JP16994590A JP2880263B2 JP 2880263 B2 JP2880263 B2 JP 2880263B2 JP 2169945 A JP2169945 A JP 2169945A JP 16994590 A JP16994590 A JP 16994590A JP 2880263 B2 JP2880263 B2 JP 2880263B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- phase
- types
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、トリガ信号に同期した同期クロック信号を
発生する位相同期信号発生器に関するものである。
発生する位相同期信号発生器に関するものである。
［従来の技術］ 従来よりレーザ・ビームプリンタ（以下LBP）におい
てはビームの偏向位置と変調のタイミングが非常に重大
な要因であり、出来上がった記録画像の画質に大きな影
響を与えるものである。このため、ビームの偏向位置を
検知するビーム位置検出装置の検出信号とレーザービー
ム変調器に入力されるクロックとの間が常に同位相であ
る必要があり、クロックを発生させるためにジッタの少
ない同期発振器が必要である。
てはビームの偏向位置と変調のタイミングが非常に重大
な要因であり、出来上がった記録画像の画質に大きな影
響を与えるものである。このため、ビームの偏向位置を
検知するビーム位置検出装置の検出信号とレーザービー
ム変調器に入力されるクロックとの間が常に同位相であ
る必要があり、クロックを発生させるためにジッタの少
ない同期発振器が必要である。
従来、ジッタの少ない位相同期発振信号を得るために
第12図に示すように必要な基本クロック周波数（fo）の
Ｎ倍のクロックを発生させ、それを1/Nに分周して同期
パルスに対するジッタ量を基本クロック周期の1/Nとす
るように構成されている。
第12図に示すように必要な基本クロック周波数（fo）の
Ｎ倍のクロックを発生させ、それを1/Nに分周して同期
パルスに対するジッタ量を基本クロック周期の1/Nとす
るように構成されている。
第12図において、21はビーム偏向位置を示すビームに
対して検出信号を出力するビーム位置検出装置、22は基
本クロック周波数foのＮ倍の周波数（Nfo）のクロック
を発生するクロック発振器、23は後述の1/Nカウンタお
よび1/nカウンタを、検出信号と 以下の時間誤差でＮ倍のクロックに同期してリセットす
るリセットパルスを発生するＤタイプフリップフロップ
（Ｄ−FF）、24は検出信号を検知して同期した基本クロ
ックを発生させたことを示すパルスの発生およびビーム
検出から同期のとれた基本クロックを出力する期間を定
める1/nカウンタ、25はＤ−FF23の出力である周期パル
スによりリセットされかつクロック発振器22の出力のＮ
倍のクロックを1/Nに分周する1/Nカウンタである。
対して検出信号を出力するビーム位置検出装置、22は基
本クロック周波数foのＮ倍の周波数（Nfo）のクロック
を発生するクロック発振器、23は後述の1/Nカウンタお
よび1/nカウンタを、検出信号と 以下の時間誤差でＮ倍のクロックに同期してリセットす
るリセットパルスを発生するＤタイプフリップフロップ
（Ｄ−FF）、24は検出信号を検知して同期した基本クロ
ックを発生させたことを示すパルスの発生およびビーム
検出から同期のとれた基本クロックを出力する期間を定
める1/nカウンタ、25はＤ−FF23の出力である周期パル
スによりリセットされかつクロック発振器22の出力のＮ
倍のクロックを1/Nに分周する1/Nカウンタである。
第13図に上記従来例の動作を示すタイミングチャート
を示す。
を示す。
第13図において、t1〜t2の間にビームの偏向位置を示
す同期パルスｂが立ち上ると、先ず25の1/Nカウンタが
リセットされ、基本クロックfoの発振を停止させ24の1/
nカウンタがカウントを始める。24の1/nカウンタは同期
パルスの入力から同期のとれた基本クロックを発生させ
るまで所望の時間をカウントしてt3のタイミングｅのリ
セットパルスを発生させ、23のＤ−FFをリセットする。
ｅのリセットパルスによりＤ−FF23の出力は反転するの
で、t4より1/nカウンタ24はカウントを停止し、1/Nカウ
ンタ25はカウントを始めfoのクロックを出力する。t4以
降の基本クロックｆと検出信号ｂのジッタは最大で（t2
−t1）となるので、基本クロックの周期の1/N以下に抑
えられる。
す同期パルスｂが立ち上ると、先ず25の1/Nカウンタが
リセットされ、基本クロックfoの発振を停止させ24の1/
nカウンタがカウントを始める。24の1/nカウンタは同期
パルスの入力から同期のとれた基本クロックを発生させ
るまで所望の時間をカウントしてt3のタイミングｅのリ
セットパルスを発生させ、23のＤ−FFをリセットする。
ｅのリセットパルスによりＤ−FF23の出力は反転するの
で、t4より1/nカウンタ24はカウントを停止し、1/Nカウ
ンタ25はカウントを始めfoのクロックを出力する。t4以
降の基本クロックｆと検出信号ｂのジッタは最大で（t2
−t1）となるので、基本クロックの周期の1/N以下に抑
えられる。
［発明が解決しようとする課題］ 上記従来例では必要な基本クロックfoを得るためにＮ
倍のクロックが必要とされる。本発明者が知るところで
は、例えば解像度240DPI（dot per inch）のLBPでは、
基本クロックは約1.55MHzであるが、600DPIの機器で
は、縦方向と横方向のバランスをとる関係から、基本ク
ロックは解像度の２乗に比例して、 となる。また、ジッタは基本クロック周期の1/8まで許
容されるので、原発振周波数は240DPI機では12.4MHzで
あるが、600DPI機では77.5MHzが必要となる。
倍のクロックが必要とされる。本発明者が知るところで
は、例えば解像度240DPI（dot per inch）のLBPでは、
基本クロックは約1.55MHzであるが、600DPIの機器で
は、縦方向と横方向のバランスをとる関係から、基本ク
ロックは解像度の２乗に比例して、 となる。また、ジッタは基本クロック周期の1/8まで許
容されるので、原発振周波数は240DPI機では12.4MHzで
あるが、600DPI機では77.5MHzが必要となる。
ところが、このような高い周波数の発振信号を用いよ
うとすると以下に示すような問題が生ずる。
うとすると以下に示すような問題が生ずる。
（１）原発振器において、77.5MHzを基本波で発振させ
る水晶発振子は非常に実現困難である。
る水晶発振子は非常に実現困難である。
（２）３倍などのオーバトーンモードを用いる水晶発振
子では、コイルやコンデンサなどの同調回路を必要とす
るので、調整や付加回路によるコスト増大となる。
子では、コイルやコンデンサなどの同調回路を必要とす
るので、調整や付加回路によるコスト増大となる。
（３）発振周波数が非常に高いため、この77.5MHzの信
号が他の周辺回路や周辺機器などに対して不要輻射成分
となり、悪影響を与えることとなる。
号が他の周辺回路や周辺機器などに対して不要輻射成分
となり、悪影響を与えることとなる。
（４）ゲートアレイなどにおいて、動作周波数が高いた
め、確実な動作が非常に困難である。
め、確実な動作が非常に困難である。
本発明の目的は以上のような問題を解消した位相同期
信号発振器を提供することにある。
信号発振器を提供することにある。
［課題を解決するための手段］ 上記目的を達成するため本発明は、トリガ信号の入力
タイミングに応じて、相互に位相がずれている複数種類
のクロック信号の内の１つを選択的に出力する位相同期
信号発生器において、三角波信号を発生する三角波信号
発生回路と、前記三角波信号をＮ個（Ｎは２以上の整
数）の基準電圧と比較する比較回路と、前記比較回路の
比較結果を用いて、相互に位相が1/2N周期ずつずれてい
る2N種類のクロック信号を発生可能なクロック信号発生
回路とを有し、前記トリガ信号の入力タイミングに応じ
て、前記2N種類のクロック信号の１を選択的に出力する
ことを特徴とする。
タイミングに応じて、相互に位相がずれている複数種類
のクロック信号の内の１つを選択的に出力する位相同期
信号発生器において、三角波信号を発生する三角波信号
発生回路と、前記三角波信号をＮ個（Ｎは２以上の整
数）の基準電圧と比較する比較回路と、前記比較回路の
比較結果を用いて、相互に位相が1/2N周期ずつずれてい
る2N種類のクロック信号を発生可能なクロック信号発生
回路とを有し、前記トリガ信号の入力タイミングに応じ
て、前記2N種類のクロック信号の１を選択的に出力する
ことを特徴とする。
［作用］ 本発明によれば、三角波信号をＮ個（Ｎは２以上の整
数）の基準電圧と比較し、その比較結果を用いて、相互
に位相が1/2N周期ずつずれている2N種類のクロック信号
を発生し、トリガ信号の入力タイミングに応じて、前記
2N種類のクロック信号の１つを選択的に出力する。
数）の基準電圧と比較し、その比較結果を用いて、相互
に位相が1/2N周期ずつずれている2N種類のクロック信号
を発生し、トリガ信号の入力タイミングに応じて、前記
2N種類のクロック信号の１つを選択的に出力する。
［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図に、本発明の実施例のうち、８相のクロック信
号群を用いる場合のシステムを示す。第２図にこの実施
例における各信号群の関係を示す。
号群を用いる場合のシステムを示す。第２図にこの実施
例における各信号群の関係を示す。
第１図において、電圧制御型の周波数可変の三角波発
振器（VCO）１は周波数foの基準となる水晶発振器３お
よび位相比較器２によって、いわゆる位相ロックドルー
プ（PLL）制御され、VCO1の周波数は水晶発振器３と同
一に、また位相は水晶発振器３に対し−90゜の関係に保
たれる。VCO1の三角波出力４は、４個のレベル比較器5A
〜5Dによって第２図に示すように比較電圧発生器13から
のVAR〜VDRの４レベルで比較され、４種の信号群PA〜PD
が形成される。この信号群から、方形波発生器６によっ
てデューティが50％で位相が1/8周期ずれた８相のクロ
ック信号群CLK1〜８が形成される。
振器（VCO）１は周波数foの基準となる水晶発振器３お
よび位相比較器２によって、いわゆる位相ロックドルー
プ（PLL）制御され、VCO1の周波数は水晶発振器３と同
一に、また位相は水晶発振器３に対し−90゜の関係に保
たれる。VCO1の三角波出力４は、４個のレベル比較器5A
〜5Dによって第２図に示すように比較電圧発生器13から
のVAR〜VDRの４レベルで比較され、４種の信号群PA〜PD
が形成される。この信号群から、方形波発生器６によっ
てデューティが50％で位相が1/8周期ずれた８相のクロ
ック信号群CLK1〜８が形成される。
CKL1〜８に対して非同期で入力されるトリガ信号Tgが
外部入力端９から入力されると、CLK1〜８の中から、Tg
の立上がり後最初に立上がり部の来るCLKが出力スイッ
チ制御部８の制御下の出力スイッチ７を介してとり出さ
れる。この時、同期信号出力を受取る側で位相の変化が
認識できるように、変化後最初の１周期はゲート12によ
って出力をLowに固定する（いわゆるミューティング動
作）ように出力スイッチ制御部８でゲート12を制御す
る。
外部入力端９から入力されると、CLK1〜８の中から、Tg
の立上がり後最初に立上がり部の来るCLKが出力スイッ
チ制御部８の制御下の出力スイッチ７を介してとり出さ
れる。この時、同期信号出力を受取る側で位相の変化が
認識できるように、変化後最初の１周期はゲート12によ
って出力をLowに固定する（いわゆるミューティング動
作）ように出力スイッチ制御部８でゲート12を制御す
る。
次に、本実施例における三角波発振器１の基本構成を
第５図（ａ）に、詳細を第５図（ｂ）に示す。第５図
（ａ）に示すように、三角波発振器は充放電リミッタ1
6、充放電スイッチ（SCG,SDC）17、コンデンサC1および
出力バッファ18から構成され、第５図（ｂ）に示すよう
に、充放電リミッタ16は、抵抗R14〜R17、トランジスタ
Q15〜Q22および７個の定電流源I1からなり、充放電スイ
ッチ17は、抵抗R4〜R13およびトランジスタQ6〜Q14から
なり、出力バッファ18は、抵抗R1〜R3、トランジスタQ1
〜Q5および２個の定電流源I1からなる。
第５図（ａ）に、詳細を第５図（ｂ）に示す。第５図
（ａ）に示すように、三角波発振器は充放電リミッタ1
6、充放電スイッチ（SCG,SDC）17、コンデンサC1および
出力バッファ18から構成され、第５図（ｂ）に示すよう
に、充放電リミッタ16は、抵抗R14〜R17、トランジスタ
Q15〜Q22および７個の定電流源I1からなり、充放電スイ
ッチ17は、抵抗R4〜R13およびトランジスタQ6〜Q14から
なり、出力バッファ18は、抵抗R1〜R3、トランジスタQ1
〜Q5および２個の定電流源I1からなる。
三角波は、充放電リミッタ16が充放電スイッチ17を制
御することによって、コンデンサC1を定電流ICTで充・
放電して形成する。充放電の切換えは、コンデンサC1の
電圧VCを比較電圧VHLと比べて行う。ここでVHLの上限の
電圧VHおよび下限の電圧VLは、VCCを電源電圧とする
と、 VH＝VCC−VBEQ17（Q17のベースエミッタ間電圧） −VBEQ18（Q18のベースエミッタ間電圧） VL＝VCC−（R14＋R15）×I1−VBEQ17−VBEQ18 を表わされ、振幅ΔVC＝VH−VL＝（R14＋15）×I1とな
る。よって、三角波の発振周期Ｔおよび周波数ｆは と表わされ、ｆはICTを変化させることで可変となる。
本実施例では、比較電圧VHLは第５図（Ｃ）に示される
ように方形波状に変化し、ヒステリシルコンパレータと
して動作する。そこでこの振幅を抵抗分圧した差動信号
を、三角波発振器１から前述の位相比較器２へ出力し、
同位相比較器２から三角波発振器１の充放電スイッチ17
の制御入力端17Aに入力された制御信号に応じて充放電
スイッチ17における定電流ICTを変化させてPLL動作を行
う。
御することによって、コンデンサC1を定電流ICTで充・
放電して形成する。充放電の切換えは、コンデンサC1の
電圧VCを比較電圧VHLと比べて行う。ここでVHLの上限の
電圧VHおよび下限の電圧VLは、VCCを電源電圧とする
と、 VH＝VCC−VBEQ17（Q17のベースエミッタ間電圧） −VBEQ18（Q18のベースエミッタ間電圧） VL＝VCC−（R14＋R15）×I1−VBEQ17−VBEQ18 を表わされ、振幅ΔVC＝VH−VL＝（R14＋15）×I1とな
る。よって、三角波の発振周期Ｔおよび周波数ｆは と表わされ、ｆはICTを変化させることで可変となる。
本実施例では、比較電圧VHLは第５図（Ｃ）に示される
ように方形波状に変化し、ヒステリシルコンパレータと
して動作する。そこでこの振幅を抵抗分圧した差動信号
を、三角波発振器１から前述の位相比較器２へ出力し、
同位相比較器２から三角波発振器１の充放電スイッチ17
の制御入力端17Aに入力された制御信号に応じて充放電
スイッチ17における定電流ICTを変化させてPLL動作を行
う。
本実施例で用いた三角波信号は、全ての点において不
連続点が存在せず、また上り側勾配と下り側勾配の絶対
値は等しい。このような三角波信号を用いることによっ
て、たとえばのこぎり波などのような不連続点を有する
信号を用いる場合に必要な、不連続点近傍での検出対策
が不要となり、さらに上り勾配側と下り勾配側とで比較
レベルを同一にしてもデューティが50％にそろったクロ
ック信号群を容易に形成できる利点を有する。
連続点が存在せず、また上り側勾配と下り側勾配の絶対
値は等しい。このような三角波信号を用いることによっ
て、たとえばのこぎり波などのような不連続点を有する
信号を用いる場合に必要な、不連続点近傍での検出対策
が不要となり、さらに上り勾配側と下り勾配側とで比較
レベルを同一にしてもデューティが50％にそろったクロ
ック信号群を容易に形成できる利点を有する。
つづいて位相比較器２の構成を第６図に示す。
第６図に示すように、位相比較器２は、位相検出部61
と、電流電圧変換部62と、基準比較部63と、電流出力部
64と基準電流発生部65とからなる。位相検出部61は、抵
抗R46〜R49、トランジスタQ43〜Q50および定電流源I1か
らなり、電流電圧変換部62は、抵抗R41〜R45およびトラ
ンジスタQ39〜Q42からなり、基準比較部63は、抵抗R36
〜R40、トランジスタQ35〜Q38、定電流源I1、コンデン
サC2および基準電圧源VREFからなり、電流出力部64は、
抵抗R31〜R35およびトランジスタQ31〜Q34からなる。
と、電流電圧変換部62と、基準比較部63と、電流出力部
64と基準電流発生部65とからなる。位相検出部61は、抵
抗R46〜R49、トランジスタQ43〜Q50および定電流源I1か
らなり、電流電圧変換部62は、抵抗R41〜R45およびトラ
ンジスタQ39〜Q42からなり、基準比較部63は、抵抗R36
〜R40、トランジスタQ35〜Q38、定電流源I1、コンデン
サC2および基準電圧源VREFからなり、電流出力部64は、
抵抗R31〜R35およびトランジスタQ31〜Q34からなる。
位相検出部61においては、三角波発振器１からの差動
信号対S1・NS1と水晶発振器３からの差動信号対S2・NS2
とが位相比較され、両者の位相差が−90゜になるとコン
デンサC2の電圧VC2は基準電圧VREFに対して一定電位差
になり、電流出力部64からのエラー電流IRは一定値とな
って、位相は安定する。一方、前記位相差が−90゜から
ずれると、エラー電流IRが変化して三角波発振器１に入
力される制御信号によって定電流ICTの値を変化させ、
三角波発振器１の周波数を変化させて前記位相差を−90
゜に制御する。
信号対S1・NS1と水晶発振器３からの差動信号対S2・NS2
とが位相比較され、両者の位相差が−90゜になるとコン
デンサC2の電圧VC2は基準電圧VREFに対して一定電位差
になり、電流出力部64からのエラー電流IRは一定値とな
って、位相は安定する。一方、前記位相差が−90゜から
ずれると、エラー電流IRが変化して三角波発振器１に入
力される制御信号によって定電流ICTの値を変化させ、
三角波発振器１の周波数を変化させて前記位相差を−90
゜に制御する。
レベル比較器5A〜5Dの構成を第７図に示す。レベル比
較器5A〜5Dの各々の構成は同一であり、比較の基準電圧
VAR,VBR,VCR,VDRのみ異なるものであって、図示の通
り、抵抗R51〜R54、トランジスタQ51〜Q58、４個の定電
流源I1およびバイアス電流VBIASからなる。VAR〜VDRを
三角波VTRの振幅に対して第２図に示すような関係にす
ることによって、各レベル比較器の出力PA〜PDの各々の
変化点は等間隔すなわちT/8で並ぶようにできる。ま
た、第１図、第２図には図示しないが、レベル比較器か
らは反転出力NPx（x:A〜Ｄ）も出力され、次段の方形波
発生器６ではPx,NPx（x:A〜Ｄ）の８種の信号群の各々
の立ち上がり側のみを用いて８相の信号群CLK1〜８を発
生させている。
較器5A〜5Dの各々の構成は同一であり、比較の基準電圧
VAR,VBR,VCR,VDRのみ異なるものであって、図示の通
り、抵抗R51〜R54、トランジスタQ51〜Q58、４個の定電
流源I1およびバイアス電流VBIASからなる。VAR〜VDRを
三角波VTRの振幅に対して第２図に示すような関係にす
ることによって、各レベル比較器の出力PA〜PDの各々の
変化点は等間隔すなわちT/8で並ぶようにできる。ま
た、第１図、第２図には図示しないが、レベル比較器か
らは反転出力NPx（x:A〜Ｄ）も出力され、次段の方形波
発生器６ではPx,NPx（x:A〜Ｄ）の８種の信号群の各々
の立ち上がり側のみを用いて８相の信号群CLK1〜８を発
生させている。
第３図に構成を示す出力スイッチ制御部８では、第２
図、第３図に示すようにCLK1〜８をトリガ信号Tgの立ち
上がり点でラッチして、その結果Li（ｉ＝１〜８）によ
って、第４図に示すような同期信号出力CLKを出力スイ
ッチ７で選択させる。また、CLK切換え時のゲート12に
よるミューティングを行う。
図、第３図に示すようにCLK1〜８をトリガ信号Tgの立ち
上がり点でラッチして、その結果Li（ｉ＝１〜８）によ
って、第４図に示すような同期信号出力CLKを出力スイ
ッチ７で選択させる。また、CLK切換え時のゲート12に
よるミューティングを行う。
本実施例では、図示しないが三角波発振器１の基準電
流Ioをバンドギャップ電圧より形成することによって、
電源電圧変動によって発振周波数が変化することのない
ようにしている。また、比較電圧発生部13でつくられる
基準電圧VAR〜VDRは三角波発振器１の出力VTRと、電圧
・温度特性上相関をとるように形成している。これらの
ことにより、全体として無調整化を図ることが可能とな
る。
流Ioをバンドギャップ電圧より形成することによって、
電源電圧変動によって発振周波数が変化することのない
ようにしている。また、比較電圧発生部13でつくられる
基準電圧VAR〜VDRは三角波発振器１の出力VTRと、電圧
・温度特性上相関をとるように形成している。これらの
ことにより、全体として無調整化を図ることが可能とな
る。
前述の実施例では、三角波を４つのレベルで比較し
て、相の信号群CLK1〜８を形成したが、一般的にはＮ個
のレベルで比較すると2N相の信号群CLK1〜Ｎを形成でき
る。その場合、比較するレベルは、三角波の振幅を１と
すると、最初の点は三角波下端から 次は ｎ番目（ｎ）は とすればよい。Ｎ＝３の例を第８図に示す。
て、相の信号群CLK1〜８を形成したが、一般的にはＮ個
のレベルで比較すると2N相の信号群CLK1〜Ｎを形成でき
る。その場合、比較するレベルは、三角波の振幅を１と
すると、最初の点は三角波下端から 次は ｎ番目（ｎ）は とすればよい。Ｎ＝３の例を第８図に示す。
また、レベル比較器の出力の立ち下がり側を立ち上が
り側と合せて使うことにすれば、反転出力信号を用いな
くても正相のPA〜PDの４種のみから８相の信号群を発生
できる。
り側と合せて使うことにすれば、反転出力信号を用いな
くても正相のPA〜PDの４種のみから８相の信号群を発生
できる。
さらに、第２図および第４図から明らかなように、CL
K5はCLK1の反転したものであり、同様にCLK6〜８はそれ
ぞれCLK2〜４の反転したものである。このことを利用す
れば、第９図に示すように出力スイッチ制御部８′にお
ける検出も、L1〜L4の４つで済み、出力スイッチ７′内
に反転出力部71を備えることにより、CLK1〜４の４相の
みで、８相を用いる第２図と同等の出力が得られる。
K5はCLK1の反転したものであり、同様にCLK6〜８はそれ
ぞれCLK2〜４の反転したものである。このことを利用す
れば、第９図に示すように出力スイッチ制御部８′にお
ける検出も、L1〜L4の４つで済み、出力スイッチ７′内
に反転出力部71を備えることにより、CLK1〜４の４相の
みで、８相を用いる第２図と同等の出力が得られる。
ところで、Ｎ＝４の場合の例として、第５図から明ら
かなように、リミッタ比較電圧VHLは三角波信号VTRと一
定位相の関係にある。そこで、第10図に示すようにレベ
ル比較をVa,Vb,Vcの３点にして、Pa〜Pcの信号群を得
る。そして、第５図の三角波発振器１において点線にて
示すVHLを出力し、レベル比較器５′ａ〜５′ｃでの遅
延時間（第10図にΔｔとして示すもの）に対応した遅延
分Δｔ′を第11図に示すように遅延補償回路15で与えて
やれば、第２図と同等の出力CLK1〜８を得られる。この
場合、三角波の頂点に近い点でのレベル比較（本実施例
ではVaとVc）において、頂点からの電位差ΔVa,ΔVcを
第２図の相当する点であるΔVAR,ΔVBRに比べ２倍にで
きるので三角波頂点が鈍化してΔVa′，ΔVc′となって
も検出でき、比較検出動作がより確実にできる。また、
第２図と同じ検出能力をもつレベル比較器を用いるな
ら、第10図のVd〜Vgに示すようにレベル間隔をさらに狭
めることができ、ジッタをさらに減らす（本例では1/16
周期）ことも可能となる。
かなように、リミッタ比較電圧VHLは三角波信号VTRと一
定位相の関係にある。そこで、第10図に示すようにレベ
ル比較をVa,Vb,Vcの３点にして、Pa〜Pcの信号群を得
る。そして、第５図の三角波発振器１において点線にて
示すVHLを出力し、レベル比較器５′ａ〜５′ｃでの遅
延時間（第10図にΔｔとして示すもの）に対応した遅延
分Δｔ′を第11図に示すように遅延補償回路15で与えて
やれば、第２図と同等の出力CLK1〜８を得られる。この
場合、三角波の頂点に近い点でのレベル比較（本実施例
ではVaとVc）において、頂点からの電位差ΔVa,ΔVcを
第２図の相当する点であるΔVAR,ΔVBRに比べ２倍にで
きるので三角波頂点が鈍化してΔVa′，ΔVc′となって
も検出でき、比較検出動作がより確実にできる。また、
第２図と同じ検出能力をもつレベル比較器を用いるな
ら、第10図のVd〜Vgに示すようにレベル間隔をさらに狭
めることができ、ジッタをさらに減らす（本例では1/16
周期）ことも可能となる。
［発明の効果］ 以上説明したように本発明によれば、トリガ信号の入
力タイミングに応じて、相互に位相が1/2N周期ずつずれ
ている2N種類のクロック信号の１つを選択的に出力する
ことによって、基準周波数foより高い周波数信号を用い
ることなく位相ジッタが最大でも であるような同期クロック信号を得ることができる。所
望の周波数foと同一の水晶発振子を用いればよいので、
同期信号出力として従来より周波数の高い場合でも安価
に得られる。また、foより高い周波数を用いないので、
従来のＮ分周式に比べて高周波数側での不要輻射が少な
くなり、周辺の回路に与える影響も少なくできる。
力タイミングに応じて、相互に位相が1/2N周期ずつずれ
ている2N種類のクロック信号の１つを選択的に出力する
ことによって、基準周波数foより高い周波数信号を用い
ることなく位相ジッタが最大でも であるような同期クロック信号を得ることができる。所
望の周波数foと同一の水晶発振子を用いればよいので、
同期信号出力として従来より周波数の高い場合でも安価
に得られる。また、foより高い周波数を用いないので、
従来のＮ分周式に比べて高周波数側での不要輻射が少な
くなり、周辺の回路に与える影響も少なくできる。
第１図は本発明の実施例を示すブロック図、 第２図は第１図における各種信号群の関係を示す図、 第３図は出力スイッチ制御部のブロック図、 第４図は出力スイッチの動作説明図、 第５図（ａ）は三角波発振器の基本構成を示す図、 第５図（ｂ）は同発振器の詳細構成を示す図、 第５図（ｃ）は同発振器内の信号波形の一例を示す図、 第６図は位相比較器の構成を示す図、 第７図はレベル比較器の構成を示す図、 第８図は三角波分割の一例を示す図、 第９図は出力スイッチ部分の他の例を示す図、 第10図は本発明の他の実施例における各種信号群の関係
を示す図、 第11図は同他の実施例のブロック図、 第12図は従来例のブロック図、 第13図は同従来例の信号を示す図である。 １……周波数可変三角波発生器、 ２……位相比較器、 ３……発振周波数foの水晶発振器、 5A〜5D……レベル比較器、 ６……方形波発生器、 ７……出力スイッチ、 ８……出力スイッチ制御部、 12……出力ゲート、 13,13′……比較電圧発生部、 21……ビーム位置検出装置、 22……水晶発振器、 23……Ｄ型フリップフロップ、 24……1/n分周カウンタ、 25……1/N分周カウンタ、 ５′ａ〜５′ｃ……レベル比較器、 15……遅延補償回路。
を示す図、 第11図は同他の実施例のブロック図、 第12図は従来例のブロック図、 第13図は同従来例の信号を示す図である。 １……周波数可変三角波発生器、 ２……位相比較器、 ３……発振周波数foの水晶発振器、 5A〜5D……レベル比較器、 ６……方形波発生器、 ７……出力スイッチ、 ８……出力スイッチ制御部、 12……出力ゲート、 13,13′……比較電圧発生部、 21……ビーム位置検出装置、 22……水晶発振器、 23……Ｄ型フリップフロップ、 24……1/n分周カウンタ、 25……1/N分周カウンタ、 ５′ａ〜５′ｃ……レベル比較器、 15……遅延補償回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/00 - 7/08 H04L 7/02 G06F 1/04 301
Claims (4)
- 【請求項１】トリガ信号の入力タイミングに応じて、相
互に位相がずれている複数種類のクロック信号の内の１
つを選択的に出力する位相同期信号発生器において、 三角波信号を発生する三角波信号発生回路と、 前記三角波信号をＮ個（Ｎは２以上の整数）の基準電圧
と比較する比較回路と、 前記比較回路の比較結果を用いて、相互に位相が1/2N周
期ずつずれている2N種類のクロック信号を発生可能なク
ロック信号発生回路とを有し、前記トリガ信号の入力タ
イミングに応じて、前記2N種類のクロック信号の１つを
選択的に出力することを特徴とする位相同期信号発生
器。 - 【請求項２】前記クロック信号発生回路は、前記2N種類
のクロック信号を発生する回路と、発生された前記2N種
類のクロック信号の１つを選択する選択回路とを有する
ことを特徴とする請求項１に記載の位相同期信号発生
器。 - 【請求項３】前記クロック信号発生回路は、Ｎ種類のク
ロック信号を発生する回路と、発生されたＮ種類のクロ
ック信号の１つを選択する第１選択回路と、選択された
クロック信号を反転する反転回路と、選択されたクロッ
ク信号と反転されたクロック信号のいずれかを選択する
第２選択回路とを有することを特徴とする請求項１に記
載の位相同期信号発生器。 - 【請求項４】前記三角波信号発生回路は、振幅が固定さ
れた三角波信号を発生する手段であって、制御信号に応
じて発振周波数が変化する可変周波数発振手段と、前記
可変周波数発振手段の発振位相と基準クロック信号の位
相とを比較し、前記可変周波数発振手段に出力すべき制
御信号を発生する比較手段とを有することを特徴とする
請求項１に記載の位相同期信号発生器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169945A JP2880263B2 (ja) | 1990-06-29 | 1990-06-29 | 位相同期信号発生器 |
| US07/718,254 US5220201A (en) | 1990-06-26 | 1991-06-20 | Phase-locked signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169945A JP2880263B2 (ja) | 1990-06-29 | 1990-06-29 | 位相同期信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0461422A JPH0461422A (ja) | 1992-02-27 |
| JP2880263B2 true JP2880263B2 (ja) | 1999-04-05 |
Family
ID=15895798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2169945A Expired - Fee Related JP2880263B2 (ja) | 1990-06-26 | 1990-06-29 | 位相同期信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880263B2 (ja) |
-
1990
- 1990-06-29 JP JP2169945A patent/JP2880263B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0461422A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5220201A (en) | Phase-locked signal generator | |
| US20080143318A1 (en) | High frequency delay circuit and test apparatus | |
| JP2006119123A (ja) | 位相差検出装置 | |
| JP2537013B2 (ja) | 液晶表示装置用のドット・クロック生成装置 | |
| JPH041527B2 (ja) | ||
| JP2978856B2 (ja) | 水平走査パルス信号制御回路 | |
| JPH08316802A (ja) | 多相クロック信号形成装置 | |
| JP2880263B2 (ja) | 位相同期信号発生器 | |
| US3559092A (en) | Frequency dividing system | |
| JP3226464B2 (ja) | ３相クロックパルス発生回路 | |
| JP3088590B2 (ja) | 位相同期信号発生装置 | |
| JP3450612B2 (ja) | 位相同期クロック信号発生器及び位相同期クロック信号発生方法 | |
| JPH1114714A (ja) | 半導体試験装置 | |
| JPH04282917A (ja) | クロック発生装置 | |
| JPH0461423A (ja) | 位相同期信号発生器 | |
| JP2840395B2 (ja) | 位相同期信号発生器 | |
| JP2972294B2 (ja) | 位相同期回路 | |
| JPH05161029A (ja) | 水平位相調整回路 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JP3032337B2 (ja) | 半導体集積回路装置の試験装置 | |
| JP2749044B2 (ja) | 表示システム | |
| JP2000175069A (ja) | 歪み補正回路 | |
| JPH09200008A (ja) | 信号生成回路およびその方法 | |
| JPH04126413A (ja) | 位相同期信号発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |