JP3088590B2

JP3088590B2 - 位相同期信号発生装置

Info

Publication number: JP3088590B2
Application number: JP05140490A
Authority: JP
Inventors: 素明川崎; 裕也江幡; 正己井関
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-06-11
Filing date: 1993-06-11
Publication date: 2000-09-18
Anticipated expiration: 2015-09-18
Also published as: JPH06350441A; US5493256A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同期トリガ信号に同期
したクロック信号を発生する位相同期信号発生装置に関
する。

【０００２】

【従来の技術】従来例１ビデオ信号を半導体メモリに記憶するビデオメモリにお
いて、入力されるビデオ信号の水平同期信号に同期した
サンプリングクロックを作成するため、従来は、図１０
に示した構成の位相同期信号発生器を使用している。

【０００３】図１１は、図１０に示した位相同期信号発
生器の動作を示すタイミング図である。本図の（ａ）は
トリガ信号としての水平同期（ＨＤ）信号、同図
（ｂ））はインバータ１７の出力信号を示す。いま、ト
リガ信号としてのＨＤ信号が“Ｈ”レベルであったとす
ると、ＮＡＮＤゲート１５と遅延時間τをもつディレー
ライン１６との作用によって、インバータ１７の出力端
子には周期２τの方形波パルスが発振出力される（期
間）。他方、ＨＤ信号が“Ｌ”レベルのときには、ＮＡ
ＮＤゲート１５の出力は強制的に“Ｈ”レベルとなるた
め、インバータ１７の出力は“Ｌ”レベルに固定される
（期間）。すなわち、ＨＤ信号の“Ｌ”レベル期間が
水平周期毎に等しいか、または遅延時間τより充分長い
場合、ＨＤ信号の立ち上がりエッジに同期した同期クロ
ック信号が、インバータ１７より出力されることにな
る。

【０００４】従来例２レーザービームプリンタ（以下ＬＢＰという）において
は、レーザービームを感光ドラムに一定速度でスキャン
しながら照射し、レーザービームを照射した所だけに印
画トナーを付着させる。次に、このトナーを記録用紙に
転写させ、画像情報を紙面上に形成するものである。こ
のとき、レーザー照射の水平同期をとるために、感光ド
ラムと機械的に所定の関係をもつ位置にビームディテク
ト（ＢＤ）ミラーを配置し、これにレーザービームを照
射させ、反射光を光電変換して電気パルス信号に変換
し、このパルス信号を水平同期（ＨＤ）信号としてい
る。

【０００５】このようなＬＢＰシステムにおいて、従来
は図１２に示す様な同期信号発生器を使用している。本
図に示したＮ・ｆｏ水晶発振器（ＸｔａｌＯＳＣ）１
８は、必要とされる同期クロック信号周波数（ｆｏ）の
Ｎ倍の周波数のクロック信号を出力している。このクロ
ック信号（Ｎ・ｆｏ）はＮカウンタ１９に入力され、ク
リア端子が“Ｈ”レベルの時、周波数ｆｏのクロック信
号が出力される。また、Ｎカウンタ１９のクリア端子に
入力されるＨＤ信号が“Ｌ”レベルになると、Ｎカウン
タ１９はカウントクリアされ出力端子は“Ｌ”レベルに
固定される。つまり、ＨＤ信号の立ち上がりエッジでＮ
カウンタ１９はカウントを開始するので、このエッジに
同期した同期クロック信号を発生させることができる。

【０００６】図１３の（ａ）は図１２のＨＤ信号であ
り、同図（ｂ）はＮカウンタ１９の出力信号を示す。こ
こで、図１３（ｂ）中の同期ジッタ量（ｔｊ）は、Ｎ・
ｆｏクロック信号の１周期に等しい。

【０００７】

【発明が解決しようとする課題】図１０および図１１を
参照して説明したとおり、ゲーテッドオシレータを応用
した従来例１では、発生するクロックの周波数がディレ
ーライン１６の遅延時間で決定されるため、周波数安定
度が不十分であり、位相誤差を積算してしまうという欠
点がある。すなわち、１番目に発生したクロック信号で
得られた同期精度がクロック数の増加に伴って悪化する
ことになるので、特に画面の右端において画像品質を劣
化させてしまうことになる。このため、従来例１の手法
は画素数が多い高精細画像の用途に不利であり、ＬＢＰ
システムには使用できないという欠点がみられる。

【０００８】また、図１２および図１３を参照して説明
したとおり、カウンタリセットを使用した従来例２で
は、発生するクロックの周波数は水晶発振器の周波数に
依存して決定されることから、周波数安定度は充分ある
ので、前述のような問題点はないが、同期精度は逓倍ク
ロック信号の逓倍値で決定されてしまうという欠点があ
る。例えば、文字のようなデジタル画像を印画するＬＢ
Ｐシステムにおいては、上記逓倍値は“８”以上必要と
言われている。

【０００９】また、同期クロックの周波数は画像の精細
度の２乗に比例し、印画スピードに比例する。特にＬＢ
Ｐシステムにおいて両項目への要望は強く、同期クロッ
ク周波数は上昇する傾向にある。例えば、ビデオ画像を
印画するカラーＬＢＰシステムにおいては、各色（イエ
ロー，シアン，マゼンタ，黒）のトナー・ドット位置を
制御して高品位画像を得ようとするため、同期精度はさ
らに必要となり、前記逓倍値として“３２”程度は必要
になる。より具体的に述べると、いま所望の同期クロッ
クの周波数が２０ＭＨｚとすると、カウンタの前段にあ
る水晶発振器からは６４０ＭＨｚのクロックを発生する
必要があることになるが、これは容易なことではない。

【００１０】よって本発明の目的は上述の点に鑑み、所
望の周波数および位相を安定かつ正確に維持し得るよう
構成した、位相同期信号発生装置を提供することにあ
る。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る位相同期信号発生手段は、入力され
たトリガ信号に同期した同期クロック信号を発生する位
相同期信号発生装置において、基準クロック信号を発生
する基準クロック信号発生手段と、前記トリガ信号の入
力に応じて、前記基準クロック信号と同一周波数の三角
波信号を発生する三角波発生手段と、前記トリガ信号が
入力された直後から所定時間が経過するまでの期間、前
記三角波信号と前記基準クロック信号との位相差を計測
し、その計測結果に基づいて決定された基準電圧を発生
する位相計測手段と、前記三角波信号と前記基準電圧と
を比較し、その比較結果に応じて前記三角波発生手段を
制御する制御手段とを具備し、前記三角波信号に位相同
期した信号を前記同期クロック信号とするものである。

【００１２】

【００１３】

【実施例】以下に詳述する本発明の一実施例において
は、基準クロック信号発生回路と、同期トリガ信号エッ
ジによって一定時間、発振停止動作が可能な三角波信号
を発生する可変周波数発振回路（ＶＣＯ）と、同期トリ
ガ信号のエッジ位相を計測する逐次位相計測部と、トリ
ガ位相計測データに対応して比較電圧を発生するＤ／Ａ
変換器と、三角波ＶＣＯ出力の三角波信号と前記比較電
圧をレベル比較するレベルコンパレータと、基準クロッ
ク信号と前記レベルコンパレータの出力信号を位相比較
し三角波ＶＣＯを制御する位相比較回路を設け、入力さ
れたトリガ信号エッジが無いとき三角波ＶＣＯ出力は位
相同期制御され、また入力されたトリガ信号エッジが生
じたときには三角波ＶＣＯの制御を保持状態にして、逐
次位相計測部はトリガ信号エッジ位相を基準クロック信
号周期単位で上位ビットより逐次計測し最下位ビット計
測後、計測位相データを次のトリガ信号エッジまで保持
するとともに三角波ＶＣＯを基準クロック信号に対して
位相制御するようにして、三角波ＶＣＯの矩形波出力端
に同期クロック信号を出力させるものである。

【００１４】次に、本発明の各実施例を詳細に説明す
る。

【００１５】第１の実施例図１は本発明を適用した位相同期信号発生装置の第１の
実施例における全体ブロックを、図２はその動作原理の
タイミングチャートを示す。本実施例においては、三角
波信号（図２（ｅ）にＸとして示す）と矩形波信号（図
２（ｄ）に示す）を発生する三角波ＶＣＯ（電圧制御発
振器）３を備えており、この三角波ＶＣＯ３は発振停止
動作を制御できるゲート入力端（ＧＡＴＥ）を有してい
る。

【００１６】上述した三角波信号Ｘは図１の信号Ａとし
てレベルコンパレータ８の正相入力端に入力され、Ｄ／
Ａ変換器６の出力比較電圧はレベルコンパレータ８の逆
相入力に入力される。なお、Ｄ／Ａ変換器６のダイナミ
ックレンジは図２に示した三角波信号Ｘの上下頂点電圧
間とする。

【００１７】図２の（ｄ）に示した矩形波信号出力は、
図１の信号Ｂとして出力ゲート７と逐次位相計測部５に
入力される。レベルコンパレータ８の正相および逆相各
々の出力はスイッチ９に入力され、スイッチ９の出力信
号は位相比較器２に位相比較信号として入力され、また
レベルコンパレータ８の正相出力信号Ｇは逐次位相計測
部５に入力される。

【００１８】同期クロック信号と等しい周波数のクロッ
ク信号を発生する水晶発振器１の出力信号Ｈ（図２
（ａ）参照）は位相比較器２の基準クロック信号として
入力されると共に、逐次位相計測部５にも入力される。

【００１９】位相比較器２の位相比較出力信号Ｃは三角
波ＶＣＯ３およびリセットパルス発生回路４に制御信号
として入力される。また、同期トリガ信号ＨＤ（図２
（ｂ）参照）はリセットパルス発生回路４に入力され、
同期トリガエッジより一定幅Ｔ１のリセットパルスＩ
（図２（ｃ）参照）が出力される。このリセットパルス
Ｉは、三角波ＶＣＯ３と、逐次位相計測部５と、出力ゲ
ート７に入力される。

【００２０】逐次位相計測部５の位相データＥはＤ／Ａ
変換器６に、位相比較保持フラッグＤは位相比較器２
に、また位相データの最上位ビットＦはスイッチ９に入
力される。

【００２１】図３は、図１に示した三角波ＶＣＯ３の詳
細な回路構成例である。いま、トランジスタＱ５がＯＦ
ＦしているとトランジスタＱ７のエミッタＥはＨレベル
になりＮＯＴ回路１２を介してＯＲ回路１０に入力され
るが、リセットパルスＩが入力される入力端子がＬレベ
ルであるならば、スイッチＳ１はＯＦＦするためコンデ
ンサＣ１には定電流源Ｉｏにより充電電流が供給され、
トランジスタＱ５のベース電圧は一定速度で上昇する。

【００２２】トランジスタＱ５，Ｑ６の動抵抗を各々ｒ
ｅ５，ｒｅ６とすると、Ｒ３／（ｒｅ５＋ｒｅ６）＝１
になるまでコンデンサＣ１の充電が進行した時点でＱ５
→Ｑ７→Ｑ８→Ｑ６→Ｑ５の正帰還動作により急速にト
ランジスタＱ５がＯＦＦ→ＯＮする。このとき、トラン
ジスタＱ７のエミッタはＬレベルになり、ＮＯＴ回路１
２，ＯＲ回路１０を介してスイッチＳ１がＯＮすること
により、今度は、コンデンサＣ１には定電流Ｉｏの放電
電流が供給され、トランジスタＱ５のベース電圧を一定
速度で下降させる。また、Ｒ３／（ｒｅ５＋ｒｅ６）＝
１になった時点で、トランジスタＱ５は急速にＯＮ→Ｏ
ＦＦして前述と同様にコンデンサＣ１は定電流Ｉｏで充
電状態になり、以後この動作を繰り返す。

【００２３】このため、図２の（ｅ）に示したＸのよう
な三角波信号Ａが発生する。この三角波信号Ａの周波数
はＩｏ／（Ｃ１・Ｒ３・Ｉ２）に比例するので、定電流
Ｉｏを制御信号Ｃによって可変することで制御すること
ができる。ここで、三角波信号Ａの上下頂点電圧は各々
概略、Ｖｃｃ−２・Ｖｆ、Ｖｃｃ−２・Ｖｆ−Ｒ３・Ｉ
２（ＶｆはＱ７，Ｑ８のベースエミッタ間電圧）にな
る。三角波信号Ａは、フィードバック型バッファ１１で
直流電位を保持しつつ出力される。

【００２４】リセットパルスＣが入力されるとスイッチ
Ｓ１は強制的にＯＮしてコンデンサＣ１は放電状態にな
りトランジスタＱ５のベース電圧は下降する。一方、ト
ランジスタＱ１のベースには三角波信号Ａの下頂点より
低い電圧Ｖｒが入力されているため、コンデンサＣ１の
端子電圧をトランジスタＱ３のベースに入力することに
より、コンデンサＣ１の端子電圧がＶｒより低くなると
トランジスタＱ１，Ｑ２，Ｑ４を介しコンデンサＣ１に
充電電流が供給され、コンデンサＣ１の端子電圧下降を
Ｖｒで停止させる。

【００２５】このため、トランジスタＱ４からの充電電
流量がＩｏ以上になるように定電流源Ｉ１，Ｒ１／Ｒ
２，Ｑ４／Ｑ２サイズ比を設定するのは当然である。ま
た、リセットパルスＩの入力毎に、コンデンサＣ１の端
子電圧が同電位Ｖｒになるよう、すなわちリセットパル
ス終了時点でリセットするために、リセットパルスＩの
パルス幅Ｔ１は三角波信号Ａの周期の半分以上にしてお
く。

【００２６】図４はリセットパルス発生回路４の詳細な
構成例を示す。ここで、図４に含まれているパルス遅延
線１３の回路例を図５に示す。リセットパルス幅Ｔ１
（図２（ｃ）参照）は、パルス遅延線１３の遅延時間で
決まる。遅延時間は（Ｃ２・Ｒ４・Ｉ５）／Ｉ６に比例
するので、三角波信号Ａの周波数の前述の規定式と相関
がある。従って、制御信号Ｃを用いてリセットパルス幅
Ｔ１を制御することが可能である。

【００２７】次に、本実施例による位相同期信号発生装
置から同期クロックが発生される動作について、図２に
示したタイミングチャートと、図６に示した逐次位相計
測部５の回路図と、図７に示した図６の動作タイミング
チャートを参照して説明する。

【００２８】同期トリガ信号エッジが時刻ｔ０に入力さ
れたとすると、ｔ０より以前は１つ前の同期トリガ信号
エッジにより規定された比較電圧（図２（ｅ）のＹ）は
所定の電圧に固定されている。図２よりわかるように、
基準クロックエッジとコンパレータ８の出力パルスのエ
ッジが一致するように三角波ＶＣＯ３が制御されている
ため、三角波信号の周波数は基準クロックに等しく十分
安定している。

【００２９】このように位相同期制御するために、位相
比較器２をアップダウンパルスを出力するデジタル位相
比較器で構成しておくと良い。時刻ｔ０からリセットパ
ルスＩが発生し、三角波ＶＣＯ３が発振停止し、時刻ｔ
１までにリセットを終了する。この期間、出力ゲート７
によって出力信号は強制的に１レベルに固定される。

【００３０】一方、逐次位相計測部５においては、図６
からわかるように、Ｄ型フリップフロップＤＦＦ１〜Ｄ
ＦＦ７までリセットパルスＩによりリセットされ、各出
力はＬレベルになる。このためＤ／Ａ変換器６の出力は
三角波信号の下側頂点電圧になる。

【００３１】また、図６中の全てのスイッチは１側を選
択する。さらに、ＤＦＦ７のＮＱ出力である位相同期保
持フラッグＤがＨレベルになると位相比較器２は保持状
態になり、結果として三角波信号周波数は時刻ｔ０以前
の状態に保持される。

【００３２】時刻ｔ１になるとリセットパルスＩが無く
なり三角波ＶＣＯ３内のコンデンサＣ１の充電動作を開
始するため、三角波信号Ａの電圧は上昇し始めるが、期
間Ｔ₂ 後、コンデンサＣ１は放電動作に急速に移行し三
角波信号を発振し始める。期間Ｔ₂ は三角波信号の半周
期を越えるが、期間Ｔ₁ ＋Ｔ₂ は基準クロックに対して
同期トリガ信号エッジが非同期で入力されても常に一定
である。

【００３３】リセットパルスＩが無くなって１番目の基
準クロックエッジ到達時刻ｔ２のとき、ＤＦＦ０のＱ出
力はＨレベルになり、ＤＦＦ１のＤ入力がＨレベルにな
る。ＤＦＦ１のＱ出力がＨレベルになると、スイッチＳ
１１は２側を選択するので、ＤＦＦ１のＤ入力は三角波
ＶＣＯ３の矩形波出力Ｂが入力されるとともに、ＤＦＦ
２のＤ入力をＨレベルにする。

【００３４】２番目の基準クロック信号のエッジの到達
時刻ｔ３の時、ＤＦＦ１は矩形波出力Ｂをこのエッジで
ラッチするので、ＤＦＦ１のＱ出力には基準クロック信
号のエッジが三角波信号Ａの上昇スロープ（Ｌレベルに
なる）か下降スロープ（Ｈレベルになる）かを判別する
Ｄ０を出力する。また、この時刻においてＤＦＦ２のＱ
出力Ｄ１はＨレベルになりスイッチＳ２１が２側を選択
しＤＦＦ２のＤ入力をレベルコンパレータ８の出力をす
るとともに、オア回路ＯＲ１の出力をＨレベルにするこ
とによってスイッチＳ１２が２側を選択し、ＤＦＦ１の
Ｄ入力とＱ出力を短絡してＤＦＦ１の出力を保持状態に
する。

【００３５】加えて、この時刻にＤＦＦ２のＤ入力をＨ
レベルにする。Ｄ１〜Ｄ５は１００００になるため、三
角波信号のピーク値をＶｐｐとすると、Ｄ／Ａ変換器６
の出力である比較電圧は１／２Ｖｐｐだけ上昇した電圧
になるように変化する。この電圧変化は３番目の基準ク
ロック信号のエッジが到達する時刻ｔ４までに終了して
いれば良い。従ってＤ／Ａ変換器６の変換時間は、基準
クロック信号周期であれば良い（図７（ｃ）参照）。

【００３６】３番目の基準クロック信号のエッジの到達
時刻ｔ４のとき、ＤＦＦ２はレベルコンパレータ８の出
力をラッチするので、ＤＦＦ２のＱ出力には、基準クロ
ック信号エッジが三角波信号の各スロープを上下２分割
した領域を判別するデータＤ１が出力される。Ｄ１は上
側領域がＨレベル、下側領域がＬレベルになる。図２の
場合、Ｄ１はＨレベルになる。一方、ＤＦＦ３のＱ出力
Ｄ２はＨレベルになり、スイッチＳ３１が２側を選択す
るため、ＤＦＦ３のＤ入力は、レベルコンパレータ８の
出力Ｇになり、ＤＦＦ４のＤ入力はＨレベルになる。

【００３７】加えて、オア回路ＯＲ２の出力をＨレベル
にすることによって、スイッチＳ２２が２側を選択し、
Ｄ入力とＱ出力を短絡するため、ＤＦＦ２は保持状態に
なる。またこの時刻において、Ｄ２がＨレベルになるた
め、スイッチＳ１２は２側を選択したままであり、従っ
てＤＦＦ１も保持状態を維持する。

【００３８】Ｄ１〜Ｄ５は１１０００になり、三角波ス
ロープの上側領域をさらに２等分する電圧（さらに１／
４Ｖｐｐ上昇した電圧）に比較電圧は変化し始める。こ
の電圧変化は前回と同様に、４番目の基準クロック信号
エッジの到達時刻ｔ５までに終了すれば良い（図７
（ｄ）参照）。

【００３９】４番目の基準クロック信号エッジの到達時
刻ｔ５において、ＤＦＦ３はレベルコンパレータ８の出
力をラッチすることによって、ＤＦＦ３のＱ出力には前
述の様に基準クロック信号エッジに対して三角波信号ス
ロープの領域をさらに２等分したデータＤ２が出力され
る。図２の場合、Ｄ２はＬレベルになる。

【００４０】前回の動作と同様に、ＤＦＦ４のＱ出力が
Ｈレベルになり、ＤＦＦ４のＤ入力はレベルコンパレー
タ８の出力Ｇに、ＤＦＦ５のＤ入力はＨレベルに、そし
てＤＦＦ３は保持状態になる。ＤＦＦ１，ＤＦＦ２も保
持状態を維持する。Ｄ１〜Ｄ５は１０１００になり、比
較電圧は１／８Ｖｐｐだけ下降した電圧に変化する（図
７（ｅ）参照）。

【００４１】このようにして、位相計測データＤ３〜Ｄ
５も同様に逐次確定して、レベルコンパレータ８のエッ
ジタイミングを基準クロック信号のエッジタイミングに
漸近させていく。

【００４２】位相計測データの最下位ビットＤ５が確定
する（ＤＦＦ６が保持状態になる）７番目の基準クロッ
ク信号エッジの到達時刻ｔ８において、ＤＦＦ７のＮＱ
出力がＬレベルになるため、アンド回路ＡＮＤ２の出力
は強制的にＬレベルになり、また基準クロック信号Ｈは
ＤＦＦ０〜ＤＦＦ７に入力されないため、位相データＤ
０〜Ｄ５は保持される。この保持状態は次の同期トリガ
信号エッジの到達時刻まで維持される。

【００４３】一方、この時点で位相同期保持フラッグＤ
はＬレベルになるので、位相比較器２は位相比較動作を
開始し、スイッチ９出力のパルスエッジと基準クロック
信号Ｈのエッジを一致させるように三角波ＶＣＯ３が制
御される。このとき、すでにレベルコンパレータ８の出
力パルス極性は基準クロック信号エッジに漸近したエッ
ジになるようにスイッチ９がＤ０によって選択されてい
る（Ｄ０が確定する時刻ｔ３において）ので、三角波信
号の位相補正量は小さく、また位相補正終了までの時間
も短くて済む。従って、時刻ｔ８からの三角波ＶＣＯ３
の矩形波出力の位相変動量（ジッタ量）も小さい。この
ジッタ量は本実施例の場合、三角波信号周期の１／６４
である。

【００４４】以上を整理すると、時刻ｔ０に同期トリガ
信号エッジが入力されてから矩形波出力Ｂが出力される
までの時間Ｔ１＋Ｔ２は一定であるので、１番目の矩形
波出力Ｂのエッジの同期ジッタ量は非常に小さくなる。

【００４５】また、逐次位相計測期間の時刻ｔ８までは
三角波ＶＣＯ３は保持状態にあり周波数保持能力のため
の周波数変動により積算される位相変動存在する。しか
し、この期間が本実施例の場合、６から７クロックと短
く、位相変動量を数度以内に十分に抑えられる。また、
この位相変動特性も同期トリガ信号のエッジ毎にほぼ等
しく（逐次位相計測時間が最大１クロック期間は変動す
る）、時刻ｔ８においてこの位相変動量を加味して位相
計測データの最下位ビットが計測されるので、以後の矩
形波信号出力の同期ジッタ量をこれが原因して崩すこと
はさらに小さい。よって矩形波信号Ｂは、同期クロック
信号として使用できる。

【００４６】第２の実施例第１の実施例による位相同期信号発生装置が正常に動作
するためには、いかなる位相データＤ１〜Ｄ５において
も、レベルコンパレータ８より常にパルス信号が出力さ
れ、かつ逐次位相計測部５がそのパルス信号によって正
常に動作する必要がある。

【００４７】しかし、Ｄ／Ａ変換器６のダイナミックレ
ンジを三角波ＶＣＯ３の三角波信号出力の上下頂点間電
圧に正確に規定することは比較的困難である。さらに加
えて、三角波信号の上下頂点付近で動作するような同期
トリガ信号エッジが入力された時、レベルコンパレータ
８の出力パルスは非常に細いものとなるので、ロジック
回路を含む逐次位相計測部５および位相比較器２を安定
動作させるのも難しい。

【００４８】そこで、この問題を解決したのが図８に示
す位相同期信号発生装置の第２の実施例である。

【００４９】次に、図１に示した第１の実施例との差異
について、図９の動作タイミングチャートを使用して説
明する。三角波信号Ａはレベルコンパレータ２０に入力
され、図９に（ａ）で示すような三角波信号Ａのほぼ中
心電圧であるＶ_M と比較され、図９の（ｃ）に示すパル
ス信号を出力する。これは、位相データＤ０（信号Ｆ）
で制御されるスイッチ２３に入力され、さらにスイッチ
２４を介して位相比較器２に入力される。

【００５０】一方、三角波ＶＣＯ３から出力された矩形
波信号ＢはＮＯＴ回路２０とスイッチ２２（位相データ
Ｄ０を用いて極性が制御される）を介して、スイッチ２
４を制御する。

【００５１】レベルコンパレータ８の出力信号Ｇとレベ
ルコンパレータ２０の正相出力はスイッチ２５に入力さ
れ、その出力は逐次位相計測部５に入力される。レベル
コンパレータ８からは、位相データＤ１〜Ｄ５によって
図９の（ｄ）に示すようなパルス信号が出力される。こ
の図において、斜線部はパルス信号が存在する期間を示
すが、三角波信号の頂点を含む近傍期間では点線で示す
ようにパルス信号が欠落することがある。

【００５２】位相データＤ０がＬレベルのとき、逐次位
相計測と位相比較動作は図９に示したＡ期間で行われ
る。逐次位相計測部５は図９（ｅ）で示すように、Ｂ区
間で強制的に図示のパルス信号に置き換えてパルス信号
を入力することでパルス信号の欠落が無くなり、またロ
ジック回路動作を保証できるパルス幅を確保できる。こ
のため、レベルコンパレータ８の出力信号Ｇが欠落した
としても、位相計測誤差を最小限に抑えられる。また位
相データＤ０がＬレベルの時は位相比較器２にも同様な
パルス信号が入力され、パルス信号Ｇの欠落による同期
ジッタの悪化を最小限に抑えることができる。

【００５３】位相データＤ０がＨレベルの時、逐次位相
計測と位相比較動作はＢ期間で行われる。逐次位相計測
部５には図９（ｇ）のようなパルス信号が入力され、パ
ルス信号Ｇの欠落による位相計測誤差を最小限に抑える
ことができる。同様に、位相比較器２には図９（ｆ）に
示すパルス信号が入力され、同期ジッタ量の悪化を最小
限に抑える。

【００５４】以上説明した回路動作により、Ｄ／Ａ変換
器６のダイナミックレンジに対する厳しい制約は無くな
る。すなわち、同ダイナミックレンジは三角波信号Ａを
含む電圧範囲にしておけば良いことになる。当然のこと
ながら、同ダイナミックレンジを広くとりすぎると位相
計測誤差，同期ジッタ量を増大させることになるが、そ
の量は２０％程度に十分抑えられる。また、レベルコン
パレータ８の最小パルス幅もクロック周期の４％は確保
できるので、この件を含めても同期ジッタ量として１／
５０Ｔ（Ｔはクロック周期）は確保できる。

【００５５】

【発明の効果】以上説明したように本発明によれば、所
望の周波数および位相を安定かつ正確に維持することを
可能とした位相同期信号発生装置を提供することができ
る。

【００５６】また本発明によれば、コスト・輻射ノイズ
で問題になる同期クロック信号周波数の逓倍周波数を用
いることなく、従来例に比べて同期クロック信号の安定
性を確保しつつ、同期ジッタ量の改善を図ることができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】図１の動作を示すタイミング図である。

【図３】リセット付き三角波ＶＣＯを示す回路図であ
る。

【図４】リセットパルス発生回路を示す回路図である。

【図５】パルス遅延線回路を示す図である。

【図６】逐次位相計測部の回路図である。

【図７】図６の動作を示すタイミング図である。

【図８】本発明の第２の実施例を示すブロック図であ
る。

【図９】図８の動作を示すタイミング図である。

【図１０】第１の従来例を示す図である。

【図１１】図１０の動作を示すタイミング図である。

【図１２】第２の従来例を示す図である。

【図１３】図１２の動作を示すタイミング図である。

【符号の説明】

１水晶発振器２位相比較器３リセット付き三角波ＶＣＯ４リセットパルス発生回路５逐次位相比較器６Ｄ／Ａ変換器７出力ゲート８レベルコンパレータ１３可変パルス遅延線１９カウンタ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平４−126413（ＪＰ，Ａ) 特開平５−119168（ＪＰ，Ａ) 特開平２−149018（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03L 7/06 - 7/099

Claims

(57)【特許請求の範囲】

【請求項１】入力されたトリガ信号に同期した同期ク
ロック信号を発生する位相同期信号発生装置において、基準クロック信号を発生する基準クロック信号発生手段
と、前記トリガ信号の入力に応じて、前記基準クロック信号
と同一周波数の三角波信号を発生する三角波発生手段
と、前記トリガ信号が入力された直後から所定時間が経過す
るまでの期間、前記三角波信号と前記基準クロック信号
との位相差を計測し、その計測結果に基づいて決定され
た基準電圧を発生する位相計測手段と、前記三角波信号と前記基準電圧とを比較し、その比較結
果に応じて前記三角波発生手段を制御する制御手段とを
具備し、前記三角波信号に位相同期した信号を前記同期クロック
信号とすることを特徴とする位相同期信号発生装置。