JP3056505B2 - 同期回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、レーザプリンタなどに適用して好適な同
期回路に関する。

［発明の背景］ 画像処理装置例えば、レーザプリンタを使用したデジ
タル複写機などは、第４図に示すようにスキャナー部
（画像読み取り部）30、画像処理部40およびプリンタ部
10で構成されている。

画像読み取り取部30を駆動して原稿20を光学的に走査
することにより原稿20の画像情報が光学像に変換され、
これが画像処理部40に供給されて画像信号に変換される
と共に所定の画像処理がなされる。

画像処理とは、拡大縮小処理、網かけ処理、中抜き処
理などのほか、カラー構成の場合には、カラーゴースト
補正処理などが含まれる。

プリンタ部（レーザプリンタ）10では、画像処理部40
で形成された所定ビットのデジタル画像信号（画像デー
タ）に基づいて画像が記録される。

第５図は、プリンタ部10の一例を示す。

この例では、感光体ドラムを使用した電子写真式のプ
リンタが使用されると共に、静電潜像を形成する光源と
してレーザビームが使用される。

同図において、画像処理部40より出力される画像デー
タDATAは変調回路50に供給され、画像データDATAに基づ
いた信号が形成される。

変調回路50からの信号は、レーザ駆動回路32を介して
半導体レーザ31に供給され、これによって画像記録が行
なわれる。

レーザ駆動回路32は水平および垂直有効区間のみ駆動
状態となるようにタイミング回路33からの制御信号で制
御される。

レーザ駆動回路32には、半導体レーザ31よりレーザビ
ーム光量を示す信号がフィードバックされ、その光量が
一定となるように半導体レーザ31の駆動が制御される。

半導体レーザ31より出力されるレーザビームは、ポリ
ゴンミラー35に供給されて偏向される。このポリゴンミ
ラー35によって偏向されたレーザビームの走査開始点
は、インデックスセンサ36によって検出され、その検出
信号は、電流電圧変換用アンプ37によって電圧信号に変
換されてインデックス信号（入力同期信号）Siが形成さ
れる。

このインデックス信号Siは、同期回路60に供給され
る。同期回路60には、発振回路55より所定の周波数を有
するクロックCKが供給されて、これが1/N（Ｎは整数で
あって、例えばＮ＝2,4）に分周されると共に、インデ
ックス信号Siに同期した分周出力DCKが出力される。こ
の分周出力DCKは、変調回路50にそのデータクロックと
して供給されることになる。

34はポリゴンミラー35を回転させるモータ駆動回路で
あり、そのオン、オフ制御信号はタイミング回路33から
供給される。

第６図は、レーザビームが結像する像露光系（レーザ
ビームスキャナー）の一例である。

半導体レーザ31より出射されるレーザビームは、ミラ
ー42および43を介して上述したポリゴンミラー35に入射
される。ポリゴンミラー35によってレーザビームが偏向
され、これがビーム径を規制する結像用のｆ・θレンズ
44を介して感光体ドラム47の表面に照射される。

なお45および46は、倒れ角補正用のシリンドリカルレ
ンズである。

ここで、ポリゴンミラー35によって、レーザビームは
感光体ドラム47の表面を一定速度で所定の方向ａに走査
され、これにより画像データに対応した露光が行なわれ
て静電潜像が形成される。そして、この静電潜像に対し
て逆極性に帯電したトナーが付着されて現像がおこなわ
れ、その後記録紙がトナー像に重ねられ、記録紙の裏側
からコロナ帯電器でコロナ帯電極性とは、逆極性の電荷
が記録紙に与えられることにより、トナー像が記録紙に
転写される。

ところで、上述したように変調回路50に供給されるデ
ータクロックDCKは、レーザビームをスキャンすること
によって得られるインデックス信号Si（水平同期信号）
から作り出されるが、その方法としては、分周方式と選
択方式の代表的手段が知られている。

分周方式は、例えば特公昭58−32545号公報に示され
るような手段を採用するものであって、目的のクロック
周波数より整数倍の高周波信号を分周して所定のデータ
クロックDCKを形成している。

また、選択方式の代表的な構成としては、例えば特公
昭63−41466号公報などに開示された構成がある。

この選択方式は、クロック周期を精度分ディレーライ
ンによって等間隔に分割し、予め定めたインデックス信
号の関係となるクロックのディレー信号を選択するよう
に構成されている。

［発明が解決しようとする課題］ 上述した従来例のうち分周方式を採用する場合、例え
ばデータクロックDCKとして、15.27MHzのクロック周波
数を得、なおかつ、1/8画素の精度を得るためには、そ
の基本となる発振周波数は122.16MHzとなる。

このように分周方式では、精度を上げるため高い発振
周波数を必要とする関係上、同期回路が複雑化する欠点
がある。

また、選択方式による場合、同じくデータクロックDC
Kのクロック周波数として、15.27MHz、1/8画素の精度を
得るためには、ほぼ8.186nsecのディレーラインが必要
である。

そして、１クロックに対して、１周期精度分の等間隔
分割するに適当なディレータイムを持ったディレーライ
ンを用意しなければならないが、このようなディレーラ
インを入手するのはきわめて困難であり、これまた同期
回路のコストアップをもたらす要因となっている。

そこで、この発明はこのような点を解決したものであ
って、ディレーラインを使用せずに精度を維持したまま
データクロックを得るための基本周波数を下げることの
できる同期回路を提案するものである。

［課題を解決するための手段］ 上述の課題を解決するため、この発明に係る同期回路
は、画像形成のための同期信号に基づいて基準クロック
信号を加工処理した画像クロック信号を出力する同期回
路であって、基準クロック信号に基づいて位相の異なる
Ｎ相のクロック信号を発生する位相差発生手段と、この
位相差発生手段から出力されたＮ相のクロック信号を分
周して位相の異なるＮ相の画像クロック信号を発生する
分周手段と、位相差発生手段により得られたＮ相のクロ
ック信号により同期信号を各々ラッチし、それぞれのラ
ッチ出力信号に基づいて同期信号の立ち上がりを検出
し、同期信号の立ち上り検出に応じた最先パルスを形成
する最先パルス形成手段と、この最先パルス形成手段か
ら出力された最先パルスを保持するＮ個のフリップ・フ
ロップ回路と、この分周手段から出力されるＮ相の画像
クロック信号の中から、同期信号の立ち上りを最先に検
出したラッチ出力に基づく画像クロック信号をフリップ
・フロップ回路の出力に基づいて選択出力するゲート手
段とを備えることを特徴とするものである。

［作 用］ 本発明によれば、画像形成のための同期信号に基づい
て基準クロック信号を加工処理して画像クロック信号を
出力する際に、基準クロック信号に基づいて位相差発生
手段により、例えば、位相が90゜異なったＮ＝４相のク
ロック信号が発生される。この位相差発生手段から出力
されたＮ相のクロック信号は最先パルス形成手段と分周
手段に出力される。一方で、分周手段ではＮ相のクロッ
ク信号が例えば1/2分周されて位相の異なる４相の画像
クロック信号が発生される。

他方で、最先パルス形成手段では、位相差発生手段か
ら出力されたＮ相のクロック信号により同期信号が各々
のラッチされ、それぞれのラッチ出力信号に基づいて同
期信号の立ち上がりが検出され、この同期信号の立ち上
り検出に応じた最先パルスが形成される。この最先パル
スは、同期信号の立ち上りを最先に検出したラッチ出力
に基づくものである。

この最先パルス形成手段から出力された最先パルスが
Ｎ個のフリップ・フロップ回路によって各々保持され
る。このフリップ・フロップ回路の出力は分周手段及び
ゲート手段に出力される。この分周手段によるＮ相の画
像クロック信号の中から、同期信号の立ち上りを最先に
検出したラッチ出力に基づく画像クロック信号がフリッ
プ・フロップ回路の出力に基づいてゲート手段により選
択出力される。

なお、入力同期信号としてはインデックス信号Siが使
用され、また、単一の基本クロックCK（＝CK1）を用い
て位相の異なる複数のクロックが形成される。

位相差発生手段62からは、それぞれ90度位相の異なる
４つのクロックCK1〜CK4が出力される（第２図Ｂ〜
Ｅ）。

これらクロックCK1〜CK4とインデックス信号がSiがＤ
型フリップフロップ71〜74に供給されて、これより第２
図Ｆ〜Ｉに示すフリップフロップ出力ｆ〜ｉが出力され
る。

フリップフロップ出力ｆ〜ｉとインデックス信号Si
は、さらに論理構成上論理和の動作となるオア回路81〜
84に供給されて、これよりインデックス信号Siに対して
一定のタイミングをもったパルス、本例ではインデック
ス信号Siに対して最も速く同期する第２図Ｊ〜Ｍに示す
最先パルスｊ〜ｍが出力される。

第２図の場合には、この最先パルスｊ〜ｍの内、最先
パルスｊのみローレベルに反転しているので、クロック
CK1に同期したパルスとして出力される。これは第２図
Ａ〜Ｅからも明らかなように、インデックス信号Siに対
して最先に入力したクロックはCK1となるからである
（ただし、最先入力の条件としてはクロックの立ち上が
りを基準としている）。

最先パルスｊ〜ｍは、クロックCK1〜CK4と共に、Ｄ型
フリップフロップ86〜89に供給される。その出力ｖ〜ｙ
（第２図Ｖ〜Ｙ）は、アンド回路91〜94に供給される。

これらアンド回路91〜94には、ゲート信号形成手段10
0より得られるゲート信号ｒ〜ｕ（第２図Ｒ〜Ｕ）が供
給される。このゲート信号ｒ〜ｕは、上述した最先パル
スｊ〜ｍと、これら最先パルスｊ〜ｍより形成したアン
ド出力ｎ〜ｑ（第２図Ｎ〜Ｑ）に基づいて形成される。

その結果、第２図のようにインデックス信号Siに対す
る最先のクロックCK1が入力すると、Ｄ型フリップフロ
ップ86より得られる２分の１の分周出力ｖがデータクロ
ックDCKとして使用される（第２図Ｚ）。

第３図の場合には、インデックス信号Siに対して最先
に入力したクロックはCK3となるから、このクロックCK3
に同期してゲート回路93のみゲート状態となり、Ｄ型フ
リップフロップ88より出力された分周出力ｘがデータク
ロックDCKとして使用されることになる（第３図参
照）。

［実 施 例］ 続いて、この発明に係る同期回路を上述したレーザプ
リンタに適用した場合につき、第１図以下を参照して詳
細に説明する。

この発明においては、入力同期信号としてインデック
ス信号Siが使用されると共に、位相の異なる複数のクロ
ックとしては、それぞれ90度の位相差を持つ４個のクロ
ックCK1〜CK4を使用した場合を例示する。

そのため、第１図に示す同期回路60においては、発振
器61が設けられ、これより得られる所定周波数のクロッ
クCK（＝CK1）が位相差発生手段62に供給される。

位相差発生手段62は、遅延回路64と入力クロックCKを
位相反転するインバータ63と、遅延回路64より出力され
たクロックCK2を位相反転するインバータ65と、アンプ6
6,67とで構成される。

従って、アンプ66より出力されたクロックCK1を基準
としてアンプ67からはこれより90度位相が遅れたクロッ
クCK2が出力され、インバータ63からはクロックCK1に対
して180度位相の異なるクロックCK3が出力され、そして
インバータ65からは270度位相の異なるクロックCK4が出
力される（第２図Ｂ〜Ｅ参照）。

このような90度位相の異なる４つのクロックCK1〜CK4
は、分周手段85を構成する本例ではＤ型フリップフロッ
プ86〜89のクロック端子に供給される。これらＤ型フリ
ップフロップ86〜89は、その反転出力端子より出力され
た出力を入力データＤとして使用するものであって、従
って、この例ではクロックCKが２分の１に分周される
（Ｎ＝２）。

一方、入力端子75にはインデックス信号Siが供給さ
れ、このインデックス信号Siと上述した４個のクロック
CK1〜CK4が最先パルス形成手段70に供給される。

最先パルス形成手段70は、４個のＤ型フリップフロッ
プ71〜74と、論理和動作となるオア回路81〜84で構成さ
れる。

Ｄ型フリップフロップ71〜74のデータ入力端子Ｄに
は、インデックス信号Siがアンプ76を介して共通に供給
されると共に、Ｄ型フリップフロップ71にはクロックCK
1がそのクロック信号として供給される。以下同様に、
Ｄ型フリップフロップ72〜74にはクロックCK2〜CK4がそ
れぞれ供給されることになる。

４個のＤ型フリップフロップ71〜74からは、第２図Ｆ
〜Ｉに示すようなフリップフロップ出力ｆ〜ｉが出力さ
れる。

フリップフロップ出力ｆ〜ｉと上述したインデックス
信号Siがインバータ77で位相反転されたものがオア回路
81〜84に供給される。

この場合、インデックス信号Siはオア回路81〜84に対
して共通に供給される。そして、オア回路81からはクロ
ックCK1,CK2の位相差に対応したパルスを最先パルスと
して出力されるようにインデックス信号Siの他、フリッ
プフロップ出力ｆ（反転出力）,g,iが供給される。

以下、同様にオア回路82には、フリップフロップ出力
f,g（反転出力）,hがそれぞれ供給される。オア回路83
には、フリップフロップ出力g,h（反転出力）,iが供給
され、終段のオア回路84にはフリップフロップ出力ｉ
（反転出力）,f,hがそれぞれ供給される。

従って、第２図Ａ〜Ｅに示すように、クロックの立ち
上がりを基準としたとき、インデックス信号Siに対して
最先に入力したクロックは同図Ｂに示すクロックCK1と
なるため、この場合には、最先パルスとしてはオア回路
81より出力される最先パルスｊ（第２図Ｊ）が使用され
る。

これら最先パルスｊ〜ｍはゲート信号形成手段100に
供給される。

ゲート信号形成手段100は、図のようにRSフリップフ
ロップ101〜104と、それらのリセット端子側に設けられ
た論理積動作となるアンド回路106〜109とで構成され、
それぞれの最先パルスｊ〜ｍがセット端子に供給される
と共に、アンド回路106〜109にはそのセット端子に供給
された最先パルス以外の最先パルスが供給される。した
がって、アンド回路106〜109は３入力１出力構成であ
る。

その結果、第２図Ｊに示すように、オア回路81のみ最
先パルスｊが得られた場合には、アンド出力ｎ〜ｑは第
２図Ｎ〜Ｑとなるため、RSフリップフロップ101のみリ
セットされる。これによって、RSフリップフロップ101
〜104の各出力端子Ｑからは第２図Ｒ〜Ｕに示すゲート
信号ｒ〜ｕが出力される。

これらゲート信号ｒ〜ｕは、ゲート手段90を構成する
アンド回路91〜94にそれぞれ供給され、他方には分周手
段85からの出力ｖ〜ｙが供給される。

ここで、分周手段85を構成するＤ型フリップフロップ
86〜89には、上述したように位相の異なる４個のクロッ
クCK1〜CK4が供給されると共に、そのリセットパルスと
してそれぞれ対応する最先パルスｊ〜ｍが供給されてい
る。

その結果、上述したように最先パルスｊによってＤ型
フリップフロップ86のみリセットされるから、これに入
力するクロックCK1を分周した出力ｖは、最先パルスｊ
に同期した出力となる。

この最先パルスｊは、インデックス信号Siにも同期し
ているから、結局分周出力ｖはインデックス信号Siに最
先に入力したクロックCK1に同期した出力となって得ら
れる。この分周出力ｖがアンド回路91及びオア回路95を
介して出力されるため、この分周出力ｖがデータクロッ
クDCKとして使用される（第２図Ｚ）。

以上のように、インデックス信号Siに対して最先に入
力したクロックがCK1である場合には、このクロックCK1
を２分の１に分周した分周出力ｖがインデックス信号Si
に同期したデータクロックDCKとして、上述した変調回
路50に供給される。

第３図は、他の例を示す波形図である。

この例では第３のクロックCK3がインデックス信号Si
に対して最先に入力した場合であって、この第３のクロ
ックCK3に対応して最先パルスｌが得られる（第３図
Ｌ）。

その結果、アンド出力ｐ（同図Ｐ）のみハイレベルを
保持するから、第３のRSフリップフロップ103より出力
されるゲート信号ｔ（同図Ｔ）のみハイレベルに反転
し、これによって第３のアンド回路93のみゲート状態と
なる。

したがって、第３のＤ型フリップフロップ88に入力し
たクロックCK3が２分の１に分周された出力ｘ（同図
Ｘ）がゲートされて、これがデータクロックDCKとして
使用される（同図Ｚ）。

このように、第２図、第３図の何れの場合において
も、インデックス信号Siに対して最先に入力したクロッ
クに同期した分周出力が得られ、これがデータクロック
DCKとして使用されることになる。

この第１図に示す同期回路60においては、簡単な論理
回路構成および２分の１の分周手段85のみによって基本
クロックCKを２分の１に分周することができる。

そのため、上述したようにデータクロックDCKの周波
数として15.27MHzのものを使用し、８分の１画素の精度
を得るためには、発振器61より出力されるクロックCKの
発振周波数としてはその２倍の周波数を使用すればよい
ことになる。

上述ではクロックCK1若しくはCK3に同期した最先パル
スについて説明したが、その他のクロックCK2,CK4に同
期した最先パルスでも同様な動作となることは容易に理
解できよう。

また、上述では、入力同期信号であるインデックス信
号Siに対して一定のタイミングで同期した出力パルスを
得るパルス形成手段としては、インデックス信号Siに最
も速いタイミングで同期した出力パルスを得るようにし
ているが、これは一例に過ぎない。

なお、上述においてはこの発明に係る同期回路60を第
４図に示すようなプリンタ部10における同期回路に使用
した例を説明したが、この他の構成を採るレーザプリン
タなどの同期回路に適用できるは言うまでもない。

［発明の効果］ 以上のように、この発明によれば、位相の異なるＮ相
の基準クロック信号を分周したＮ相の画像クロック信号
の中から、画像形成のための同期信号の立ち上りを最先
に検出したラッチ出力に基づく画像クロック信号を選択
出力するゲート手段が備えられたものである。

この構成によって、ディレーラインを使用せずに、精
度を維持したまま最終クロックを得るために使用される
発振回路の周波数を下げることができる。

これによってこの発明によれば発振回路自体の構成を
簡略化できると共に、高価なディレーラインを使用する
ことがないから従来構成に比べ大幅なコストダウンをは
かることができる特徴を有する。

したがって、この発明に係る同期回路は、上述したレ
ーザプリンタ用同期回路などに適用して好適である。

【図面の簡単な説明】

第１図はこの発明に係る同期回路の一例を示す系統図、
第２図および第３図はその動作説明に供する波形図、第
４図は画像処理の一例を示す系統図、第５図はプリンタ
部の一例を示す系統図、第６図はレーザビームスキャナ
ーの一例を示す構成図である。 10……プリンタ部 20……原稿 30……スキャナ−部 31……半導体レーザ 40……画像処理部 47……感光体ドラム 50……変調回路 60……同期回路 61……発振器 62……位相差発生手段 70……最先パルス形成手段 85……分周手段 90……ゲート手段 100……ゲート信号形成手段

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/04 - 1/207

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】画像形成のための同期信号に基づいて基準
   クロック信号を加工処理して画像クロック信号を出力す
   る同期回路であって、 前記基準クロック信号に基づいて位相の異なるＮ相のク
   ロック信号を発生する位相差発生手段と、 前記位相差発生手段から出力されたＮ相のクロック信号
   を分周して位相の異なるＮ相の画像クロック信号を発生
   する分周手段と、 前記位相差発生手段により得られたＮ相のクロック信号
   により前記同期信号を各々ラッチし、それぞれのラッチ
   出力信号に基づいて前記同期信号の立ち上がりを検出
   し、前記同期信号の立ち上り検出に応じた最先パルスを
   形成する最先パルス形成手段と、 前記最先パルス形成手段から出力された最先パルスを保
   持するＮ個のフリップ・フロップ回路と、 前記分周手段から出力されるＮ相の画像クロック信号の
   中から同期信号の立ち上りを最先に検出したラッチ出力
   に基づく画像クロック信号を、前記フリップ・フロップ
   回路の出力に基づいて選択出力するゲート手段とを備え
   ることを特徴とする同期回路。
2. 【請求項２】発振器から得られた前記基準クロック信号
   に基づいて90゜位相の異なる４相のクロック信号を発生
   する位相差発生手段と、 前記位相差発生手段から出力された４相のクロック信号
   を1/2に分周して位相の異なる４相の画像クロック信号
   を発生する分周手段と、 前記位相差発生手段により得られた４相のクロック信号
   により前記同期信号を各々ラッチし、それぞれのラッチ
   出力信号に基づいて前記同期信号の立ち上がりを検出
   し、前記同期信号の立ち上り検出に応じた最先パルスを
   形成する最先パルス形成手段と、 前記最先パルス形成手段から出力された最先パルスを保
   持する４個のフリップ・フロップ回路と、 前記分周手段から出力される４相の画像クロック信号の
   中から同期信号の立ち上りを最先に検出したラッチ出力
   に基づく画像クロック信号を、前記フリップ・フロップ
   回路の出力に基づいて選択出力するゲート手段とを備え
   ることを特徴とする請求項１に記載の同期回路。