JPH08307248A - 位相同期信号発生器 - Google Patents

Abstract

(57)【要約】 【目的】 同期信号より高い周波数のクロック信号を使
用せず、安定して同期トリガ信号に同期した同期クロッ
ク信号を得ることができる位相同期信号発生器を提供す
ることを目的とする。 【構成】 同期信号入力手段と、所定の周波数の基準ク
ロック信号１３１を発生する基準クロック発生手段とを
有し、同期信号に同期した同期クロック信号を発生する
位相同期信号発生器であって、基準クロック信号と同期
した三角波信号を発生する三角波信号発生回路１０４
と、三角波信号と各々異なった基準電圧とを比較するコ
ンパレータ１０５〜１０８と、これらコンパレータ１０
５〜１０８による比較結果と基準クロック信号によっ
て、同期信号の位相を計測して記憶する位相計測記憶回
路１０９と、位相計測記憶回路１０９の出力信号に基づ
いて基準クロック信号１１２の位相を制御する位相制御
回路とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同期トリガ信号に同期
したクロック信号を発生する位相同期信号発生器に関す
るものである。

【０００２】

【従来の技術】ビデオ信号を半導体メモリに記憶するビ
デオメモリにおいて、入力されるビデオ信号の水平同期
信号に同期したサンプリングクロックを作成するため
に、従来は図８に示す構成の位相同期信号発生器を使用
している。この動作を図９を使用して説明する。いま、
入力端子Ａに入力される水平同期信号がハイレベルであ
ると、ＮＡＮＤゲート１５と遅延時間τを持つディレイ
ライン２１によって、インバータ１６を介して出力され
る出力端子Ｂには、周期２τの方形波パルスが発振出力
される。

【０００３】入力端子Ａに水平同期信号の前エッジ（又
は後エッジ）から一定パルス幅Ｔ１だけロウレベルにな
る同期トリガ信号１００１を入力すると、Ｔ１の時間内
はＮＡＮＤゲート１５の出力は、強制的にハイレベルに
なる。従って、出力端子Ｂに出力される信号１００２は
ロウレベルになる。次に時間Ｔ１経過後、入力端子Ａの
信号がハイレベルになると、直ちにＮＡＮＤゲート１５
の出力はロウレベル（従って出力端子Ｂはハイレベル）
に変化し、周期２τの方形波パルスを発振出力する。従
って、もし時間Ｔ１及び遅延時間τが一定であれば、出
力端子Ｂには水平同期信号に同期した周期２τのサンプ
リングクロック信号が出力される。

【０００４】一方、レーザビームプリンタ（以後ＬＢＰ
とする）においては、レーザビームを感光ドラム上に一
定速度でスキャンしながら照射し、照射された所だけト
ナーが付着し、これを紙面に転写させて、文字や画像情
報を紙面上に形成する。感光ドラムとレーザビームスキ
ャン方向とに対して一定の位置にビームディテクト（Ｂ
Ｄ）用のミラーを配置し、このＢＤミラーより反射され
る反射光をフォトトランジスタによって電気的なパルス
信号（ＢＤパルス）に変換して、感光ドラムに対するレ
ーザビームのスキャン同期信号とする。このＢＤパルス
に同期してレーザビームを変調する同期クロック信号
（ＶＩＤＥＯクロック信号）を発生させるために、従来
は、図１０に示すような位相同期信号発生器を使用して
いる。

【０００５】ビデオクロック周波数ｆｖのｎ倍の周波数
で発振するｎｆｖ水晶発振器（ＸＯ）１７の出力は、１
／ｎカウンタ１８とＤフリップフロップ（ＤＦＦ）１９
と１／Ｎカウンタ２０のクロック入力端子に入力されて
いる。ＢＤパルスは、ＤＦＦ１９のデータ入力端子
（Ｄ）に、ＤＦＦ１９のＱ出力は１／ｎカウンタ１８の
リセット入力端子（Ｒ）に入力される。１／Ｎカウンタ
２０のＱ出力は、ＤＦＦ１９のリセット入力端子（Ｒ）
に入力されている。

【０００６】いまＢＤパルスがロウレベルからハイレベ
ルに変化すると、最大遅れ時間１／ｎｆｖでＤＦＦ１９
のＱ出力がハイレベルになり、１／ｎカウンタ１８をリ
セットすると共に、１／Ｎカウンタ２０をリセット状態
からカウントモードにさせる。そして、ｎｆｖＸ．Ｏ１
７の出力クロック信号をＮ個カウントすると、１／Ｎカ
ウンタ２０の出力はハイレベルになってＤＦＦ１９をリ
セットし、１／ｎカウンタ１８をカウントモードにす
る。またこれと同時に、１／Ｎカウンタ２０をリセット
され、ＤＦＦ１９がリセットモードから動作モードにさ
れて、次のＢＤパルスが入力されるのを待つ。このよう
にして、１／ｎカウンタ１８の出力にＢＤパルスに同期
したＶＩＤＥＯクロック信号を出力することができる。
尚、ＢＤパルスとＶＩＤＥＯクロック信号との間の同期
ジッタ量は１／ｎｆｖとなっている。

【０００７】

【発明が解決しようとする課題】しかしながら、上述従
来例においては、次のような欠点があった。

【０００８】図８に示す場合、Ｂ端子より出力されるク
ロック信号の周波数精度は、ディレイライン２１の遅延
時間τによって決まるため、パルスディレイラインのよ
うな高価な回路部品を必要とし、またタップなどの選択
等の調整を必要とする。また、ＮＡＮＤゲート１５のス
レシュレベルは、一般に温度及び電源電圧によって安定
していないので安定性を確保するのが難しい。

【０００９】また、図１０に示す例の場合は、同期クロ
ック信号の同期ジッタ量は１／ｎカウンタ１８のカウン
タ値ｎによって定まり、例えばＬＢＰにおいては、一般
的に印刷される画像に影響を与えないように、ｎ＝８に
している。

【００１０】例えば、解像度が２４０ｄｐｉ（ｄｏｔ／
ｉｎｃｈ）のプリンタの場合では、ビデオクロックの周
波数は最大１．５５ＭＨｚであり、このクロック信号を
発生するために最大１２．４ＭＨｚの水晶発振器を使用
している。近年、ＬＢＰには高精細化が要望されてお
り、例えば解像度６００ｄｐｉの装置の場合、縦横の解
像度のバランスにより、ビデオクロックの周波数は解像
度の割合の２乗に比例するように設定されている。これ
により、解像度６００ｄｐｉの装置の場合びビデオクロ
ックの周波数は、上述の例より約９．７ＭＨｚ（＝１．
５５Ｍ×６００／２４０）となり、このクロック周波数
を発生するためには、最大７７．６ＭＨｚにも及ぶ高周
波の水晶発振器を必要とする。このような高周波のクロ
ック信号を発生するためには、水晶を用いたオーバート
ーン等の手法を利用せねばならず、発振回路の調整が必
要となり、製造コストのアップを招くなどの点で実用化
が難しくなっていた。また、高周波発振における輻射対
策も大きな問題となる。

【００１１】本発明は上記従来例に鑑みてなされたもの
で、同期信号より高い周波数のクロック信号を使用せ
ず、安定して同期トリガ信号に同期した同期クロック信
号を得ることができる位相同期信号発生器を提供するこ
とを目的とする。

【００１２】本発明の他の目的は、安価な回路構成で安
定して同期信号を得ることができる位相同期信号発生器
を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に本発明の位相同期信号発生器は以下のような構成を備
える。即ち、同期信号入力手段と、所定の周波数の基準
クロック信号を発生する基準クロック発生手段とを有
し、同期信号に同期した同期クロック信号を発生する位
相同期信号発生器であって、前記基準クロック信号と同
期した三角波信号を発生する三角波信号発生手段と、前
記三角波信号と各々異なった基準電圧とを比較する比較
手段と、前記比較手段による比較結果と前記基準クロッ
ク信号によって前記同期信号の位相を計測して記憶する
位相計測記憶手段と、前記位相計測記憶手段の出力信号
に基づいて前記基準クロック信号の位相を制御する位相
制御手段とを有する。

【００１４】

【作用】以上の構成において、基準クロック信号と同期
した三角波信号を発生し、その三角波信号と各々異なっ
た基準電圧とを比較する。この比較結果と基準クロック
信号によって、同期信号の位相を計測し、その位相計測
記憶手段の出力信号に基づいて基準クロック信号の位相
を制御するように動作する。

【００１５】

【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。

【００１６】図１は本発明の一実施例の位相同期回路の
構成を示すブロック図である。

【００１７】図１において、１０１は同期信号１３０を
入力する入力端子、１０２はクリスタル振動子、１０３
は発振回路、１０４は三角波発生回路である。１０５〜
１０８は各々Ｖ1〜Ｖ4を入力閾値とするレベル比較器、
１０９は同期信号１３０と発振クロック１３１との位相
差を計測及び記憶する回路、１１１はクロックバッフ
ァ、１１３と１１４はともに磁性体ビーズで、ビーズ１
１３にはクロック１１２と他の１本の制御線とが通され
ており、ビーズ１１４にはインバータ回路でインバート
されたクロックと１本の制御線が通されている。１１５
は位相データを入力とするＤ／Ａコンバータ、１１６，
１１７はＡＮＤ回路、１１８はＲ−Ｓフリップフロップ
である。

【００１８】図１の発振回路１０３は、プリンタで用い
られる画像データクロックを発振するクリスタル発振器
である。この画像クロックは、従属する三角波発振回路
１０４に入力されて画像クロック周波数の三角波を出力
する。三角波電圧は、レベルコンパレータ１０５から１
０８に入力される。これらレベルコンパレータ１０５〜
１０８のそれぞれには、各々基準電圧が入力されてお
り、その電圧レベルは三角波の最大電圧値を５等分した
電圧である。従って、レベルコンパレータ１０５〜１０
８の出力と発振器１０３の出力信号とを合わせた５ビッ
ト情報は、画像クロックの位相情報を表している。尚、
Ｃ１〜Ｃ４のそれぞれの情報は、位相計測回路１０９に
入力される。

【００１９】図２は、実施例の位相計測・記憶回路１０
９の構成例を示す図である。位相計測回路１０９は、５
ビットの情報を同期入力信号であるＢＤ信号でラッチす
ることにより、クロック信号とＢＤ信号との位相差を計
測している。この計測結果を示すラッチ出力信号の内、
レベルコンパレータ１０５〜１０８で生成された４ビッ
トのラッチ出力信号は、Ｄ／Ａ変換器１１５に入力され
てアナログ電流Ｉcに変換される。また発振器１０３の
出力信号のラッチ信号は、排他的論理和回路１１０の一
方の入力端子に入力され、他方の入力端子に入力される
位相計測回路１０９よりの信号により、三角波の立ち上
がりであるか、或は立ち下がりであるかを識別し、その
結果を示す信号１１２を出力する。このタイミングを図
３及び、この時の信号の状態を図４に示した。磁性体ビ
ーズ１１３，１１４は、矢印方向に電流Ｉcが流れる
と、その磁束は図５に示す様に変化し、例えば電流値Ｉ
c1の時にはＡ点まで達する。

【００２０】この状態でクロック信号を入力した時の各
部の信号波形を図６に示す。

【００２１】図６では、位相データを交互に切り変えた
時の状態で波形を示してあり、先ず、位相データ（位相
差の計測値）が最大値であった時、Ｄ／Ａコンバータ１
１５はＩＣを最大値に流し込むため、図５に示す動作点
Ａまで磁気バイアスされ、その時点からクロック１１２
が印加されると、クロック１１２の立上がりに同期し
て、磁性体ビーズ１３の励磁電流は一次直線で上昇する
が、励磁電流が飽和磁束密度（ＢMAX）となる電流値
（ＩSAT）以下であるため、負荷抵抗１２６にはＡＮＤ
回路１１６の閾値以下の低い電圧しか発生しない。この
ようにして、磁性体ビーズ１１３の磁束が飽和磁束密度
以下であれば、ＡＮＤ回路１１６の出力がロウレベルと
なる。

【００２２】位相データ１３２のレベルが大きな値、例
えば図６のＤΦ1となると、図５のＡ点は磁束飽和（ＩS
AT）の方向へとバイアス点をずらす。従って、クロック
１１２の立ち上がりに応じて負荷抵抗１２６に於ける電
圧値が変化する。このようにして、磁性体ビーズ１１３
の出力が飽和磁束密度のときの励磁電流（ＩSAT）によ
る出力電圧がＡＮＤ回路１１６の閾値、図６の３１で示
すレベル以上となると、ＡＮＤ回路１１６の出力がハイ
レベルになる。

【００２３】一方、磁性体ビーズ１１４の場合は、クロ
ック１１２の反転信号を入力しており、クロック１１２
の立ち下がりにより磁性体ビーズ１１４の駆動を行なう
ように接続されている。従って、磁性体ビーズ１１４
は、磁性体ビーズ１１３の場合と同様な応答を示し（図
６の６２）、ＡＮＤ回路１１７の出力がロウレベルにな
る。

【００２４】従って、この場合（データが０のとき）は
Ｆ／Ｆ回路１１８の出力はクロック１１２の負のエッジ
でセットされ、図６に示すような、Φ1の位相を持つク
ロック出力を得る。

【００２５】位相データ１３２のレベルが大きな値、例
えばＤΦ2となれば、Ｄ／Ａコンバータ１１５の出力電
流はＩＣ1となる。この出力電流ＩＣ1の流れる方向とク
ロックによる電流の方向とが一致しているため、今、ク
ロック１１２が立上がると磁性体ビーズ１１３は、図５
のＡ点から磁気飽和点Ｂに向って励磁される。この磁化
電流が一次増加してＩSATに達成すると、磁性体ビーズ
１１３はインダクタンス性を失って、負荷抵抗１２６で
決定される電流値に急峻に応答するように増大する。こ
のようにして、図６の６１で示すように、データ入力に
対応して出力１３３の電位が上昇し、Ｆ／Ｆ回路１１８
の出力パルスが発生する。

【００２６】次に、クロック１１２が立ち下がると、磁
性体ビーズ１１４が駆動され、磁性体ビーズ１１３の場
合と同様にして、ＡＮＤ回路１１７の出力にハイレベル
のパルスが出力される。

【００２７】以下同様にして、位相データ１３２に応じ
てＡＮＤ回路１１６と１１７のそれぞれがパルス位相の
立上がりを出力する。

【００２８】その結果、Ｆ／Ｆ回路１１８の出力には、
各位相データに対応したパルスが出力されることにな
る。

【００２９】以上説明したように、クロックに同期した
三角波を複数の異なる基準電圧を有すレベル比較器で比
較し、複数のパラレルな信号と同期入力信号から位相差
を計測（ラッチする手段）し、ラッチされた位相データ
に基づいて磁性体ビーズの磁気バイアスを制御してお
き、同方向に加励磁させる様、パルス印加することによ
り、位相を制御した同期パルスを得るようにした。

【００３０】尚、図６において、ＤΦ1〜ＤΦ4の領域と
ＤΦ5〜ＤΦ8の領域では、クロック１１２が反転してお
り、これは位相差が１８０°以上となった時、位相差デ
ータ１３２から排他的論理和回路１１０によって行って
いる。

【００３１】

【他の実施例】図７は本発明の第２実施例の位相同期回
路の構成を示すブロック図で、前述の図１と共通する部
分を同じ番号で示し、それらの説明を省略する。

【００３２】２００は抵抗で、カップリングコンデンサ
２０２を介し、可変容量ダイオード２０３に接続されて
いる。２０１は可変容量コンデンサ２０３にバイアスを
与えるバイアス抵抗、２０４は波形整形用のバッファで
ある。

【００３３】図７において、第１実施例で行った説明ど
おり、Ｄ／Ａ変換器１１５の出力によって、可変容量ダ
イオード２０３をバイアスすると、可変容量ダイオード
２０３は、そのバイアス電圧に応じた等価静電容量を発
生する。そして、この等価静電容量値は、カップリング
・コンデンサ２０２によって抵抗２００と接続され、位
相遅れ回路を構成する。

【００３４】以上の回路構成によって、位相計測結果に
基づいた静電容量が可変容量ダイオード２０３に設定さ
れ、抵抗２００の一端から計測に用いた基準クロック１
３１を入力することにより位相遅れ量を制御でき、前述
の第１実施例と同様な効果を得ることができる。

【００３５】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置に本発明
を実施するプログラムを供給することによって達成され
る場合にも適用できる。

【００３６】以上説明したように本実施例によれば、三
角波信号を出力するＶＣＯを同期クロック信号と等しい
周波数を出力する基準発振器と位相比較し、位相同期さ
せ、この三角波信号を、各々異なった基準電圧でレベル
比較する複数のレベルコンパレータでパルスに変換し、
このパルス信号群と三角波信号と位相の一致した方形波
信号を同期トリガ信号の入力タイミングで各々ラッチす
ることによって、同期トリガ信号の位相を計測し、か
つ、次に同期トリガ信号が入力されるタイミングまで記
憶し、これらのデータを基に位相制御回路を制御し、同
期信号に位相を近接させる。

【００３７】以上説明したように本実施例によれば、同
期クロック信号より高いクロック周波数を使用せず、安
定に同期トリガ信号に同期した同期クロック信号を得
る。

【００３８】

【発明の効果】以上説明したように本発明によれば、同
期信号より高い周波数のクロック信号を使用せず、安定
して同期トリガ信号に同期した同期クロック信号を得る
ことができるという効果がある。

【００３９】また本発明によれば、安価な回路構成で安
定して同期信号を得ることができる効果がある。

【００４０】

【図面の簡単な説明】

【図１】本発明の第１実施例の位相同期発生器の構成を
示すブロック図である。

【図２】実施例の位相計測・記憶回路例を示す回路図で
ある。

【図３】実施例の三角波信号の出力タイミングを示すタ
イミングチャートである。

【図４】位相計測データを説明するための図である。

【図５】磁性体ビーズを流れる電流値と磁束との関係を
示す図である。

【図６】実施例の位相同期回路の動作を示すタイミング
図である。

【図７】本発明の第２実施例の位相同期回路の構成を示
すブロック図である。

【図８】従来の位相同期信号発生器の構成を示す回路図
である。

【図９】従来の回路における動作タイミングを示すタイ
ミング図である。

【図１０】従来の位相同期信号発生器の構成を示すブロ
ック図である。

【符号の説明】

１０１ 同期信号入力部 １０２ クリスタル発振器 １０３ 発振回路 １０４ 三角波発生回路 １０５〜１０８ コンパレータ １０９ 位相計測・記憶回路 １１３，１１４ 磁性体ビーズ １１５ Ｄ／Ａ変換器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 同期信号入力手段と、所定の周波数の基
   準クロック信号を発生する基準クロック発生手段とを有
   し、同期信号に同期した同期クロック信号を発生する位
   相同期信号発生器であって、 前記基準クロック信号と同期した三角波信号を発生する
   三角波信号発生手段と、 前記三角波信号と各々異なった基準電圧とを比較する比
   較手段と、 前記比較手段による比較結果と前記基準クロック信号に
   よって前記同期信号の位相を計測する位相計測記憶手段
   と、 前記位相計測記憶手段の出力信号に基づいて前記基準ク
   ロック信号の位相を制御する位相制御手段と、を有する
   ことを特徴とする位相同期信号発生器。
2. 【請求項２】 前記位相制御手段は、可飽和磁気コイル
   と、該可飽和磁気コイルに磁気バイアスを与えるべく巻
   かれたバイアス巻線、及び、該バイアス巻線に接続され
   て、且つ、前記位相計測記憶手段からの出力信号に応じ
   て電流を発生する電流発生手段とを有することを特徴と
   する請求項１に記載の位相同期信号発生器。
3. 【請求項３】 前記位相制御手段は、可変容量半導体
   と、該可変容量半導体に電圧バイアスを与えるべく前記
   位相計測記憶手段からの出力信号に応じて電圧を発生す
   る電圧発生手段を有することを特徴とする請求項１に記
   載の位相同期信号発生器。