JPH0456414A - 位相同期信号発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は同期トリガ信号に対して同期したクロック信号
を発生する位相同期信号発生器に関するものである。

［従来の技術］ ■ビデオ信号を半導体メモリに記憶するビデオメモリに
おいては、入力されるビデオ信号の水平同期信号に同期
したサンプリングクロックを作成するため、従来は第３
図の構成の位相同期信号発生器を使用している。この動
作を第４図を使用して説明する。今、入力端子１５が“
Ｈ”レベルであると、ＮＡＮＤゲート１６と遅延時間τ
を持つデイレーライン１７によってインバータ１８の出
力端子には周期２での方形波パルスが発信出力される。

入力端子１５に水平同期信号の前エツジ（または後エツ
ジ）から一定パルス幅Ｔ、たけ“Ｌ”レベルになる同期
トリガ信号を入力すると（第４図（１））、Ｔ１の時間
内はＮＡＮＤゲート１６の出力は強制的に“Ｈ”レベル
、従ってインバータ１８の出力端子は“Ｌ”レベルにな
る（第４図（２））。次に入力端子１５が、Ｔ。

だけ経過後″Ｈ”レベルになるとただちにＮＡＮＤゲー
ト１６の出力は“Ｌ”レベル（従ってインバータ１８の
出力端子は“Ｈ”レベル）に変化して再び周期２τの方
形波パルスを発振出力する。従ってもしＴ１およびτか
一定であればインバータ１８の出力端子には水平同期信
号に同期した周期２でのサンプリングクロック信号が出
力される。

■一方、レーザビームプリンタ（以後ＬＢＰとする）に
おいては、レーザビームを感光ドラム上に一定速度でス
キャンしながら照射し、照射された所だけに印字トナー
が付着し、これを紙面に転写させて文字や画像情報を紙
面上に形成するものであるが、感光ドラムとレーザビー
ムスキャン方向とに機械的に一定な位置にビームデイテ
クト（ＢＤ）ミラーを配置し、常にＢＤミラー位置には
レーザビームを照射して、この反射光をフォトトランジ
スタによって電気的なパルス信号（ＢＤパルス）に変換
してレーザビームを変調する同期クロック信号を発生さ
せるために従来第５図に示すような位相同期信号発生器
を使用している。

同期クロック周波数ｆｖのｎ倍の発振をするｎｆｖ水晶
発振器１９の出力は１／ｎカウンタ２０とＤ型フリップ
フロップ（ＤＦＦ）　２１　と１／Ｎカウンタ２２のク
ロック入力に入力される。ＢＤパルスは叶Ｆ２１のデー
タ入力に、ＤＦＦ２１のＱ出力はｌ／ｎカウンタ２０の
リセット入力と１／Ｎカウンタ２２のリセット入力に各
々入力される。また１／Ｎカウンタ２２のＱ出力はＤＦ
Ｆ２１のリセット入力に入力される。今ＢＤパルスが“
Ｌ”−“Ｈ”レベルに変化すると最大遅れ時間１／ｎｆ
ｖでＤＦＦ２１のＱ出力が“Ｈ”レベルになり１／ｎカ
ウンタ２０をリセットすると共に１／Ｎカウンタ２２を
リセット状態からカウントモードにさせる。ｎｆｖ水晶
発振器１９の出力クロック信号をＮカウントすると１／
Ｎカウンク２２は“Ｈ”レベルになり、ＤＦＦ２１をリ
セットし、１／ｎカウンタ２０をカウントモードにする
。一方、１／Ｎカウンタ１８をリセットし、ＤＦＦ２１
をリセットモードから動作モードにして次のＢＤパルス
を待つ。このようにして１／ｎカウンタ２０の出力に、
ＢＤパルスに同期した同期クロック信号を出力させる。

ＢＤパルスとＶＩＤＥＯクロック信号との間の同期ジッ
タ量は１／ｎｆｖとなる。

［発明が解決しようとする課題］ しかしながら上記従来例においては次のような欠点があ
った。

前記０例の場合、同期クロック信号の周波数精度はデイ
レーライン１７の遅延時間τによって決定されるため、
パルスデイレーラインのような高価な部品を必要とする
だけでなく、タップなどの選択による調整を必要とする
。またＮＡＮＤゲート１６のスレッシュレベルは一般に
温度および電源電圧によって安定していないので、周波
数安定性を確保するのが難しかった。

前記■の例の場合、同期クロック信号の同期ジッタ量は
１／ｎカウンタ２０のカウンタ値ｎによって決定し、Ｌ
ＢＰシステムにおいては一般的に紙面上における印字デ
ータに問題がないようにｎ＝８にしている。２４０ＤＰ
Ｉ　（Ｄｏｔ／１ｎｃｈＪ機の場合、同期クロック周波
数は〜１．５５ＭＨｚであり、原クロック信号用には〜
１２．４ＭＨｚの水晶発振器を使用している。今後ＬＢ
Ｐも高精細化が要望されており、６００ＤＰＩ　（Ｄｏ
ｔ／１ｎｃｈ）機の場合、横縞解像度バランスの条件か
ら同期クロック周波数は解像度比率の２乗に比例し、約
９．７ＭＨｚ（＝１．５５ＭＨｚ　Ｘ　（６００／２４
０）２）になり原クロック周波数は〜７７、６ＭＨｚに
も及び、高周波の水晶発振器を必要とする。こうなると
もはや、水晶でもオーバートーンを利用しなければ発振
できず、調整の必要性、コスト的にも実用化が難しい。

また高周波発振における不要輻射対策も大きな問題であ
った。

本発明の目的は以上のような問題を解消した位相同期信
号発生器を提供することにある。

［課題を解決するための手段］ 上記目的を達成するため本発明は、同期トリガ信号に同
期した同期クロック信号を発生する位相同期信号発生器
において、同期トリガ信号にょって発振停止のできる可
変周波数発振器と、同期クロック信号と同一の発振周波
数を持つ基準発振器と、基準発振器の出力信号と前記可
変周波数発振器の出力信号とを位相比較して前記可変周
波数発振器の発振周波数を制御する第１位相比較器と、
該第１位相比較器が動作停止しているときに前記可変周
波数発振器の出力信号に対して前記基準発振器の出力信
号の位相を連続可変するための信号を出力する連続位相
可変器と、前記可変周波数発振器の出力信号と前記連続
位相可変器の出力信号とを位相比較して当該連続位相比
較器の出力信号を前記可変周波数発振器の出力信号に位
相同期させる第２位相比較器とを有することを特徴とす
る。

さらに本発明は、同期トリガ信号に同期した同期クロッ
ク信号を発生する位相同期信号発生器において、同期ト
リガ信号に同期して発振開始可能であり、第１クロック
信号を発生する発振手段と、基準周波数の第２クロック
信号を発生する基準発振手段と、前記第１クロック信号
に基づいて前記第２クロック信号の位相を変化して同期
クロック信号として出力する位相可変手段とを有するこ
とを特徴とする。

［作　用］ 本発明に従えば、発振手段は同期トリガ信号に同期して
第１クロック信号を発生し、位相可変手段はこの第１ク
ロック信号に基づいて、基準発振器からの第２クロック
信号の位相を変化して同期クロック信号として出力する
。この基準発振器は例えば水晶発振器等の高精度クロッ
ク信号の発生が可能な素子を用いて実現される。したが
って同期トリガ信号と同期し、なおかつ安定した同期ク
ロック信号が得られる。

前記発振手段は好適には制御信号に基づいて周波数可変
な可変周波数発振手段であり、この可変周波数発振手段
は後述するように第２クロック信号の周波数となるよう
に制御された第１クロック信号を前記同期トリガ信号に
同期して発生開始する。この後前述したように位相可変
手段は、第１クロツタ信号に基づいて第２クロック信号
の位相を変化し、所望の位相になった後に同期クロック
信号として出力する。

なお、同期クロック信号の出力と並列的に第１クロック
信号（または同期クロック信号）に基づいて第１クロッ
ク信号の周波数を第２クロック信号の周波数と一致する
ように制御してもよい。

［実施例］ 第１図は本発明の実施例を示す全体ブロック図で、第２
図はその動作を説明するタイミングチャートである。

第２図１）の外部同期信号の立ち上がりエツジより形成
された第２図２）に示す同期トリガ信号によって発振停
止のできろ可変周波数発振器（ＶＣＯ）２の差動発振出
力Ａは位相比較器５と位相比較器ｌＯとに入力される。

一方必要とする同期クロック信号と同一周波数を発振す
る水晶発振器８の出力信号Ｂと出力信号Ｂに対して９０
°遅れた（−９０°位相）出力信号Ｃが全位相（０〜３
６０°）可変ブロック９に入力される。可変ブロック９
の出力差動ベアＦは位相比較器５と位相比較器１０とに
入力されると共にゲート回路１４に入力される。

切換制御回路１００は、可変周波数発振器２の人出力信
号情報に基づいて後述のように２つのスイッチ（ＳＷ）
６．１２のＯＮ、　ＯＦＦを（一方がＯＮのときは他方
が叶Ｆになるように）制御する。

位相比較器５はスイッチ（ＳＷ）　６が０ｌｌｎ、、定
電流源７が供給された時のみコンデンサＣ１に２つの入
力差動ベア間の位相誤差電圧を蓄積し、誤差電流発生回
路４によって基準電圧Ｖｌｌｌ！Ｆｌとの間で誤差電流
を生じ、定電流源３との和で可変周波数発振器２の発振
周波数を制御する。ＳＷ６が叶Ｆ時は可変周波数発振器
２は直前の発振周波数を保持する。

位相比較器１０はスイッチ５Ｗ（１２）がＯＮシ、定電
流源１３が供給された時のみ、コンデンサＣ２に入力さ
れた２つの差動ベアの位相誤差電圧を蓄積し、位相差が
±９０°の時だけ安定する。

位相比較器１０の位相誤差電圧出力と基準電圧ＶＲＥＦ
２のベアは全位相可変ブロック９に入力され、この出力
差動ベアＦの位相を可変周波数発振器２の出力差動ベア
Ａに対して一９０’位相になるように制御する。また５
Ｗ１２がＯＦＦの時は直前の出力差動ベアＦの位相を保
持する。全位相可変ブロック９には位相可変領域決定用
トリガ信号２６が人力されている。

第６図は可変周波数発振器２を示し、トランジスタＱ２
　ＨＯ２，Ｑｌ−Ｑｌ３　、　Ｑ６−Ｑ７．　Ｑ３−Ｑ
ＩＯ、Ｑ４−Ｑｌｌ、　Ｑｌ２−Ｑｌ４　、抵抗Ｒ１←
Ｒ２，Ｒ４−Ｒ５がバランスされていく、Ｑ８がＯＮす
るように入力端子１の条件を設定すると、Ｑｌのエミッ
タと０１３のエミッタ間からは振幅がΔＶ＝Ｒ１・Ｉ２
の差動出力ベアＡが発振出力される。発振周波数 となり、これは位相比較器５の位相誤差電圧による位相
誤差電流ΔＩによって制御できる。入力端子１には外部
同期信号の前エツジより裏足パルス幅（ｔｚ−ｔ＋）の
同期トリガ信号を入力しく第２図２））　、Ｑ５のベー
スは正相、　Ｑ８のベースには逆相で入力する。

切換制御回路１００からのＳＷ６と５Ｗ１２の制御電圧
は第２図４）に示すようにｔｌとｔ６でレベルが変化す
る。時刻ｔ、より前の時、全位相可変ブロック９の差動
出力ベアＦの位相はホールド状態にある（なぜならば５
Ｗ１２はＯＦＦで位相比較器ＩＯは動作していないから
）。この時、可変周波数発振器２の出力信号は水晶発振
器８の出力信号から形成されたある位相信号（差動出力
ベアＦ）に位相同期された状態で発振周波数が安定化さ
れている。

時刻ｔ１になると、同期トリガ信号が“Ｈ”レベルにな
り可変周波数発振器２は発振停止すると共にＳＷ６が叶
Ｆし、位相比較器５が動作停止し、コンデンサＣ１に蓄
積されたホールド電圧で、ｔｌより前に制御された水晶
発振器２の周波数に安定化された制御電流（Ｔ０＋ΔＩ
）になっている。一方、ＳＷＩ　２はＯＮシ、位相比較
器１０は、可変周波数発振器２の差動出力ベアＡと全位
相可変ブロック９の差動出力ベアＦの位相比較を開始す
る。時刻ｔ２になると可変周波数発振器２は再び発振開
始する。この時発振周波数は水晶発振器８０周波数に非
常に近く、時刻ｔ、まで問題にならない程度の位相推移
になる（逆にｔ６を時刻ｔ１から、可変周波数発振器２
の出力をカウントし設定する）。またｔ６は画像メモリ
およびＬＢＰなどの有効画面外に設定するため、比較的
短時間でよいのでこの要望を満たすことができる。時刻
ｔ６になると再び可変周波数発振器２は水晶発振器８の
出力信号に位相同期されるように制御される。この間の
制御はほぼ位相制御だけになるので同期信号の周期内に
十分に制御が完了し、次の同期信号を待機することがで
きる。

水晶発振器８は第７図に示す構成をしており、入力バイ
アス回路７０．９０°位相器７１、反転コンパレータ７
２から成り立っている。反転コンパレータ７２の出力（
Ｑ２９／エミッタ）の出力は負荷容量を０６で示す水晶
ｘｌを介して９０°位相シフトの役目をするコンデンサ
Ｃ５が設けられた入力端子（Ｑ１７／ベース）に帰還入
力される。Ｑ１７／ベースの直流電圧は入力バイアス回
路７０によって（■２゜ＶＢりに固定され、Ｑ１７／エ
ミッタ（Ｂ出力）　、　Ｑ２２／エミッタ（Ｃ出力）の
各々の直流電圧を■２にする。出力端子には９０°位相
の異なった２種の発振正弦波出力が得られる。

全位相可変ブロック９の構成は第８図に示すように可変
位相領域選択器２４と連続位相可変器２５からなる。第
９図に連続位相可変器２５の回路例を示す。差動信号ベ
アＧとＨには互いに９０°位相の異なった正弦波が入力
される。Ｅには位相比較器１０からの位相誤差電圧と基
準電圧Ｖ＊ＥＦ２が入力される。トランジスタＱ３４−
Ｑ３５．　Ｑ３６−Ｑ３７．　Ｑ３ｇ　−０３９、Ｑ４
０　ＨＱ４１．　０４４−０４５．　　Ｑ４２−Ｑ４３
　、Ｑ４６−Ｑ４７．　Ｑ４８→Ｑ４９、抵抗Ｒ３０−
Ｒ３１，Ｒ３２−Ｒ３３，Ｒ３４ＨＲ３５，Ｒ３６→Ｒ
３７←Ｒ３８−Ｒ３９，Ｒ４０ＨＲ４１がバランスされ
ているとする。今Ｅペアの電位差が零とすると、差動出
力ペアＦには入力差動ペアＧと等しい位相で振幅が主に
抵抗Ｒ３０とＲ３２（Ｒ３１とＲ３３）によって定まる
正弦波が出力される。

ところがＥのペアに電位差が生じると、これがトランジ
スタＱ３８とＱ３９のコレクタ電流比率ＩＱ３−ｚ−／
ＩＱ−ｚｏとＩＱ−／−／ＩＱ４．１０およびＩＱ４４
／Ｃ／ＩＱ４５／Ｃのコレクタ電流比に変換されるので
、トランジスタＱ４７と０４６のコレクタ電流にアンバ
ランスが生じているこの時、入力端子Ｇと入力は端子Ｈ
に人力される２つの信号のベクトル加算位相が差動出力
ペアＦの位相となる。従って第１０図の１）〜４）に示
すように差動入力ベアＧの位相を中心に±４５°４５°
連続可変できる。

このためにはＧとＨの入力レベルが等しいとすると、Ｒ
３４／Ｒ３２＜Ｉｌｌ／ＩＩＯを満たすようにすればよ
い。また第１０図１）〜４）に示すように差動入力ペア
ＧおよびＨの種類（９０°またはＯｏ）、極性を変化さ
せると全位相（０°〜３６０　”　）可変可能である。

次に第１Ｏ図１）〜４）の位相可変領域を選択する可変
位相領域選択器２４の動作について説明する。第１１図
の１）と２）は水晶発振器８の出力信号Ｂ、Ｃを使用し
て各々４５°ずっ位相遅れ（−４５°）させて２値化さ
れた信号である。３）〜６）は可変周波散発振器２の差
動出力ペアＡの第２図の３）のパルスにおける時刻ｔ３
における水晶発振出力に対する位相の４条件を示す。第
１１図の１）と２）の信号で可変周波数発振器２の差動
出力ペアＡをそれぞれデータラッチし、２つのデータ出
力を時刻ｔ３でラッチし、次の周期のｔ３まで保持する
。このデータの内容によって第１１図３）の場合中筒１
Ｏ図４）の領域を選択、第１１図４）中篇１０図１）、
第１１図５）に）第１０図２）、第１１図６）＃第１０
図３）をそれぞれ選択し、位相比較器ｌＯによる位相同
期動作を保証する。

可変周波数発振器２の差動出力ペアＡに対する可変位相
差動出力ペアＦの位相同期動作は時刻ｔ６までに十分完
了でき、差動比カベアＡに対して一９０゛（または＋９
０＃、ただしどちらか一方に決定される）に差動出力ペ
アＦが位相制御される。この時差動出力ベアＡの時刻ｔ
２からの位相推移は微少であり、従って同期トリガ信号
の位相を保持していることになる。

時刻ｔ６以後は位相比較器１０は５Ｗ１２がＯＦＦする
直前の位相出力状態を次の周期の時刻ｔ１まで保持する
。時刻Ｌ６から次の周期の１＋までの時間は有効画面領
域を必ず含む必要があり、比較的長い時間であるが、位
相比較器ｌＯは位相制御をしており、周波数制御のよう
に位相推移が積算されるようなことがないので、ＬＢＰ
システムのように〜２ｒｎｓ周期の比較的長い同期周期
でも、コンデンサＣ２に対する主にトランジスタのベー
ス電流に起因する漏れ電流を補償する等の回路設計によ
って位相推移を問題のない程度に抑えられる。よって時
刻ｔ６から次の同期トリガ信号までの時間も差動出力ベ
アＦには同期トリガ信号に位相同期した信号が出力され
ることになる。

従ってゲート回路１４を制御入力端子２３に第２図４）
のパルスを入力して制御すると、第２図５）のように外
部同期信号（第２図１））に同期した同期クロック信号
がゲート回路１４により出力される。なお時刻ｔ６は可
変周波数発振器２の差動出力ベアＡを時刻ｔ２よりカウ
ントした時刻であるから、ゲート回路１４の出力と、差
動出力ベアＦとは時刻ｔ６において、エツジが重なるこ
とはない（±９０°に位相同期している）。従って、ゲ
ート回路１４がらは、不要かつ不安定なパルスが出力さ
れず、ＬＢＰシステムや画像メモリにおける画素ズレは
防止できる。

［発明の効果コ 以上説明したように本発明によれば基準発振器を同期ク
ロック信号と同一周波数にできるばかりでなく同期ジッ
タ量が離散的な大きな値にならずに抑えることができ、
従って、特にアナログ量をサンプリングしてメモリに入
力するビデオメモリなどのきびしい要求に適した位相同
期信号発生器を提供することができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る位相同期信号発生器のブ
ロック図、 第２図は同実施例の動作を説明するタイミングチャート
を示す図、 第３図は第１の従来例の位相同期信号発生器のブロック
図、 第４図は同従来例の動作を説明するタイミングチャート
を示す図、 第５図は第２の従来例の位相同期信号発生器の第８図は
全位相可変器の回路図、 第９図は連続位相可変器の回路図、 第１θ図は第８図および第９図の回路の動作を説明する
ためのベクトル図、 第１１図は第８図の回路の動作を説明するタイミングチ
ャートを示す図である。 ２・・・可変周波数発振器、 ４・・・位相誤差電流形成回路、 ５．１０・・・位相比較器、 ８・・・水晶発振器、 ９・・・全位相変換器、 ２４・・・可変位相領域選択器、 ２５・・・連続位相可変器。 第１図 ｔ＋ｔ２ｔｓす＋ｔａ ↑６ 第 図 第 図 第 図 第 図 第 図 第 １０図

Claims (1)

1. 【特許請求の範囲】 １）同期トリガ信号に同期した同期クロック信号を発生
   する位相同期信号発生器において、同期トリガ信号によ
   って発振停止のできる可変周波数発振器と、同期クロッ
   ク信号と同一の発振周波数を持つ基準発振器と、基準発
   振器の出力信号と前記可変周波数発振器の出力信号とを
   位相比較して前記可変周波数発振器の発振周波数を制御
   する第１位相比較器と、該第１位相比較器が動作停止し
   ているときに前記可変周波数発振器の出力信号に対して
   前記基準発振器の出力信号の位相を連続可変するための
   信号を出力する連続位相可変器と、前記可変周波数発振
   器の出力信号と前記連続位相可変器の出力信号とを位相
   比較して当該連続位相比較器の出力信号を前記可変周波
   数発振器の出力信号に位相同期させる第２位相比較器と
   を有することを特徴とする位相同期信号発生器。 ２）同期トリガ信号に同期した同期クロック信号を発生
   する位相同期信号発生器において、同期トリガ信号に同
   期して発振開始可能であり、第１クロック信号を発生す
   る発振手段と、基準周波数の第２クロック信号を発生す
   る基準発振手段と、前記第１クロック信号に基づいて前
   記第２クロック信号の位相を変化して同期クロック信号
   として出力する位相可変手段とを有することを特徴とす
   る位相同期信号発生器。 ３）請求項第２項記載の位相同期信号発生器において、
   前記発振手段は制御信号に基づいて周波数可変な第１ク
   ロック信号を発生する可変周波数発振手段であり、前記
   第１クロック信号の周波数を前記第２クロック信号の周
   波数に合わせるべく前記可変周波数発振手段に前記制御
   信号を出力する制御手段を備えることを特徴とする位相
   同期信号発生器。 ４）請求項第３項記載の位相同期信号発生器において、
   前記制御手段による第１クロック信号の周波数の制御動
   作と位相可変手段からの同期クロック信号の出力動作と
   が行われる第１の動作モードと、該第１の動作モードに
   おいて制御された周波数の第１クロック信号の出力が同
   期トリガ信号に同期して開始されるとともに、位相可変
   手段による第２クロック信号の位相変化動作が行われる
   第２の動作モードとを有することを特徴とする位相同期
   信号発生器。