JP2840395B2 - 位相同期信号発生器 - Google Patents
位相同期信号発生器Info
- Publication number
- JP2840395B2 JP2840395B2 JP2169230A JP16923090A JP2840395B2 JP 2840395 B2 JP2840395 B2 JP 2840395B2 JP 2169230 A JP2169230 A JP 2169230A JP 16923090 A JP16923090 A JP 16923090A JP 2840395 B2 JP2840395 B2 JP 2840395B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- wave signal
- output
- triangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期トリガ信号に対して同期したクロツク信
号を発生する位相同期信号発生器に関する。
号を発生する位相同期信号発生器に関する。
〔従来の技術〕 ビデオ信号を半導体メモリに記憶するビデオメモリに
おいて、入力されるビデオ信号の水平同期信号に同期し
たサンプリングクロツクを作成するため従来は第３図の
構成の位相同期信号発生器を使用している。この動作を
第４図を使用して説明する。今、入力端子ＡがＨレベル
であるとNANDゲート15と遅延時間τを持つデイレーライ
ン21によって、インバータ16を介して出力される出力端
子Ｂには周期２τの方形波パルスが発振出力される。入
力端子Ａに水平同期信号の前エツジ（又は後エツジ）か
ら一定パルス巾T1だけＬレベルになる同期トリガ信号を
入力すると（第４図（１））、T1の時間内はNANDゲート
15の出力は、強制的にＨレベル、従って出力端子Ｂは
“L"レベルになる（第４図（２））。次に入力端子Ａが
T1だけ経過後ＨレベルになるとただちにNANDゲート15の
出力はＬレベル（従って出力端子ＢはＨレベル）に変化
して周期２τの方形波パルスを発振出力する。したがっ
てもしT1及びτが一定であれば出力端子Ｂには水平同期
信号に同期した周期２τのサンプリングクロツク信号が
出力される。
おいて、入力されるビデオ信号の水平同期信号に同期し
たサンプリングクロツクを作成するため従来は第３図の
構成の位相同期信号発生器を使用している。この動作を
第４図を使用して説明する。今、入力端子ＡがＨレベル
であるとNANDゲート15と遅延時間τを持つデイレーライ
ン21によって、インバータ16を介して出力される出力端
子Ｂには周期２τの方形波パルスが発振出力される。入
力端子Ａに水平同期信号の前エツジ（又は後エツジ）か
ら一定パルス巾T1だけＬレベルになる同期トリガ信号を
入力すると（第４図（１））、T1の時間内はNANDゲート
15の出力は、強制的にＨレベル、従って出力端子Ｂは
“L"レベルになる（第４図（２））。次に入力端子Ａが
T1だけ経過後ＨレベルになるとただちにNANDゲート15の
出力はＬレベル（従って出力端子ＢはＨレベル）に変化
して周期２τの方形波パルスを発振出力する。したがっ
てもしT1及びτが一定であれば出力端子Ｂには水平同期
信号に同期した周期２τのサンプリングクロツク信号が
出力される。
一方、レーザビームプリンタ（以後LBPとする）にお
いては、レーザビームを感光ドラム上に一定速度でスキ
ヤンしながら照射し、照射された所だけに印字トナーが
付着し、これを紙面に転写させて、文字や画像情報を紙
面上に形成するものであるが、感光ドラムとレーザビー
ムスキヤン方向と機械的に一定な位置にビームデイテク
ト（BD）ミラーを配置し、常にこのBDミラー位置にはレ
ーザビームを照射して、この反射光をフオトトランジス
タによって電気的なパルス信号（BDパルス）に変換して
感光ドラムに対するレーザビームのスキヤン同期信号と
する。このBDパルスに同期してレーザビームを変調する
同期クロツク信号（VIDEOクロツク信号）を発生させる
ために従来、第５図に示す様な位相同期信号発生器を使
用している。ビデオクロツク周波数frのｎ倍の周波数で
発振するnfr水晶発振器（XO）17の出力は1/nカウンタ18
とＤフリツプフロツプ（DFF）19と1/Nカウンタ20のクロ
ツク入力端子に入力されている。BDパルスはDFF19のデ
ータ入力端子に、DFF19のＱ出力は1/nカウンタ18の 入力端子に入力される。また1/Nカウンタ20のＱ出力はD
FF19のリセツト入力端子に入力されている。今、BDパル
スがＬ→Ｈレベルに変化すると最大遅れ時間1/nfrでDFF
19のＱ出力がＨレベルになり、1/nカウンタ18をリセツ
トすると共に1/Nカウンタ20をリセツト状態からカウン
トモードにさせる。nfr X.O17出力クロツク信号をＮカ
ウントすると1/Nカウンタ20のＱ出力はＨレベルにな
り、DFF19をリセツトし1/nカウンタ18をカウントモード
にする。一方1/Nカウンタ18をリセツトしDFF19をリセツ
トモードから動作モードにして次のBDパルスを待つ、こ
の様にして1/nカウンタ18の出力にBDパルスに同期したV
IDEOクロツク信号を出力させる。
いては、レーザビームを感光ドラム上に一定速度でスキ
ヤンしながら照射し、照射された所だけに印字トナーが
付着し、これを紙面に転写させて、文字や画像情報を紙
面上に形成するものであるが、感光ドラムとレーザビー
ムスキヤン方向と機械的に一定な位置にビームデイテク
ト（BD）ミラーを配置し、常にこのBDミラー位置にはレ
ーザビームを照射して、この反射光をフオトトランジス
タによって電気的なパルス信号（BDパルス）に変換して
感光ドラムに対するレーザビームのスキヤン同期信号と
する。このBDパルスに同期してレーザビームを変調する
同期クロツク信号（VIDEOクロツク信号）を発生させる
ために従来、第５図に示す様な位相同期信号発生器を使
用している。ビデオクロツク周波数frのｎ倍の周波数で
発振するnfr水晶発振器（XO）17の出力は1/nカウンタ18
とＤフリツプフロツプ（DFF）19と1/Nカウンタ20のクロ
ツク入力端子に入力されている。BDパルスはDFF19のデ
ータ入力端子に、DFF19のＱ出力は1/nカウンタ18の 入力端子に入力される。また1/Nカウンタ20のＱ出力はD
FF19のリセツト入力端子に入力されている。今、BDパル
スがＬ→Ｈレベルに変化すると最大遅れ時間1/nfrでDFF
19のＱ出力がＨレベルになり、1/nカウンタ18をリセツ
トすると共に1/Nカウンタ20をリセツト状態からカウン
トモードにさせる。nfr X.O17出力クロツク信号をＮカ
ウントすると1/Nカウンタ20のＱ出力はＨレベルにな
り、DFF19をリセツトし1/nカウンタ18をカウントモード
にする。一方1/Nカウンタ18をリセツトしDFF19をリセツ
トモードから動作モードにして次のBDパルスを待つ、こ
の様にして1/nカウンタ18の出力にBDパルスに同期したV
IDEOクロツク信号を出力させる。
BDパルスとVIDEOクロツク信号との間の同期ジツタ量
は1/nfrとなる。
は1/nfrとなる。
しかしながら、上記従来例においては、次の様な欠点
があった。
があった。
第３図に示す場合、同期クロツク信号の周波数精度
は、デイレーライン21の遅延時間τによって決まるた
め、パルスデイレーラインの様な高価な部品を必要とす
るだけでなく、タツプなどの選択等の調整を必要とす
る。またNANDゲート15のスレツシユレベルは一般に温度
及び電源電圧によって安定していないので安定性を確保
するのが難しかった。
は、デイレーライン21の遅延時間τによって決まるた
め、パルスデイレーラインの様な高価な部品を必要とす
るだけでなく、タツプなどの選択等の調整を必要とす
る。またNANDゲート15のスレツシユレベルは一般に温度
及び電源電圧によって安定していないので安定性を確保
するのが難しかった。
また、第５図に示す例の場合、同期クロツク信号の同
期ジツタ量は1/nカウンタ18のカウンタ値ｎによって定
まり、LBPにおいては一般的に紙面上における印字デー
タに問題がない様にｎ＝８にしている。たとえば240DPI
（Dot/inch）機の一例では、ビデオクロツク周波数は〜
1.55MHzであり、このクロツク信号を発生するために〜1
2.4MHzのX'tal発振器を使用している。近年、LBPには高
精細化が要望されており、600DPI機の場合縦横解像度バ
ランスの条件から、ビデオクロツク周波数は解像度比率
の２乗に比例し約9.7MHz になり、このクロツク周波数を発生するためには、〜7
7.6MHzにも及ぶ高周波のX'tal発振器を必要とする。こ
のような高周波数の信号を発生するためには、クリスタ
ルでもオーバートーン等の手法を利用せねばならず調整
の必要性、コストアツプの招来などから実用化が難かし
い。また高周波発振における不要輻射対策も大きな問題
であった。
期ジツタ量は1/nカウンタ18のカウンタ値ｎによって定
まり、LBPにおいては一般的に紙面上における印字デー
タに問題がない様にｎ＝８にしている。たとえば240DPI
（Dot/inch）機の一例では、ビデオクロツク周波数は〜
1.55MHzであり、このクロツク信号を発生するために〜1
2.4MHzのX'tal発振器を使用している。近年、LBPには高
精細化が要望されており、600DPI機の場合縦横解像度バ
ランスの条件から、ビデオクロツク周波数は解像度比率
の２乗に比例し約9.7MHz になり、このクロツク周波数を発生するためには、〜7
7.6MHzにも及ぶ高周波のX'tal発振器を必要とする。こ
のような高周波数の信号を発生するためには、クリスタ
ルでもオーバートーン等の手法を利用せねばならず調整
の必要性、コストアツプの招来などから実用化が難かし
い。また高周波発振における不要輻射対策も大きな問題
であった。
本発明の目的は、上記問題点を解決し、コストアップ
を将来することなく、不要輻射を防止して、安定した同
期クロック信号を発生することができる位相同期信号発
生器を提供することである。
を将来することなく、不要輻射を防止して、安定した同
期クロック信号を発生することができる位相同期信号発
生器を提供することである。
上記目的を達成するために、 本発明にしたがう位相同期信号発生器は、外部から入
力されるトリガ信号に同期した同期クロック信号を発生
する位相同期信号発生器において、 電圧レベルが徐々に上昇及び下降する三角波信号を発
生する三角波信号発生手段と、 前記三角波信号発生手段により発生された三角波信号
を相互に異なる複数の基準電圧と比較する比較手段と、 前記トリガ信号に同期して、前記比較手段による比較
結果に応じたデータを記憶する記憶手段と、 前記記憶手段の記憶されたデータに基づいて、前記ト
リガ信号に同期した同期クロック信号を出力するクロッ
ク出力手段とを有する。
力されるトリガ信号に同期した同期クロック信号を発生
する位相同期信号発生器において、 電圧レベルが徐々に上昇及び下降する三角波信号を発
生する三角波信号発生手段と、 前記三角波信号発生手段により発生された三角波信号
を相互に異なる複数の基準電圧と比較する比較手段と、 前記トリガ信号に同期して、前記比較手段による比較
結果に応じたデータを記憶する記憶手段と、 前記記憶手段の記憶されたデータに基づいて、前記ト
リガ信号に同期した同期クロック信号を出力するクロッ
ク出力手段とを有する。
好適には、更に、前記三角波信号発生手段により発生
された三角波信号と同じ周波数、かつ位相同期した方形
波信号を出力する方形波信号出力手段を有し、前記記憶
手段は、前記トリガ信号に同期して、前記比較手段によ
る比較結果及び前記方形波信号に応じたデータを記憶す
る。
された三角波信号と同じ周波数、かつ位相同期した方形
波信号を出力する方形波信号出力手段を有し、前記記憶
手段は、前記トリガ信号に同期して、前記比較手段によ
る比較結果及び前記方形波信号に応じたデータを記憶す
る。
また好適には、前記三角波信号発生手段及び前記方形
波信号出力手段は、振幅が固定された三角波信号及びそ
れと同じ周波数、かつ位相同期した方形波信号を発生す
る可変周波数発振器により構成され、更に基準クロック
信号の位相と前記方形波信号の位相とを比較し、前記可
変周波数発振器の周波数制御信号を発生する位相比較手
段を有する。
波信号出力手段は、振幅が固定された三角波信号及びそ
れと同じ周波数、かつ位相同期した方形波信号を発生す
る可変周波数発振器により構成され、更に基準クロック
信号の位相と前記方形波信号の位相とを比較し、前記可
変周波数発振器の周波数制御信号を発生する位相比較手
段を有する。
第１図は本発明の位相同期信号発生器の実施例の全体
ブロツクを示す。VCO1,位相比較器（PD）3,水晶発振器
（XO）４からなる部分が同期クロツク信号と一致した周
期の三角波信号を出力する三角波発生器である。
ブロツクを示す。VCO1,位相比較器（PD）3,水晶発振器
（XO）４からなる部分が同期クロツク信号と一致した周
期の三角波信号を出力する三角波発生器である。
VCO1の内部回路は例えば第６図に示す様な構成をして
いる。
いる。
Q1Q3,Q2Q4,Q5Q6,Q8Q9,Q7Q10,Q11Q13,Q12
Q14,Q15Q18,Q16Q17のトランジスタのペア性が確
保されていてかつ、R1＝R3,R2＝R4,R5＝R7＝R12＝R6/2
＝R11/2,R8＝R10＝R9/2,R13＝R15＝R14/2,I1〜I5は定電
流源、IXは三角波信号の周波数を決定する制御定電流源
であるとする。今、Q4のエミツタがＨレベル（VCC−2V
BE）でQ2のエミツタがＬレベル（VCC−2VBE−（R1＋
R2）・I3）とすると、Q8とQ9の差動ペアはQ8がONし（Q9
がOFF）、カレントミラーQ7,Q10によってQ10のコレクタ
よりコンデンサC11に電流IXが供給され、C1は充電さ
れ、Q6のベース電圧は単調上昇し、VCC−2VBE近くにな
るとQ6には徐々に電流が流れ出し、したがってQ4のエミ
ツタ電圧が徐々に下降し（Q2のエミツタ電圧が徐々に上
昇し）、やがてQ6がONしQ4のエミツタがＬレベル（VCC
−2VBE−（R3＋R4）・I3）となり、Q5がOFFし、Q2のエ
ミツタがＨレベル（VCC−2VBE）の状態に変化する。こ
の時、Q9がONし（Q8はOFF）、カレントミラーQ11,Q13に
よってQ11のコレクタ電流IXが流れ、さらにカレントミ
ラーQ12,Q14によってQ14コレクタ電流IXによってコンデ
ンサC1に充電電流が流れ、Q6のベース電圧を単調減少さ
せる。Q6のベース電圧がVCC−2VBE−（R3＋R4）I3近く
なるとQ5に徐々に電流が流れ出し、したがってQ2のエミ
ツタ電圧が徐々に下降し（Q4エミツタ電圧が徐々に上昇
し）、やがてQ5がONし、Q2のエミツタがＬレベル（VCC
−2VBE−（R1＋R2）・I3）、Q6がOFFし、Q4のエミツタ
がＨレベル（VCC−2VBE）の最初の状態に戻る。以後こ
れを繰り返す。
Q14,Q15Q18,Q16Q17のトランジスタのペア性が確
保されていてかつ、R1＝R3,R2＝R4,R5＝R7＝R12＝R6/2
＝R11/2,R8＝R10＝R9/2,R13＝R15＝R14/2,I1〜I5は定電
流源、IXは三角波信号の周波数を決定する制御定電流源
であるとする。今、Q4のエミツタがＨレベル（VCC−2V
BE）でQ2のエミツタがＬレベル（VCC−2VBE−（R1＋
R2）・I3）とすると、Q8とQ9の差動ペアはQ8がONし（Q9
がOFF）、カレントミラーQ7,Q10によってQ10のコレクタ
よりコンデンサC11に電流IXが供給され、C1は充電さ
れ、Q6のベース電圧は単調上昇し、VCC−2VBE近くにな
るとQ6には徐々に電流が流れ出し、したがってQ4のエミ
ツタ電圧が徐々に下降し（Q2のエミツタ電圧が徐々に上
昇し）、やがてQ6がONしQ4のエミツタがＬレベル（VCC
−2VBE−（R3＋R4）・I3）となり、Q5がOFFし、Q2のエ
ミツタがＨレベル（VCC−2VBE）の状態に変化する。こ
の時、Q9がONし（Q8はOFF）、カレントミラーQ11,Q13に
よってQ11のコレクタ電流IXが流れ、さらにカレントミ
ラーQ12,Q14によってQ14コレクタ電流IXによってコンデ
ンサC1に充電電流が流れ、Q6のベース電圧を単調減少さ
せる。Q6のベース電圧がVCC−2VBE−（R3＋R4）I3近く
なるとQ5に徐々に電流が流れ出し、したがってQ2のエミ
ツタ電圧が徐々に下降し（Q4エミツタ電圧が徐々に上昇
し）、やがてQ5がONし、Q2のエミツタがＬレベル（VCC
−2VBE−（R1＋R2）・I3）、Q6がOFFし、Q4のエミツタ
がＨレベル（VCC−2VBE）の最初の状態に戻る。以後こ
れを繰り返す。
したがってQ6のベース（Q15のベース）には第７図
（３）に示す様な三角波信号が出力される。また、差動
ペアＤとして第７図（１），（２）に示す様に差動方形
波ペアを出力する（第７図（１）がＱ出力である）。
（３）に示す様な三角波信号が出力される。また、差動
ペアＤとして第７図（１），（２）に示す様に差動方形
波ペアを出力する（第７図（１）がＱ出力である）。
第７図（３）に示す三角波信号のＨレベルはVCC−2V
BE−ΔＶでＬレベルはVCC−2VBE−（R1＋R2）I3＋ΔＶ
である。ΔＶはI3の値とR1＋R2の値で定まる電圧であ
る。したがって振巾は（R1＋R2）・I3−２ΔＶとなる。
BE−ΔＶでＬレベルはVCC−2VBE−（R1＋R2）I3＋ΔＶ
である。ΔＶはI3の値とR1＋R2の値で定まる電圧であ
る。したがって振巾は（R1＋R2）・I3−２ΔＶとなる。
次に、発振周期T0は２（（R1＋R2）・I3−２ΔＶ）・
C1/Ixとなる。
C1/Ixとなる。
R1とR2の“分岐点”（R3とR4の“分岐点”）より差動
方形波ペアＤを取り出したのは適当な振巾（0.2VP-P〜
0.3VP-P）にするためである。図中には記述していない
が当然バツフア出力して適当な電圧にして使用する。Q1
5,Q18,Q16,Q17,Q19からなる回路はフイードバツク型バ
ツフア回路であり、出力端子Ｃには第７図（３）と一致
した三角波信号が出力される。
方形波ペアＤを取り出したのは適当な振巾（0.2VP-P〜
0.3VP-P）にするためである。図中には記述していない
が当然バツフア出力して適当な電圧にして使用する。Q1
5,Q18,Q16,Q17,Q19からなる回路はフイードバツク型バ
ツフア回路であり、出力端子Ｃには第７図（３）と一致
した三角波信号が出力される。
第８図は位相比較器３の回路例を示すものである。
Q20Q23,Q24Q26,Q22Q27,Q21Q31,Q25Q28,Q29
Q30,のトランジスタのペア性が確保されていてかつ、
R16＝R23＝R17/2,R18＝R20＝R19/2,R21＝R24＝R22/2,I6
は定電流源である。
Q30,のトランジスタのペア性が確保されていてかつ、
R16＝R23＝R17/2,R18＝R20＝R19/2,R21＝R24＝R22/2,I6
は定電流源である。
この位相比較器にはVCO1の出力方形波ペアＤと水晶発
振器４の出力方形波ペアＥが入力される。２つの方形波
信号の周波数が等しく位相差が±90゜の時Q31のコレク
タ電流とQ30コレクタ電流の平均電流レベルはそれぞれI
6/2となり、コンデンサC2によってクロツク成分を取り
除くと図に示す様に誤差電流ΔＩは“0"となる。今、方
形波ペアＥに対して方形波ペアＤの位相が±90゜より遅
れた時、ΔＩが流れ出す様に方形波ペアの極性を設定す
ると制御電流IX（＝I0＋ΔI,I0は定電流）は増加し、VC
O1の発振周波数は上昇し、位相遅れを補正する方向に働
き、この様にしてVCO1の発振出力はX'tal発振器４に位
相同期する。
振器４の出力方形波ペアＥが入力される。２つの方形波
信号の周波数が等しく位相差が±90゜の時Q31のコレク
タ電流とQ30コレクタ電流の平均電流レベルはそれぞれI
6/2となり、コンデンサC2によってクロツク成分を取り
除くと図に示す様に誤差電流ΔＩは“0"となる。今、方
形波ペアＥに対して方形波ペアＤの位相が±90゜より遅
れた時、ΔＩが流れ出す様に方形波ペアの極性を設定す
ると制御電流IX（＝I0＋ΔI,I0は定電流）は増加し、VC
O1の発振周波数は上昇し、位相遅れを補正する方向に働
き、この様にしてVCO1の発振出力はX'tal発振器４に位
相同期する。
VCO1からの三角波信号はレベルコンパレータ５〜８に
入力される。レベルコンパレータ５〜８に与えられる基
準電圧V1〜V4（Vn;n＝１〜４）は次式で示される。
入力される。レベルコンパレータ５〜８に与えられる基
準電圧V1〜V4（Vn;n＝１〜４）は次式で示される。
Vn＝VCC−2VBE＋（R1＋R2）・I3＋ΔＶ ＋（2n−１）・（（R1＋R2）・I3−２ΔＶ）/8 レベルコンパレータ５〜８の出力パルス信号C1〜C4は
位相計測記憶回路９に入力される。またこの回路にはVC
O1の方形波出力のＱ信号が入力される。位相計測記憶回
路９は入力端子Ｋに入力される同期トリガ信号のエツヂ
（この場合立ち上がりとする）でラツチするラツチ回路
群である。Ｑ出力のラツチ出力データをD0,C1〜C4のラ
ツチ出力データをD1〜D4とすると三角波信号に対する同
期トリガ信号の位相範囲Z1〜Z8によって第９図に示す様
なラツチ出力データ（位相データ）となる。この位相デ
ータは出力リセツトコントロール回路10と出力セツトコ
ントロール回路11に入力される。この２つの回路にはレ
ベルコンパレータの出力パルス信号C1〜C4及びVCO1の出
力方形波Ｑ信号も入力されている。
位相計測記憶回路９に入力される。またこの回路にはVC
O1の方形波出力のＱ信号が入力される。位相計測記憶回
路９は入力端子Ｋに入力される同期トリガ信号のエツヂ
（この場合立ち上がりとする）でラツチするラツチ回路
群である。Ｑ出力のラツチ出力データをD0,C1〜C4のラ
ツチ出力データをD1〜D4とすると三角波信号に対する同
期トリガ信号の位相範囲Z1〜Z8によって第９図に示す様
なラツチ出力データ（位相データ）となる。この位相デ
ータは出力リセツトコントロール回路10と出力セツトコ
ントロール回路11に入力される。この２つの回路にはレ
ベルコンパレータの出力パルス信号C1〜C4及びVCO1の出
力方形波Ｑ信号も入力されている。
第２図はこれらの動作を説明するロジツク回路例を示
すものである。
すものである。
EXNOR回路10a〜10d及び５入力AND回路10eから成る回
路が出力セツトコントロール回路10でEXNOR回路11n〜11
q及び５入力AND回路11rから成る回路が出力リセツトコ
ントロール回路11である。DFF13s,13tからなる回路が出
力クリア回路13で、OR回路14f、NOR回路14m、NAND回路1
4g〜14j、４入力AND回路14k,4入力NOR回路14lからなる
回路が極性データコントロール回路14で第１図には記述
していない部分である。
路が出力セツトコントロール回路10でEXNOR回路11n〜11
q及び５入力AND回路11rから成る回路が出力リセツトコ
ントロール回路11である。DFF13s,13tからなる回路が出
力クリア回路13で、OR回路14f、NOR回路14m、NAND回路1
4g〜14j、４入力AND回路14k,4入力NOR回路14lからなる
回路が極性データコントロール回路14で第１図には記述
していない部分である。
今、例えば位相データD0〜D4とC0〜C4（C0はＱ信号と
する）が一致した時出力をセツトしたとすると第９図に
示す様にリセツトタイミングをC0〜C4が図に示すような
データになった時行なえば出力に方形波（デユーティ50
％）同期クロツク信号が出力される。
する）が一致した時出力をセツトしたとすると第９図に
示す様にリセツトタイミングをC0〜C4が図に示すような
データになった時行なえば出力に方形波（デユーティ50
％）同期クロツク信号が出力される。
出力リセツトコントロール回路において位相データ入
力（D1〜D4）が負論理を使用し“並びを逆”（C1→C4に
対して▲▼→▲▼）にしているのは第９図より
明白に理解できるであろう（この関係は位相データ数、
及びレベルコンパレータ数に関係なく成り立つ）。14k,
14l,14mから成る回路は入力同期トリガ位相範囲Z1及びZ
5の時、極性データC0を無視するためのものである（Z1
及びZ5における動作を安定にするためのものである）。
第７図（４）〜（11）に入力同期トリガ位相範囲Z1〜Z8
各々に対する出力同期クロツク信号の波形を示す。
力（D1〜D4）が負論理を使用し“並びを逆”（C1→C4に
対して▲▼→▲▼）にしているのは第９図より
明白に理解できるであろう（この関係は位相データ数、
及びレベルコンパレータ数に関係なく成り立つ）。14k,
14l,14mから成る回路は入力同期トリガ位相範囲Z1及びZ
5の時、極性データC0を無視するためのものである（Z1
及びZ5における動作を安定にするためのものである）。
第７図（４）〜（11）に入力同期トリガ位相範囲Z1〜Z8
各々に対する出力同期クロツク信号の波形を示す。
なぜならば同期トリガ信号が入力されると出力クリア
回路13内のDFF13sのＱ出力はただちにＨレベルとなるRS
FF12をクリアする。クリアが解除されるのは同期トリガ
信号が入力されてから最初のリセツトパルス（５入力AN
D回路11rの出力）が出力された時であるから、同期トリ
ガ信号入力と同時に出力端子Ｌの“L"レベルはリセツト
パルスが出力されるまで保証される。またこの時点でも
リセツトパルスであるので出力端子Ｌは“L"レベルのま
まである。次の時点でセツトパルスが発生した時点で初
めて出力を“H"レベルにする。したがって第７図（４）
〜（11）に示す様な同期クロツク出力波形となるのであ
る。その様にすることによって図中斜線で示している１
つ前の同期クロツク信号との識別が容易にできる。
回路13内のDFF13sのＱ出力はただちにＨレベルとなるRS
FF12をクリアする。クリアが解除されるのは同期トリガ
信号が入力されてから最初のリセツトパルス（５入力AN
D回路11rの出力）が出力された時であるから、同期トリ
ガ信号入力と同時に出力端子Ｌの“L"レベルはリセツト
パルスが出力されるまで保証される。またこの時点でも
リセツトパルスであるので出力端子Ｌは“L"レベルのま
まである。次の時点でセツトパルスが発生した時点で初
めて出力を“H"レベルにする。したがって第７図（４）
〜（11）に示す様な同期クロツク出力波形となるのであ
る。その様にすることによって図中斜線で示している１
つ前の同期クロツク信号との識別が容易にできる。
このように本実施例では、三角波信号を出力するVCO
を同期クロツク信号と等しい周波数を出力する基準発振
器と位相比較し、位相同期させ、この三角波信号を各々
異なった基準電圧でレベル比較する複数のレベルコンパ
レータでパルス信号に変換し、このパルス信号群と三角
波と位相の一致した方形波信号を同期トリガ信号の入力
タイミングで各々ラツチすることによって同期トリガ信
号の位相を計測しかつ次に同期トリガ信号が入力される
タイミングまで記憶し、これらの位相データをもとに出
力セツトコントロール回路及び出力リセツトコントロー
ル回路を制御して、これら２つの回路の出力信号タイミ
ングによって出力RSFF（フリツプフロツプ）それぞれセ
ツト及びリセツトすることによってRSFF出力に同期クロ
ツク信号を出力させたことにより、同期クロツク信号よ
り高いクロツク周波数を使用せずに安定に同期トリガ信
号に同期した同期クロツク信号を出力させることができ
る効果がある。
を同期クロツク信号と等しい周波数を出力する基準発振
器と位相比較し、位相同期させ、この三角波信号を各々
異なった基準電圧でレベル比較する複数のレベルコンパ
レータでパルス信号に変換し、このパルス信号群と三角
波と位相の一致した方形波信号を同期トリガ信号の入力
タイミングで各々ラツチすることによって同期トリガ信
号の位相を計測しかつ次に同期トリガ信号が入力される
タイミングまで記憶し、これらの位相データをもとに出
力セツトコントロール回路及び出力リセツトコントロー
ル回路を制御して、これら２つの回路の出力信号タイミ
ングによって出力RSFF（フリツプフロツプ）それぞれセ
ツト及びリセツトすることによってRSFF出力に同期クロ
ツク信号を出力させたことにより、同期クロツク信号よ
り高いクロツク周波数を使用せずに安定に同期トリガ信
号に同期した同期クロツク信号を出力させることができ
る効果がある。
以上説明したように、本発明によれば、コストアップ
を将来することなく、不要輻射を防止して、安定した同
期クロック信号を発生することができる。
を将来することなく、不要輻射を防止して、安定した同
期クロック信号を発生することができる。
第１図は本発明の一実施例の位相同期発生器の回路図、 第２図は同期クロツク信号の出力ロジツク回路例を示す
回路図、 第３図は従来技術の位相同期発生回路例を示す回路図、 第４図は第３図示の位相同期発生回路例を示す回路図、 第５図は他の従来技術の位相同期発生回路例を示す回路
図、 第６図は第１図示の可変周波発振器の回路例を示す回路
図、 第７図は第１図示の位相同期信号発生回路の動作を説明
するためのタイミングチヤート、 第８図は第１図示の位相比較回路例を示す回路図、 第９図は位相計測データと出力リセツトタイミングとの
関係を示す図である。 １……可変周波数発振器 ３……位相比較器 ４……水晶発振器 ５〜８……レベルコンパレータ ９……位相計測記憶回路 10……出力セツトコントロール回路 11……出力リセツトコントロール回路 13……出力クリア回路
回路図、 第３図は従来技術の位相同期発生回路例を示す回路図、 第４図は第３図示の位相同期発生回路例を示す回路図、 第５図は他の従来技術の位相同期発生回路例を示す回路
図、 第６図は第１図示の可変周波発振器の回路例を示す回路
図、 第７図は第１図示の位相同期信号発生回路の動作を説明
するためのタイミングチヤート、 第８図は第１図示の位相比較回路例を示す回路図、 第９図は位相計測データと出力リセツトタイミングとの
関係を示す図である。 １……可変周波数発振器 ３……位相比較器 ４……水晶発振器 ５〜８……レベルコンパレータ ９……位相計測記憶回路 10……出力セツトコントロール回路 11……出力リセツトコントロール回路 13……出力クリア回路
フロントページの続き (56)参考文献 特開 昭58−201479（ＪＰ，Ａ) 特開 昭63−231390（ＪＰ，Ａ) 特開 平２−33194（ＪＰ，Ａ) 特開 昭63−224480（ＪＰ，Ａ) 特開 昭64−54924（ＪＰ，Ａ) 特開 昭58−220588（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/06 H04N 5/12
Claims (3)
- 【請求項１】外部から入力されるトリガ信号に同期した
同期クロック信号を発生する位相同期信号発生器におい
て、 電圧レベルが徐々に上昇及び下降する三角波信号を発生
する三角波信号発生手段と、 前記三角波信号発生手段により発生された三角波信号を
相互に異なる複数の基準電圧と比較する比較手段と、 前記トリガ信号に同期して、前記比較手段による比較結
果に応じたデータを記憶する記憶手段と、前記比較手段
からの各比較出力を、 前記記憶手段の記憶されたデータでデコードした信号に
基づいて、前記トリガ信号に同期した同期クロック信号
を出力するクロック出力手段とを有することを特徴とす
る位相同期信号発生器。 - 【請求項２】更に、前記三角波信号発生手段により発生
された三角波信号と同じ周波数、かつ位相同期した方形
波信号を出力する方形波信号出力手段を有し、前記記憶
手段は、前記トリガ信号に同期して、前記比較手段によ
る比較結果及び前記方形波信号に応じたデータを記憶す
ることを特徴とする請求項１記載の位相同期信号発生
器。 - 【請求項３】前記三角波信号発生手段及び前記方形波信
号出力手段は、振幅が固定された三角波信号及びそれと
同じ周波数、かつ位相同期した方形波信号を発生する可
変周波数発振器により構成され、更に基準クロック信号
の位相と前記方形波信号の位相とを比較し、前記可変周
波数発振器の周波数制御信号を発生する位相比較手段を
有することを特徴とする請求項第２項記載の位相同期信
号発生器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169230A JP2840395B2 (ja) | 1990-06-26 | 1990-06-26 | 位相同期信号発生器 |
| US07/718,254 US5220201A (en) | 1990-06-26 | 1991-06-20 | Phase-locked signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169230A JP2840395B2 (ja) | 1990-06-26 | 1990-06-26 | 位相同期信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0457479A JPH0457479A (ja) | 1992-02-25 |
| JP2840395B2 true JP2840395B2 (ja) | 1998-12-24 |
Family
ID=15882643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2169230A Expired - Fee Related JP2840395B2 (ja) | 1990-06-26 | 1990-06-26 | 位相同期信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2840395B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111650422B (zh) * | 2020-04-20 | 2022-09-16 | 南方电网科学研究院有限责任公司 | 高压直流系统的同步触发方法、系统及存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58201479A (ja) * | 1982-05-20 | 1983-11-24 | Matsushita Electric Ind Co Ltd | クロツク再生装置 |
| JPS63224480A (ja) * | 1987-03-13 | 1988-09-19 | Nec Corp | 同期信号発生装置 |
| JPS63231390A (ja) * | 1987-03-19 | 1988-09-27 | 富士通株式会社 | ビデオ同期信号発生回路 |
| JP3024130B2 (ja) * | 1988-07-22 | 2000-03-21 | 松下電器産業株式会社 | 任意位相抽出回路 |
-
1990
- 1990-06-26 JP JP2169230A patent/JP2840395B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0457479A (ja) | 1992-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502419A (en) | Pulse width modulation signal generation and triangular wave signal generator for the same | |
| US6154246A (en) | Image processing apparatus and image forming apparatus | |
| JP2840395B2 (ja) | 位相同期信号発生器 | |
| US5059987A (en) | Synchronizing signal generating system | |
| JP4289771B2 (ja) | 周波数シンセサイザ及び周波数変換方法 | |
| JP3088590B2 (ja) | 位相同期信号発生装置 | |
| JPH04126413A (ja) | 位相同期信号発生器 | |
| JP4012661B2 (ja) | 信号生成回路、半導体レーザ駆動制御回路及び画像形成装置 | |
| JP2986159B2 (ja) | 光走査装置の同期回路 | |
| JPH0456414A (ja) | 位相同期信号発生器 | |
| JPS6230466A (ja) | 半導体レ−ザ−出力調整方法 | |
| JP2880263B2 (ja) | 位相同期信号発生器 | |
| JP3093287B2 (ja) | Ａ／ｄ変換器 | |
| JP2001341351A (ja) | 画像形成装置 | |
| JPH01237512A (ja) | 光走査装置 | |
| JP3056505B2 (ja) | 同期回路 | |
| JPH0363249B2 (ja) | ||
| JPH0458613A (ja) | クロック信号発生器 | |
| JP3576587B2 (ja) | パルス幅変調回路及びクロック生成回路 | |
| JPH08307249A (ja) | 位相同期信号発生装置 | |
| JPH11263040A (ja) | 画像形成装置 | |
| JPH09200003A (ja) | 基準信号発生装置およびその方法と、それを用いた画像処理装置 | |
| JPH09323441A (ja) | 信号発生回路 | |
| JPS63279657A (ja) | 位相同期装置 | |
| JPH1079664A (ja) | 位相同期クロック信号発生器及び位相同期クロック信号発生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |