JPS63224480A - 同期信号発生装置 - Google Patents
同期信号発生装置Info
- Publication number
- JPS63224480A JPS63224480A JP62058005A JP5800587A JPS63224480A JP S63224480 A JPS63224480 A JP S63224480A JP 62058005 A JP62058005 A JP 62058005A JP 5800587 A JP5800587 A JP 5800587A JP S63224480 A JPS63224480 A JP S63224480A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- signals
- data latch
- delayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 28
- 230000010355 oscillation Effects 0.000 claims description 17
- 230000001960 triggered effect Effects 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 abstract description 3
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009412 basement excavation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Dram (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は同期信号発生装置に関し、特にディスプレイ上
に表示されている画像の上に他の画像を重畳して表示す
る走査型表示装置用の同期信号発生装置に関する。
に表示されている画像の上に他の画像を重畳して表示す
る走査型表示装置用の同期信号発生装置に関する。
（従来の技術〕
従来、この種の同期信号発生装置は、例えばテレビジョ
ン受像機のような走査型表示装置において、放送画像の
表示とは別にチャンネル番号や音量の表示（以後異種画
像という）をするために利用されている。このためには
、放送画像用の映像信号に異種画像の映像信号を重畳し
なければならず、そのための信号処理に、いわゆるオン
・スクリーン・キャラクタ・ジェネレータ（以下キャラ
クタ・ジェネレータと呼ぶ）と称する半導体集積回路装
置を使用している。ここで異種画像は表示装置の画面の
定まった位置に表示しなければならない。すなわち、画
面における異種画像の水平位置を決めなければならない
。
ン受像機のような走査型表示装置において、放送画像の
表示とは別にチャンネル番号や音量の表示（以後異種画
像という）をするために利用されている。このためには
、放送画像用の映像信号に異種画像の映像信号を重畳し
なければならず、そのための信号処理に、いわゆるオン
・スクリーン・キャラクタ・ジェネレータ（以下キャラ
クタ・ジェネレータと呼ぶ）と称する半導体集積回路装
置を使用している。ここで異種画像は表示装置の画面の
定まった位置に表示しなければならない。すなわち、画
面における異種画像の水平位置を決めなければならない
。
第３図は従来のキャラクタ・ジェネレータを示すブロッ
ク図、第４図は第３図における水平同期信号５５と発掘
出力５６との関係を示すタイミングチャートである。キ
ャラクタ・ジェネレータ５０は水平入力端子５１より水
平同期信号５５を人力し、水平同期信号５５に同期させ
て、発振器５２を動作開始させたり、停止させたりして
発振出力５６を得る。
ク図、第４図は第３図における水平同期信号５５と発掘
出力５６との関係を示すタイミングチャートである。キ
ャラクタ・ジェネレータ５０は水平入力端子５１より水
平同期信号５５を人力し、水平同期信号５５に同期させ
て、発振器５２を動作開始させたり、停止させたりして
発振出力５６を得る。
この発振出力５６は信号処理装置５３のクロック源とし
て各部に供給され、信号処理装置５３に所望の信号を出
力端子５４に出力させる。
て各部に供給され、信号処理装置５３に所望の信号を出
力端子５４に出力させる。
上述した従来の同期信号発生装置は、発掘器の発振動作
を水平同期信号に同期して開始および停止させなければ
ならないため、発掘起動特性が良好な発振器を必要し、
この良好発掘起動特性の発振器は、発振時に大電流を消
費し、また発振振幅も大きいため、他の回路に対する雑
音源になる欠点があり、また他の発振器を有する機能回
路（例えばマイクロ・コンピュータ）等と同一半導体基
板上に集積回路化する場合にでも同期信号発生装置専用
の発振器端子を２本必要とし、重畳な集積回路の外部端
子を消費してしまうという欠点がある。
を水平同期信号に同期して開始および停止させなければ
ならないため、発掘起動特性が良好な発振器を必要し、
この良好発掘起動特性の発振器は、発振時に大電流を消
費し、また発振振幅も大きいため、他の回路に対する雑
音源になる欠点があり、また他の発振器を有する機能回
路（例えばマイクロ・コンピュータ）等と同一半導体基
板上に集積回路化する場合にでも同期信号発生装置専用
の発振器端子を２本必要とし、重畳な集積回路の外部端
子を消費してしまうという欠点がある。
（問題点を解決するための手段〕
本発明の同期信号発生装置は、同期信号を入力するとト
リガ信号を出力するトリガ信号発生器と、原発振信号を
人力すると、原発振信号の１周期に相当する時間内より
短かい相異なる遅延時間を有する複数の遅延信号を出力
する遅延信号発生器と、複数の遅延信号を入力し、トリ
ガ信号にトリガされた時点で入力した複数の遅延信号の
論理レベルをそれぞれラッチするデータラッチ回路と、
データラッチ回路がラッチした論理レベルのデータから
トリガ信号でデータラッチ回路がトリガされた後、所定
番目に遅延信号発生器から出力される遅延信号を検出す
るプライオリティデコーダと、プライオリティデコーダ
の検出した遅延信号のみを複数の遅延信号から選択し、
出力する選択回路とを有する同期信号発生装置。
リガ信号を出力するトリガ信号発生器と、原発振信号を
人力すると、原発振信号の１周期に相当する時間内より
短かい相異なる遅延時間を有する複数の遅延信号を出力
する遅延信号発生器と、複数の遅延信号を入力し、トリ
ガ信号にトリガされた時点で入力した複数の遅延信号の
論理レベルをそれぞれラッチするデータラッチ回路と、
データラッチ回路がラッチした論理レベルのデータから
トリガ信号でデータラッチ回路がトリガされた後、所定
番目に遅延信号発生器から出力される遅延信号を検出す
るプライオリティデコーダと、プライオリティデコーダ
の検出した遅延信号のみを複数の遅延信号から選択し、
出力する選択回路とを有する同期信号発生装置。
℃作 用）
このように、原発振信号をそれぞれ異なる遅延時間だけ
遅らせた複数の遅延信号の中から、データラッチ回路が
トリガ信号でトリガされた後、所定番目に遅延信号発生
器から出力される遅延信号を選択回路で選択し出力する
ので、同期信号用の発振器を外部からの同期信号に合わ
せてスタート／ストップする必要がなくなる。
遅らせた複数の遅延信号の中から、データラッチ回路が
トリガ信号でトリガされた後、所定番目に遅延信号発生
器から出力される遅延信号を選択回路で選択し出力する
ので、同期信号用の発振器を外部からの同期信号に合わ
せてスタート／ストップする必要がなくなる。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の同期信号発生装置の一実施例を示すブ
ロック図、第２図（ａ）は第１図の原発振信号６、各遅
延信号８Ａ、８Ｂ、〜、８Ｌとトリガ信号９とのタイミ
ング例を示す波形図、第２図（ｂ）はトリガ信号９の立
下り時に遅延信号８Ａ、ＢＢ、〜、８Ｌの論理レベルを
ラッチしたデータラッチ回路３のデータラッチ出力信号
１１Ａ、１１８．〜，１１Ｌを示す説明図である。トリ
ガ信号発生器１は同期信号７を入力してパルス幅Ｔ１の
トリガ信号９を発生する。遅延信号発生器２は原発振信
号６を入力し、原発振信号６より原発振信号６の周期Ｔ
・。のｌ／１２である位相差時間りずつ順次遅延時間が
増加した遅延信号８八、８Ｂ、〜、８Ｌを出力する。デ
ータラッチ回路３は遅延信号８Ａ、８Ｂ、〜、８Ｌとト
リガ信号９を人力し、トリガ信号９の立下り時の遅延信
号８＾、８Ｂ、〜、８Ｌの論理レベルをラッチしデータ
ラッチ出力信号１１Ａ、ｌＩＢ、〜、ＩＩＬを出力する
。これらデータラッチ出力信号１１Ａ、ＩＩＢ、〜、Ｉ
ＩＬはラッチされた遅延信号８Ａ、８Ｂ、〜、８Ｌにそ
れぞれ対応している。そこでデータラッチ出力信号＋１
Ｈに注目する。第２図（ｂ）において、データラッチ出
力信号１１Ｅは“Ｏ”であり、これに対応するのは遅延
信号８Ｅである。
ロック図、第２図（ａ）は第１図の原発振信号６、各遅
延信号８Ａ、８Ｂ、〜、８Ｌとトリガ信号９とのタイミ
ング例を示す波形図、第２図（ｂ）はトリガ信号９の立
下り時に遅延信号８Ａ、ＢＢ、〜、８Ｌの論理レベルを
ラッチしたデータラッチ回路３のデータラッチ出力信号
１１Ａ、１１８．〜，１１Ｌを示す説明図である。トリ
ガ信号発生器１は同期信号７を入力してパルス幅Ｔ１の
トリガ信号９を発生する。遅延信号発生器２は原発振信
号６を入力し、原発振信号６より原発振信号６の周期Ｔ
・。のｌ／１２である位相差時間りずつ順次遅延時間が
増加した遅延信号８八、８Ｂ、〜、８Ｌを出力する。デ
ータラッチ回路３は遅延信号８Ａ、８Ｂ、〜、８Ｌとト
リガ信号９を人力し、トリガ信号９の立下り時の遅延信
号８＾、８Ｂ、〜、８Ｌの論理レベルをラッチしデータ
ラッチ出力信号１１Ａ、ｌＩＢ、〜、ＩＩＬを出力する
。これらデータラッチ出力信号１１Ａ、ＩＩＢ、〜、Ｉ
ＩＬはラッチされた遅延信号８Ａ、８Ｂ、〜、８Ｌにそ
れぞれ対応している。そこでデータラッチ出力信号＋１
Ｈに注目する。第２図（ｂ）において、データラッチ出
力信号１１Ｅは“Ｏ”であり、これに対応するのは遅延
信号８Ｅである。
遅延信号８Ｅより位相差時間りだけ位相が進んでいるも
のは遅延信号８Ｄである。遅延信号８Ｄに対応するのは
データラッチ出力信号１１Ｄであり値は”１”である。
のは遅延信号８Ｄである。遅延信号８Ｄに対応するのは
データラッチ出力信号１１Ｄであり値は”１”である。
また、遅延信号８Ｅより位相差時間りだけ位相が遅れて
いるのは遅延信号８Ｆである。遅延信号８Ｆに対応する
のはデータラッチ出力信号１１Ｆであり、値は”０”で
ある。このように、遅延信号８Ａ、８Ｂ、〜、８Ｌとデ
ータラッチ出力信号１１＾、１１８．〜．ＩＩＬとから
見てデータラッチ出力信号＋１Ｅように、自分より位相
差時間りだけ進んだ遅延信号の対応するラッチ出力信号
が１で自分のラッチ出力信号は”０“自分より位相差時
間りだけ遅れた遅延信号の対応するラッチ出力信号が０
の部分というのは、第２図（ｂ）のように１カ所しかな
い。このような１カ所をプライオリティデコーダ５はデ
ータラッチ出力信号１１＾、ＩＩＢ、〜、ｌＩＬより検
出、つまり”ｌ“レベルのデータ出力イ８号′１１＾、
ＪＩＢ、〜、１１Ｌより位相の遅れた最初の″０°レベ
ルのデータラッチ出力信号１１Ｅを検出する。この検出
されたデータラッチ出力信号＋１Ｈの情報をプライオリ
ティデコーダ５より入力した選択回路４は、入力してい
る遅延信号８Ａ、８Ｂ、〜、８Ｌのうちデータラッチ出
力信号＋１Ｅに対応する遅延信号８Ｅを出力信号ｌＯと
して出力する。
いるのは遅延信号８Ｆである。遅延信号８Ｆに対応する
のはデータラッチ出力信号１１Ｆであり、値は”０”で
ある。このように、遅延信号８Ａ、８Ｂ、〜、８Ｌとデ
ータラッチ出力信号１１＾、１１８．〜．ＩＩＬとから
見てデータラッチ出力信号＋１Ｅように、自分より位相
差時間りだけ進んだ遅延信号の対応するラッチ出力信号
が１で自分のラッチ出力信号は”０“自分より位相差時
間りだけ遅れた遅延信号の対応するラッチ出力信号が０
の部分というのは、第２図（ｂ）のように１カ所しかな
い。このような１カ所をプライオリティデコーダ５はデ
ータラッチ出力信号１１＾、ＩＩＢ、〜、ｌＩＬより検
出、つまり”ｌ“レベルのデータ出力イ８号′１１＾、
ＪＩＢ、〜、１１Ｌより位相の遅れた最初の″０°レベ
ルのデータラッチ出力信号１１Ｅを検出する。この検出
されたデータラッチ出力信号＋１Ｈの情報をプライオリ
ティデコーダ５より入力した選択回路４は、入力してい
る遅延信号８Ａ、８Ｂ、〜、８Ｌのうちデータラッチ出
力信号＋１Ｅに対応する遅延信号８Ｅを出力信号ｌＯと
して出力する。
このように出力される出力信号１０の立上りがトリガ信
号９の立上りに対し遅れる遅れ時間Ｔｄはトリガ信号９
のパルス幅Ｔ、とトリガ信号９が立下った後選択された
遅延信号８八、８Ｂ、〜、ａｔ、 （上述の例では遅
延信号８Ｅ）が立上るまでの待ち時間Ｔ２と選択された
遅延信号８Ｅが選択回路４に入力してから出力信号ｌＯ
として出力されるまでの遅延時間Ｔ３とから Ｔｄ＝Ｔ、＋Ｔ２＋Ｔ３ となる。
号９の立上りに対し遅れる遅れ時間Ｔｄはトリガ信号９
のパルス幅Ｔ、とトリガ信号９が立下った後選択された
遅延信号８八、８Ｂ、〜、ａｔ、 （上述の例では遅
延信号８Ｅ）が立上るまでの待ち時間Ｔ２と選択された
遅延信号８Ｅが選択回路４に入力してから出力信号ｌＯ
として出力されるまでの遅延時間Ｔ３とから Ｔｄ＝Ｔ、＋Ｔ２＋Ｔ３ となる。
遅延時間Ｔ３は選択回路９の構造できまる固定の時間で
あり、パルス幅１皿も固定である。したがって、変動す
るのは待ち時間Ｔ２のみであり、この待ち時間Ｔ２はＴ
２≦Ｄの関係にある。
あり、パルス幅１皿も固定である。したがって、変動す
るのは待ち時間Ｔ２のみであり、この待ち時間Ｔ２はＴ
２≦Ｄの関係にある。
一般に、走査型表示画面の異種画像の位置ずれていうの
は、人間の目で見て５０ｓｅｃ以下であれば判別できな
いといわれている。つまり、キャラクタ・ジェネレータ
において、位相差時間Ｄ≦５ｎＳｅＣとすれば異種画像
の位置ずれは無視できる。
は、人間の目で見て５０ｓｅｃ以下であれば判別できな
いといわれている。つまり、キャラクタ・ジェネレータ
において、位相差時間Ｄ≦５ｎＳｅＣとすれば異種画像
の位置ずれは無視できる。
本実施例ではプライオリティデコーダ５は、上述例のよ
うにデータラッチ出力信号１１Ｅの検出にデータクラッ
チ出力信号１１Ｅに対し位相ずれの一番少いデータラッ
チ出力信号り、Ｆのみを検出用データとして使用したが
、さらにその前後のデータ数を増加すればよりノイズに
強いものとすることができる。
うにデータラッチ出力信号１１Ｅの検出にデータクラッ
チ出力信号１１Ｅに対し位相ずれの一番少いデータラッ
チ出力信号り、Ｆのみを検出用データとして使用したが
、さらにその前後のデータ数を増加すればよりノイズに
強いものとすることができる。
以上説明したように本発明は、常時発振している発振器
の出力を原発振信号として遅延信号発生器に入力し、遅
延時間の相異なる複数の遅延信号を出力して、出力され
た複数の遅延信号の中から、同期信号を人力したトリガ
信号発生器が出力するトリガ信号にほぼ一定の遅れで同
期している遅延信号のみを選択出力することにより、次
に述べる効果がある。
の出力を原発振信号として遅延信号発生器に入力し、遅
延時間の相異なる複数の遅延信号を出力して、出力され
た複数の遅延信号の中から、同期信号を人力したトリガ
信号発生器が出力するトリガ信号にほぼ一定の遅れで同
期している遅延信号のみを選択出力することにより、次
に述べる効果がある。
（１）発振器を同期信号に同期してスタート／ストップ
する必要がないのでノイズを減少させることができる。
する必要がないのでノイズを減少させることができる。
（２）キャラクタ・ジェネレータＩＣを発振器を有する
他のＩＣと結合して新しいＩＣを作成する場合には、他
のＩＣの有する発振器を利用することができるのでキャ
ラクタ・ジェネレータ用の発振器は不要となる。
他のＩＣと結合して新しいＩＣを作成する場合には、他
のＩＣの有する発振器を利用することができるのでキャ
ラクタ・ジェネレータ用の発振器は不要となる。
（３）データラッチ回路がトリガ信号でトリガされた時
より、選択された遅延信号が立上るまでの待ち時間は、
遅延信号数をふやすこと等により、十分小さくできるの
で、重畳する画像の位置ずれは無視でき、データラッチ
回路、プライオリティデコーダ、選択回路の素子のスピ
ードが遅くてもよいので、半導体集積回路化のために有
利である。
より、選択された遅延信号が立上るまでの待ち時間は、
遅延信号数をふやすこと等により、十分小さくできるの
で、重畳する画像の位置ずれは無視でき、データラッチ
回路、プライオリティデコーダ、選択回路の素子のスピ
ードが遅くてもよいので、半導体集積回路化のために有
利である。
第１図は本発明の同期信号発生装置の一実施例を示すブ
ロック図、第２図（ａ）は第１図の原発振信号６、各遅
延信号８Ａ、８Ｂ、〜、８Ｌとトリガ信号９との関係を
示す波形図、第２図（ｂ）はトリガ信号９の立下り時に
遅延信号８八、８Ｂ、〜、８Ｌの論理レベルをラッチし
たデータラッチ回路３のデータラッチ出力信号＋１八、
ＩＩＢ、〜、ＩＩＬを示す説明図、第３図は従来例を示
すブロック図、第４図は第３図の信号のタイミングを示
す波形図である。 １・・・・・・・・・トリガ信号発生器、２・・・・・
・・・・遅延信号発生器、３・・・・・・・・・データ
ラッチ回路。 ４・・・・・・・・・選択回路。 ５・・・・・・・・・プライオリティデコーダ、６・・
・・・・・・・原発振信号。 ７・・・・・・・・・同期信号。 ８Ａ、８Ｂ、〜、８Ｌ・・・・・・・・・遅延信号。 ９・・・・・・・・・トリガ信号、 １０・・・・・・・・・出力信号、 １１Ａ、ｌＩＢ、〜、ＩＩＬ・・・・・・データラッチ
出力信号。 特許出願人 日本電気株式会社 第２図
ロック図、第２図（ａ）は第１図の原発振信号６、各遅
延信号８Ａ、８Ｂ、〜、８Ｌとトリガ信号９との関係を
示す波形図、第２図（ｂ）はトリガ信号９の立下り時に
遅延信号８八、８Ｂ、〜、８Ｌの論理レベルをラッチし
たデータラッチ回路３のデータラッチ出力信号＋１八、
ＩＩＢ、〜、ＩＩＬを示す説明図、第３図は従来例を示
すブロック図、第４図は第３図の信号のタイミングを示
す波形図である。 １・・・・・・・・・トリガ信号発生器、２・・・・・
・・・・遅延信号発生器、３・・・・・・・・・データ
ラッチ回路。 ４・・・・・・・・・選択回路。 ５・・・・・・・・・プライオリティデコーダ、６・・
・・・・・・・原発振信号。 ７・・・・・・・・・同期信号。 ８Ａ、８Ｂ、〜、８Ｌ・・・・・・・・・遅延信号。 ９・・・・・・・・・トリガ信号、 １０・・・・・・・・・出力信号、 １１Ａ、ｌＩＢ、〜、ＩＩＬ・・・・・・データラッチ
出力信号。 特許出願人 日本電気株式会社 第２図
Claims (1)
- 【特許請求の範囲】 ディスプレイ上に表示されている画像の上に他の画像を
重畳して表示する走査型表示装置用の同期信号発生装置
であって、 同期信号を入力するとトリガ信号を出力するトリガ信号
発生器と、 原発振信号を入力すると、原発振信号の１周期に相当す
る時間より短かい相異なる遅延時間を有する複数の遅延
信号を出力する遅延信号発生器と、 複数の遅延信号を入力し、トリガ信号にトリガされた時
点で入力した複数の遅延信号の論理レベルをそれぞれラ
ッチするデータラッチ回路と、データラッチ回路がラッ
チした論理レベルのデータからトリガ信号でデータラッ
チ回路がトリガされた後、所定番目に遅延信号発生器か
ら出力される遅延信号を検出するプライオリティデコー
ダと、プライオリティデコーダの検出した遅延信号のみ
を複数の遅延信号から選択し、出力する選択回路とを有
する同期信号発生装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058005A JPS63224480A (ja) | 1987-03-13 | 1987-03-13 | 同期信号発生装置 |
| EP19880104017 EP0282098A3 (en) | 1987-03-13 | 1988-03-14 | Synchronization signal generator without oscillator |
| US07/167,896 US4864401A (en) | 1987-03-13 | 1988-03-14 | Synchronization signal generator without oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058005A JPS63224480A (ja) | 1987-03-13 | 1987-03-13 | 同期信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63224480A true JPS63224480A (ja) | 1988-09-19 |
Family
ID=13071859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62058005A Pending JPS63224480A (ja) | 1987-03-13 | 1987-03-13 | 同期信号発生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4864401A (ja) |
| EP (1) | EP0282098A3 (ja) |
| JP (1) | JPS63224480A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457479A (ja) * | 1990-06-26 | 1992-02-25 | Canon Inc | 位相同期信号発生器 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027208A (en) * | 1988-10-21 | 1991-06-25 | Sub-Tv Limited Partnership | Therapeutic subliminal imaging system |
| JPH087558B2 (ja) * | 1989-08-30 | 1996-01-29 | 日本電気株式会社 | 走査型表示回路の同期補償回路 |
| JPH05199481A (ja) * | 1992-01-23 | 1993-08-06 | Fanuc Ltd | ビデオ信号の位相制御回路 |
| JP2889113B2 (ja) * | 1994-04-26 | 1999-05-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム |
| EP0842578A4 (en) * | 1995-08-01 | 1998-12-09 | Auravision Corp | ALIGNED TRANSITION VIDEO SIGNAL SYNCHRONIZATION SYSTEM |
| JP3823420B2 (ja) * | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| KR100242972B1 (ko) * | 1997-12-06 | 2000-02-01 | 윤종용 | 평판 디스플레이 장치의 트래킹 조정 회로 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8202320A (nl) * | 1982-06-09 | 1984-01-02 | Philips Nv | Lijnsynchroniseerschakling voor een beeldweergeefinrichting. |
| JPS6125321A (ja) * | 1984-07-16 | 1986-02-04 | Nec Corp | デ−タラツチ回路 |
| NL8402986A (nl) * | 1984-10-01 | 1986-05-01 | Philips Nv | D-flipflop met enkelvoudige overdrachtspoorten. |
| EP0180450B1 (en) * | 1984-10-31 | 1991-05-22 | Rca Licensing Corporation | Television display apparatus having character generator with non-line-locked clock |
| US4600895A (en) * | 1985-04-26 | 1986-07-15 | Minnesota Mining And Manufacturing Company | Precision phase synchronization of free-running oscillator output signal to reference signal |
| US4675612A (en) * | 1985-06-21 | 1987-06-23 | Advanced Micro Devices, Inc. | Apparatus for synchronization of a first signal with a second signal |
| IT1199895B (it) * | 1985-07-17 | 1989-01-05 | Csselt Centro Studi | Circuito base di logica sequenziale in tecnologia cmos operante mediante un unico segnale di sincronismo |
| US4638360A (en) * | 1985-09-03 | 1987-01-20 | Rca Corporation | Timing correction for a picture-in-picture television system |
-
1987
- 1987-03-13 JP JP62058005A patent/JPS63224480A/ja active Pending
-
1988
- 1988-03-14 US US07/167,896 patent/US4864401A/en not_active Expired - Lifetime
- 1988-03-14 EP EP19880104017 patent/EP0282098A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457479A (ja) * | 1990-06-26 | 1992-02-25 | Canon Inc | 位相同期信号発生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0282098A3 (en) | 1990-12-12 |
| US4864401A (en) | 1989-09-05 |
| EP0282098A2 (en) | 1988-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63224480A (ja) | 同期信号発生装置 | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| JPS6323189A (ja) | 記号発生回路 | |
| KR0158645B1 (ko) | 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 | |
| JP3439020B2 (ja) | 垂直同期回路及びタイミングコントローラ | |
| JP2542707B2 (ja) | 水平同期パルス計測回路 | |
| US5101118A (en) | Synchronization compensating circuit for use in scanning type display circuit | |
| JPS61228726A (ja) | 発振出力制御回路 | |
| JP3050179B2 (ja) | 垂直タイミング信号生成回路 | |
| JP3324954B2 (ja) | 液晶表示パネル駆動装置 | |
| JP3221562B2 (ja) | 擬似映像信号生成回路 | |
| JPH1188720A (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| JP3876794B2 (ja) | 垂直同期信号処理回路 | |
| JP3199933B2 (ja) | 選局回路 | |
| JPH05299984A (ja) | 周波数逓倍回路及び画面表示装置 | |
| JP2841392B2 (ja) | 映像信号回路 | |
| JPH01126012A (ja) | 発振出力制御回路 | |
| JPS585626B2 (ja) | 映像信号の合成方法 | |
| KR930003966B1 (ko) | Ntsc/pal겸용 발진주파수 변환회로 | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| JPH07321614A (ja) | 倍速信号発生回路 | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JPH11136596A (ja) | テレビジョン受像機 | |
| JPH1051804A (ja) | 同期判定回路及びテレビジョン受像機 | |
| JP2000347644A (ja) | オンスクリーン表示装置 |