JPH0457479A - 位相同期信号発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期トリガ信号に対して同期したクロック信号
を発生する位相同期信号発生器に関する。

〔従来の技術〕

■ビデオ信号を半導体メモリに記憶するビデオメモリに
おいて、入力されるビデオ信号の水平同期信号に同期し
たサンプリングクロックを作成するため従来は第３図の
構成の位相同期信号発生器を使用している。この動作を
第４図を使用して説明する。今、入力端子ＡがＨレベル
であるとＮＡＮＤゲート１５と遅延時間τを持つデイレ
ーライン２１によって、インバータ１６を介して出力さ
れる出力端子Ｂには周期２τの方形波パルスが発振出力
される。

入力端子Ａに水平同期信号の前エツジ（又は後エツジ）
から一定パルス巾Ｔ１だけＬレベルになる同期トリ力信
号を入力すると（第４図（１））、Ｔ１の時間内はＮＡ
ＮＤケート１５の出力は、強制的にＨレベル、従って出
力端子Ｂは“Ｌ”レベルになる（第４図（２））。次に
入力端子ＡがＴ、だけ経過後Ｈレベルになるとただちに
ＮＡＮＤゲート１５の出力はＬレベル（従って出力端子
ＢはＨレベル）に変化して周期２τの方形波パルスを発
振出力する。

したがってもしＴ１及びτが一定であれば出力端子Ｂに
は水平同期信号に同期した周期２τのサンプリングクロ
ック信号が出力される。

■一方、レーザビームプリンタ（以後ＬＢＰとする）に
おいては、レーザビームを感光ドラム上に一定速度でス
キャンしながら照射し、照射された所だけに印字トナー
が付着し、これを紙面に転写させて、文字や画像情報を
紙面上に形成するものであるが、感光ドラムとレーザビ
ームスキャン方向と機械的に一定な位置にビームデイテ
クト（ＢＤ）ミラーを配置し、常にこのＢＤミラー位置
にはレーザビームを照射して、この反射光をフォトトラ
ンジスタによって電気的なパルス信号（ＢＤパルス）に
変換して感光ドラムに対するレーザビームのスキャン同
期信号とする。このＢＤパルスに同期してレーザビーム
を変調する同期クロック信号（ＶＩＤＥＯクロック信号
）を発生させるために従来、第５図に示す様な位相同期
信号発生器を使用している。ビデオクロック周波数ｆｒ
のｎ倍の周波数で発振するｎｆｒ水晶発振器（ＸＯ）１
７の出力は１　／　ｎカウンタ１８とＤフリップフロッ
プ（ＤＦＦ）１９と１／Ｎカウンタ２０のクロック入力
端子に入力されている。

ＢＤパルスはＤＦＦ１９のデータ入力端子に、ＤＦＦ１
９のＱ出力は１　／　ｎカウンタ１８の一更１Ｆつ−Ｆ
入力端子に入力される。またｌ／Ｎカウンタ２０のＱ出
力はＤＦＦ１９のリセット入力端子に入力されている。

今、ＢＤパルスがＬ−＋Ｈレベルに変化すると最大遅れ
時間１／ｎｆｒでＤＦＦ１９のＱ出力がＨレベルになり
、１　／　ｎカウンタ１８をリセットすると共に１７Ｎ
カウンタ２０をリセット状態からカウントモードにさせ
る。ｎ　ｆ　ｔ　Ｘ　、　０１７出力タロック信号をＮ
カウントするとｌ／Ｎカウンタ２０のＱ出力はＨレベル
になり、ＤＦＦ１９をリセットしｌ　／　ｎカウンタ１
８をカウントモードにする。一方１／ＮカウンタＩ８を
リセットしＤＦＦ１９をリセットモードから動作モード
にして次のＢＤパルスを待つ、この様にして１　／　ｎ
カウンタ１８の出力にＢＤパルスに同期したＶＩＤＥＯ
クロック信号を出力させる。

ＢＤパルスとＶＩＤＥＯクロック信号との間の同期ジッ
タ量は１　／　ｎ　ｆ　ｒとなる。

Ｃ発明が解決しようとしている課題〕 しかしながら、上記従来例においては、次の様な欠点が
あった。

第３図に示す場合、同期クロック信号の周波数精度は、
デイレーライン２１の遅延時間τによって決まるため、
パルスデイレーラインの様な高価な部品を必要とするだ
けでな（、タップなどの選択等の調整を必要とする。ま
たＮＡＮＤゲート１５のスレッシュレベルは一般に温度
及び電源電圧によって安定していないので安定性を確保
するのが難しかった。

また、第５図に示す例の場合、同期クロック信号の同期
ジッタ量は１　／　ｎカウンタ１８のカウンタ値ｎによ
って定まり、ＬＢＰにおいては一般的に紙面上における
印字データに問題がない様にｎ＝８にしている。たとえ
ば２４０ＤＰＩ　（Ｄｏｔ／１ｎｃｈ）機の一例では、
ビデオクロック周波数は〜１．５５ＭＨｚであり、この
クロック信号を発生するために〜１２，４Ｍ　ＨｚのＸ
’ｔａ１発振器を使用している。近年、ＬＢＰには高精
細化が要望されており、６００ＤＰＩ機の場全縦横解像
度バランスの条件から、ビデオクロック周波数は解像度
比率の２乗に比例し約９　、７　Ｍ　Ｈｚ数を発生する
ためには、〜７７　、６　Ｍ　Ｈｚにも及■高周波のＸ
’ｔａ１発振器を必要とする。このような高周波数の信
号を発生するためには、クリスタルでもオーバートーン
等の手法を利用せねばならず調整の必要性、コストアッ
プの招来などから実用化が難かしい。また高周波発振に
おける不要輻射対策も大きな問題であった。

［課題を解決するための手段及び作用〕本発明によれば
、同期クロック信号と周波数が等しい基準発振器と三角
波信号を出力する可変周波数発振器との間でフェーズ・
ロックドループ制御（ＰＬＬ）をかけ、三角波信号の周
波数及びレベルを規定し、この三角波信号を複数の基準
電圧でレベル比較し、複数のレベル比較データが発生さ
れる。この複数のレベル比較データと、三角波信号と位
相の等しい方形波信号を同期トリガ信号でラッチするこ
とにより、同期１〜リガ信号入力時の方形波信号の位相
を計測するとともに記憶する。この位相計測データ群と
前記レベル比較データ群に基づいて、たとえば出力セッ
トコントロール回路及び出力リセットコントロール回路
から、セット及びリセット信号を発生させ、これらをＲ
Ｓフリップフロップに入力することによって同期クロッ
ク信号を出力させたものである。

〔実施例〕

第１図は本発明の位相同期信号発生器の実施例の全体ブ
ロックを示す。ＶＣＯＩ、位相比較器（ＰＤ）３、水晶
発振器（ＸＯ）４からなる部分が同期クロック信号と一
致した周期の三角波信号を出力する三角波発生器である
。

ＶＣＯＩの内部回路は例えば第６図に示す様な構成をし
ている。

Ｑｌ　４−＋Ｑ３．Ｑ２←Ｑ４．Ｑ５→Ｑ６．Ｑ８→Ｑ
９゜Ｑ７←ＱＩＯ，Ｑｌｌ←Ｑ１３．　Ｑ１２　ＨＱ１
４．　Ｑ１５←Ｑ１８．Ｑ１６←Ｑ１７のトランジスタ
のペア性が確保されていてかつ、Ｒ１＝Ｒ３，Ｒ２＝Ｒ
４，Ｒ５＝Ｒ７＝Ｒ１２−Ｒ６／２＝Ｒ１１／２．　　
Ｒ８＝Ｒ１０＝Ｒ９／２゜Ｒ１３＝Ｒ１５＝ＲＩ４／２
．Ｉ　、〜■５は定電流源、Ｉｘは三角波信号の周波数
を決定する制御定電流源であるとする。今、Ｑ４のエミ
ッタがＨレベル（Ｖｃｃ−２Ｖ　ＢＥ　）でＱ２のエミ
ッタがＬレベル（Ｖ　ｃｃ　−２Ｖ　ＢＥ（Ｒ１＋Ｒ２
）・Ｉ３）とすると、Ｑ８とＱ９の差動ペアはＱ８がＯ
ＮＩ、（Ｑ９が０ＦＦ）、カレントミラーＱ７．ＱＩＯ
によってＱＩＯのコレクタよりコンデンサＣ１ｌに電流
Ｉｘが供給され、ｃｌは充電され、Ｑ６のベース電圧は
単調上昇し、Ｖ　Ｃ（−２Ｖ　ＢＥ近くになるとＱ６に
は徐々に電流が流れ出し、したがってＱ４のエミッタ電
圧が徐々に下降しくＱ２のエミッタ電圧が徐々に上昇し
）、やがてＱ６が０ＮＬＱ４のエミッタがＬレベル（Ｖ
ＣＣ−２ＶＢＥ　−（Ｒ３十Ｒ４）・ｒ３）となり、Ｑ
５がＯＦＦ　Ｌ、Ｑ２のエミッタがＨレベル（ＶＣＣ−
２ＶＢＥ）の状態に変化する。

この時、Ｑ９がＯＮｔ、（Ｑ８は０ＦＦ）、カレントミ
ラーＱｌｌ、Ｑ１３によってＱｌｌのコレクタ電流Ｉｘ
が流れ、さらにカレントミラーＱ１２．Ｑ１４によって
Ｑ１４コレクタ電流ＩＸによってコンデンサＣ１に充電
電流が流れ、Ｑ６のベース電圧を単調減少させる。Ｑ６
のベース電圧がＶｃｃ−２ＶＢＥ　−（Ｒ３＋Ｒ４）■
３近くなるとＱ５に徐々に電流が流れ出し、したがって
Ｑ２のエミッタ電圧が徐々に下降しくＱ４エミッタ電圧
が徐々に上昇し）、やがてＱ５がＯＮＬ、Ｑ２のエミッ
タがＬＬ／べ／Ｌ／　（ＶＣＣ−２ＶＢＥ　−（ＲＨ＋
Ｒ２）・１３）、Ｑ６がＯＦＦ　Ｌ、、Ｑ４のエミッタ
がＨレベル（Ｖ　ｃｃ　−２Ｖ　ＢＥ　）の最初の状態
に戻る。以後これを繰り返す。

したかりてＱ６のベース（Ｑ１５のベース）には第７図
（３）に示す様な三角波信号が出力され、第７図（１）
、　　（２）に示す様に差動方形波ペアを出力する（第
７図（１）がＱ出力である）。

第７図（３）に示す三角波信号のＨレベルはＶＣＣ２Ｖ
　ＢＥ−ΔＶテＬ　Ｌ／ベベルＶＣＣ−２ＶＢＥ　　（
Ｒ１＋Ｒ２）Ｉ３＋Δｖである。ΔｖはＩ３の値とＲ１
＋Ｒ２の値で定まる電圧である。したがって振巾は（Ｒ
１＋Ｒ２）・■３−２Δ■となる。

次に、発振周期Ｔ。は２　（（Ｒ、＋Ｒ２）・ｌ３−２
Δ■）・Ｃ，／１．となる。

Ｒ１とＲ２の“分岐点”（Ｒ３とＲ４の“分岐点”）よ
り差動方形波ペアＤを取り出したのは適当な振巾（０，
２Ｖｐ−ｐ〜ｏ、３Ｖｐ−ｐ）　！、ニーするたＺであ
る。図中には記述していないが当然バッファ出力して適
当な電圧にして使用する。Ｑ１５．　Ｑ１８．　Ｑ１６
．　Ｑ１７゜Ｑ１９からなる回路はフィードバック型バ
ッファ回路であり、出力端子Ｃには第７図（３）と一致
した三角波信号が出力される。

第８図は位相比較器３の回路例を示すものである。

Ｑ２０←Ｑ２３．　Ｑ２４←Ｑ２６．　Ｑ２２←Ｑ２７
．　Ｑ２１”Ｑ３１．　Ｑ２５”Ｑ２Ｂ、　Ｑ２９”Ｑ
３０．　（７）　トランジスタのペア性が確保されてい
てかっ、Ｒ１６＝Ｒ２３Ｒ１７／２．Ｒ１６＝Ｒ２３Ｒ
１７／２．Ｒ２にＲ２４＝Ｒ２２／２．　Ｉ　６は定電
流源である。

この位相比較器にはＶＣＯＩの出力方形波ペアＤと水晶
発振器４の出力方形波ペアＥが入力される。２つの方形
波信号の周波数が等しく位相差が±９０°　の時Ｑ３１
のコレクタ電流とＱ３０コレクタ電流の平均電流レベル
はそれぞれ■６／２となり、コンデンサＣ２によってク
ロック成分を取り除くと図に示す様に誤差電流△１は“
０”となる。今、方形波ペアＥに対して方形波ペアＤの
位相が±９０゜より遅れた時、ΔＩが流れ出す様に方形
波ペアの極性を設定すると制御電流Ｉｘ（−１゜十ΔＩ
、Ｉｏは定電流）は増加し、ＶＣＯＩの発振周波数は上
昇し、位相遅れを補正する方向に働き、この様にしてｖ
Ｃｏｌの発振出力はＸ’ｔａ１発振器４に位相同期する
。ＶＣＯ１の三角波出力信号はレベルコンパレータ５〜
８に入力される各々の基準電圧■１〜Ｖ４は次式で示さ
れる。

Ｖｎ　＝：　　Ｖｃｃ−２ＶＢＥ＋　（Ｒ１＋Ｒ２）・
１３＋Δ■＋（２ｎ−１）・（（Ｒ１＋Ｒ２）・ｌ３−
２Δ■）／８レベルコンパレータ５〜８の出力パルス信
号Ｃ３〜Ｃ４は位相計測記憶回路９に入力される。また
この回路にはＶＣＯｌの方形波出力のＱ信号が入力され
る。位相計測記憶回路９は入力端子Ｋに入力される同期
トリガ信号のエッヂ（この場合立ち上がりとする）でラ
ッチするラッチ回路群である。Ｑ出力のラッチ出力デー
タをり。、０１〜Ｃ４のラッチ出力データをＤ１〜Ｄ４
とすると三角波信号に対する同期トリ力信号の位相範囲
Ｚ、〜Ｚ８によって第９図に示す様なラッチ出力データ
（位相データ）となる。この位相データは出力リセット
コントロール回路１０と出力セットコントロール回路１
１に入力される。この２つの回路にはレベルコンパレー
タの出力パルス信号Ｃ３〜Ｃ４及びＶＣＯＩの出力方形
波Ｑ信号も入力されている。

第２図はこれらの動作を説明するロジック回路例を示す
ものである。

ＥＸＮＯＲ回路１０　ａ−１０ｄ及び５人力ＡＮＤ回路
１０ｅから成る回路が出力セットコントロール回路１０
でＥＸＮＯＲ回路１１　ｎ−１１ｑ及び５人力ＡＮＤ回
路１１ｒから成る回路が出力リセットコントロール回路
１１である。ＤＦＦ１３ｓ、１３ｔからなる回路が出力
クリア回路１３で、ＯＲ回路１４ｆ、　ＮＯＲ回路１４
ｍ、ＮＡＮＤ回路１４ｇ−１４ｊ、　４人力ＡＮＤ回路
１４ｈ、　４人力ＮＯＲ回路１４ｆからなる回路が極性
データコントロール回路１４て第１図には記述していな
い部分である。

今、例えば位相データＤ。−Ｄ４とＣ８−Ｃ４（ＣＯは
Ｑ信号とする）が一致した時出力をセットしたとすると
第９図に示す様にリセットタイミングをＣ３−Ｃ４が図
に示すようなデータになった時打なえば出力に方形波（
デユーティ５０％）同期クロック信号が出力される。

出力リセットコントロール回路において位相データ入力
（ＤＩ〜Ｄ　４　）が負論理を使用し“並びを逆”（Ｃ
Ｉ−Ｃ４に対してＤ　−ａ　−Ｄ　〒）にしているのは
第９図より明白に理解できるであろう（この関係は位相
データ数、及びレベルコンパレータ数に関係なく成り立
つ）。１４に、　１４１　、　１４ｍから成る回路は入
力同期トリガ位相範囲Ｚ１及びＺ５の時、極性データＣ
８を無視するためのものである（Ｚｌ及びＺ５における
動作を安定にするためのものである）。

第７図（４）〜（１１）に入力同期トリガ位相範囲Ｚ、
〜Ｚ８各々に対する出力同期クロック信号の波形を示す
。

なぜならば同期トリガ信号が入力されると出力クリア回
路１３内のＤＦＦ１３ｓのＱ出力はただちにＨレベルと
なりＲ３ＦＦ１２をクリアする。クリアが解除されるの
は同期トリ力信号が入力されてから最初のリセットパル
ス（５人力ＡＮＤ回路１１ｒの出力）が出力された峙で
あるから、同期トリガ信号入力と同時に出力端子りの“
Ｌ”レベルはリセットパルスが出力されるまで保証され
る。またこの時点でもリセットパルスであるので出力端
子りは“Ｌ“レベルのままである。次の時点でセットパ
ルスが発生した時点て初めて出力を“Ｈ”レベルにする
。

したがって第７図（４）〜（１１）に示す様な同期クロ
ック出力波形となるのである。この様にすることによっ
て図中斜線で示している１つ前の同期クロック信号との
識別が容易にできる。

このように本実施例では、三角波信号を出力する■ＣＯ
を同期クロック信号と等しい周波数を出力する基準発振
器と位相比較し、位相同期させ、この三角波信号を各々
ことなった基準電圧でレベル比較する複数のレベルコン
パレータでパルス信号に変換し、このパルス信号群と三
角波と位相の一致した方形波信号を同期トリガ信号の入
力タイミングで各々ラッチすることによって同期トリガ
信号の位相を計測しかつ次に同期トリガ信号が入力され
るタイミングまで記憶し、これらの位相データをもとに
出力セットコントロール回路及び出力リセットコントロ
ール回路を制御して、これら２つの回路の出力信号タイ
ミングによって出力Ｒ３ＦＦ（フリップフロップ）それ
ぞれセット及びリセットすることによってＲ５ＦＦ出力
に同期クロック信号を出力させたことにより、同期クロ
ック信号より高いクロック周波数を使用せずに安定に同
期トリガ信号に同期した同期クロック信号を出力させる
ことができる効果がある。

また、本実施例では出力セットコントロール回路１０．
出カリセツトコントロール回路１１及び５ＲＦＦ１２等
て同期クロック信号を発生したが、予め信号Ｃ及び信号
Ｃ３〜Ｃ４から第７図（４）〜（１１）に示す信号を発
生しておき、そのうちの１つの信号を信号Ｄｏ−Ｄ５に
基づいてマルチプレクサ等により選択するようにしても
よい。

〔発明の効果〕

以上説明したように、本発明によれば、発生すべき同期
クロック信号の周波数よりも高周波の信号を用いること
なく、安定した同期クロック信号を発生することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の位相同期発生器の回路図、 第２図は同期クロック信号の出力ロンツク回路例を示す
回路図、 第３図は従来技術の位相同期発生回路例を示す回路図、 第４図は第３図示の位相同期発生回路例を示す回路図、 第５図は他の従来技術の位相同期発生回路例を示す回路
図、 第６図は第１図示の可変周波発振器の回路例を示す回路
図、 第７図は第１図示の位相同期信号発生回路の動作を説明
するためのタイミングチャート、第８図は第１図示の位
相比較回路例を示す回路図、第９図は位相計測データと
出力リセットタイミングとの関係を示す図である。 １・・・可変周波数発振器 ３・・・位相比較器 ４・・・水晶発振器 ５〜８・・・レベルコンパレータ ９・・・位相計測記憶回路 １０・・・出力セットコントロール回路１１・・・出力
リセットコントロール回路Ｉ３・・・出力クリア回路 属ε図 と−ジ 第ｑ閃 才は斗定λたは判も視珀昏１か寸

Claims (2)

【特許請求の範囲】
1. （１）同期トリガ信号に同期した同期クロック信号を発
   生する位相同期信号発生器において、 同期クロック信号と等しい周波数の基準信号を発生する
   基準発振器、三角波信号及び方形波信号を発生する可変
   周波数発振器、 前記基準信号の位相と前記方形波信号の位相とを比較す
   る位相比較器、 前記三角波信号を相互に異なる基準電圧で比較する複数
   のレベルコンパレータ、 前記複数のレベルコンパレータの出力信号と前期可変周
   波数発振器出力の方波形信号によって同期トリガ信号入
   力時の位相を計測し記憶する位相計測記憶回路とを有し
   、 この回路の出力位相データにより、出力ク ロック信号の位相を制御することを特徴とする位相同期
   信号発生器。
2. （２）外部から入力されるトリガ信号に同期した同期ク
   ロック信号を発生する位相同期信号発生器において、 出力すべき同期クロック信号の周波数と等しい周波数の
   三角波信号を発生する手段と、 前記三角波信号を相互に異なる複数の基準電圧で比較す
   る比較手段と、 前記トリガ信号が入力されたときの前記比較手段による
   比較結果を記憶する記憶手段と、前記記憶手段に記憶し
   た比較結果に基づいて、比較手段から出力された比較結
   果に演算処理を施こして、前記トリガ信号に同期した同
   期クロック信号を出力する演算手段とを有することを特
   徴とする位相同期信号発生器。