JPS6123412A - タイミング発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） この発明は各種のタイミングを有するタイミング信号を
発生させる為のタイミング発生器に関し、特にタイミン
グ精度が高（高分解能で且つ動作が安定であり従って調
整が容易で生産性の高いタイミング発生器に関する。

（発明の背景） 例えば論理回路の試験を行なう場合には、各種の異なる
タイミングで試験パターンを被試験論理回路に印加して
、被試験論理回路が所定の動作をするか等を試験する。

この為各種のタイミング信号を多数のチャンネルにわた
り同時に発生することができるタイミング発生器が必要
となり、このタイミング信号により定まるタイミングで
各種の試験パターンを発生して被試験論理回路に印加し
ている。このタイミング信号は高速且つ高分解能であり
更にその周期は高確度であることが必要である。従って
このようなタイミング発生器においては、例えば水晶発
振器の出力を基準クロックとして各種のタイミング信号
を得るようにしている。

タイミング発生器の発生可能分解能は基本的には基準ク
ロックの周期により決定される。即ち、例えば基準クロ
ックがｌｏＯＭＨｚならば周期分解能は１０ｎｓであり
、基準クロックが５００ＭＨｚならば周期分解能は２ｎ
ｓである。従って、周期分解能をより向上させる為には
基準クロックの周波数をより高くする必要がある。しか
し、基準クロックの周波数が高くなるにつれてタイミン
グ発生器の設計、調整等がより困難になり、このため生
産性が低下する。

即ち、基準クロックの周波数を高くすると、その周波数
で安定に動作する為の回路を設計することがより困難に
なる。更に基準クロックの周波数を高くすると、タイミ
ング発生器を構成する各回路に動作遅延時間Ｔｐｄがあ
る為に、そのＴｐｄを無視する事ができなくなる。この
為その遅延時間Ｔｐｄを補償するように補償回路等を調
整してタイミング信号と基準クロックとのタイミングを
一致させるようにする必要があるが、この調整は煩雑で
あり、基準クロックの周波数が高くなる程困難となる。

従って全体としてタイミング発生器の生産性が低下する
結果となる。

（従来技術） そこで、比較的低い周波数の基準クロックで高い周期分
解能のタイミング信号を得る為に、従来のタイミング発
生器は第１図に示すような構成を用いていた。図中１０
は周期信号発生回路であり、基準クロック発生器１１か
ら印加される基準クロック信号に基づいて、この基準ク
ロック信号と同期した周期信号を発生する。周期信号発
生回路１０は可変分周器を中心として構成され、中央制
御装置等により予め設定された情報により所望の周期信
号を発生し得るように構成されている。基準クロック発
生器１１は水晶発振器により構成され、その発振出力が
波形整形されて上記のように周期信号発生回路１０に印
加されている。

又、周期信号発生回路ｌＯからは周期信号と共に、その
周期信号中のいずれのパルス信号に遅延時間を付加する
かを決定する為のゲート信号が出力される。この周期信
号及びゲート信号は、どのようなタイミング信号を発生
させたいかにより定まるものであり、図示していないが
中央制御装置等に予め与えられた情報により必要な周期
等が決められる。これら周期信号とゲート信号は遅延時
間付加回路２０に供給される。

遅延時間付加回路２０は例えば破線で示すような回路構
成を用いている。周期信号はＡＮＤ回路１２．１３に共
通に印加され、ゲート信号はＡＮＤ回路１２に印加され
ると共にインバータ１４により極性反転されてＡＮＤ回
路１３に印加される。ＡＮＤ回路１２の出力はＯＲ回路
１６に与えられ、ＡＮＤ回路１３の出力は遅延素子１５
を経由してＯＲ回路１６の他の入力端子に与えられる。

遅延素子１５の遅延時間は所望の分解能、例えば２ｎＳ
の分解能を得たい場合にはその２ｎＳであり且つ基準ク
ロック発生器１１からの基準クロック信号の周期よりも
短い時間に設定される。ＯＲ回路１６の出力はタイミン
グ信号として端子１７から出力される。

、この従来技術の動作を第２図に示すタイミングチャー
トを用いて説明する。この例では基準クロック発生器１
１からの基準クロックＡが２５０ＭＨｚであり、且つ周
期分解能が２ｎｓのタイ・ミング信号を発生させる場合
について示している。基準クロックが２５０ＭＨｚであ
るから周期信号発生回路１０からの信号は４ｎＳ分解能
である。従って２ｎｓの周期分解能を有するタイミング
信号を得る為に、遅延時間付加回路２０における遅延素
子１５の遅延時間を２ｎｓに設定している。このように
して遅延時間付加回路２０の出力端子１７に２ｎＳ分解
能のタイミング信号、例えばこの例では周期Ｉ　Ｑｎｓ
のタイミング信号を得るようにしている。

周期信号発生回路１０から第２図Ｂに示す周期信号と、
Ｃに示す制御信号が出力されて遅延時間付加回路２０に
供給される。周期信号Ｂはこの例では図のように周期８
ｎｓと１２ｎＳの繰り返し信号となっている。即ち基準
クロック発生器１１における分解能が４ｎｓであるから
その整数倍の周期であり、且つ周期Ｉ　Ｑｎｓのタイミ
ング信号を最終的に得る為に適切な関係となるように設
定されている。ゲート信号Ｃは周期信号Ｂのいずれのパ
ルス信号に遅延素子１５による遅延時間を追加するかを
制御する為に、発生したいタイミング信号に応じて設定
されている。

周期信号Ｂの中のパルス信号Ｂ１はゲート信号Ｃが高レ
ベルでありＡＮＤ回路１２がオンとなっているので、第
２図Ｅに示すように、そのままＯＲ回路１６に供給され
る。インバータ１４によりゲート信号Ｃの極性が反転さ
れてＡＮＤ回路１３に印加され、その反転信号りが高レ
ベルのときパルス信号Ｂ２はＡＮＤ回路１３を経由して
遅延素子１５に与えられる。従って、この遅延素子１５
により２ｎＳの遅延時間が付加されてＯＲ回路１６に供
給される。

この動作が周期信号中の各パルス信号に対して順次繰り
返される。

このようにしてパルス信号Ｂｔ、Ｂ３．Ｂ５・・・には
遅延時間が付加されず、パルス信号Ｂ２゜Ｂ４．Ｂ６・
・・・には２ｎｓの遅延時間が付加されて、ＯＲ回路１
６の入力端子に印加される周期信号はそれぞれ第２図Ｅ
、Ｆに示すようになる。従ってＯＲ回路１６により合成
された信号は第２図Ｇに示すようになり、繰り返し周期
１０ｎｓのタイミング信号が出力端子１７に得られる。

これにより、分解能４ｎｓの基準クロック発生器を用い
た場合であっても、２ｎＳの分解能、即ち２ｎｓの整数
倍の周期を有するタイミング信号が得られた事になる。

（従来技術の問題点） このように、第１図に示すタイミング発生器によれば、
２ｎＳの周期分解能を有するタイミング信号を発生させ
る為に５００ＭＨｚの基準クロック発生器を用いること
無く、２５０ＭＨｚの基準クロックでよい。従って、こ
のタイミング発生器においては各回路構成、例えば周期
信号発生回路１０及び遅延時間付加回路２０等における
動作余裕度が大きく調整が容易である為生産性に優れて
いるという利点がある。

しかしながら、この従来のタイミング発生器では、タイ
ミング信号の分解能が遅延素子の遅延時間により定まる
為、タイミング信号の時間精度が良くなく且つ不安定で
あるという欠点がある。即ち、遅延素子を用いる場合に
はその遅延素子の遅延時間を高精度で設定することが困
蕪であると共に、その遅延時間が温度等により変動して
しまうからである。

この為、例えば上記あように２ｎＳの周期分解能をｍ　
’ｌ　’ｍ＠　４””Ｉｔ’　７７ｋＪ％−３°：：ｃ
１５００“′　　　□１の基準クロックを直接用いる場
合に比べ時間精度の劣るタイミング発生器となってしま
う。

（発明の目的） この発明は、上記の欠点を除去し、必要な周期分解能よ
りも低周波数の基準クロック信号を用いても必要な周期
分解能が得られ且つ時間精度の高いタイミング信号を発
生することができるタイミング発生器を提供しようとす
るものである。

（発明の概要） この発明によれば、高周波数の基準クロック発生器を用
い、この基準クロック発生器からの基準クロック信号を
分周器により分周し、その分周された基準クロック信号
を用いて周期信号発生回路により各種の周期信号を発生
させる。その周期信号に対して遅延時間付加回路により
必要な遅延時間を付加して周期分解能を高めたタイミン
グ発生器を得ると共に、その遅延時間付加回路からのタ
イミング信号を、上記基準クロック発生器からの高周波
数の基準クロック信号と同期回路により同期を取って出
力するようにしている。

このようにする事により、遅延時間付加回路からのタイ
ミング信号が、遅延時間付加回路において付加された遅
延時間により誤差を有していても、高周波数の基準クロ
ック信号と同期が取られる為、その基準クロック信号の
精度に修正されて、正確な周期分解能を有するタイミン
グ信号になる。更に周期信号発生回路や遅延時間付加回
路のような回路構成上大きな部分を占める回路には分周
された基準クロック信号及びそれに基づく周期信号が用
いられ、高周波数の信号ではない為、動作余裕度が高く
安定であり、かつ設計調整が容易なタイミング発生器を
実現する事ができる。

（発明の実施例） この発明の一実施例の構成を第３図に示す。第３図にお
いて、２１は基準クロック発生器であり、水晶発振器等
により高精度の基準クロック信号を送出している。この
基準クロック発生器からの基準クロック信号の周波数は
、タイミング発生器として必要な周期分解能、例えば２
ｎＳの周期分解能が必要な場合には、５００ＭＨｚ又は
その整数倍に設定される。基準クロック発生器２１から
の基準クロック信号は分周器２２に与えられ、ここで整
数分の−に分周される。この例では分周器２２の分周比
を１／２に設定している。この分周比は基準クロック発
生器２１の基準クロック周波数、周期信号発生回路１０
、遅延時間付加回路２０の安定動作周波数、必要なタイ
ミング信号の周期等により決定される。基準クロック発
生器２１からの基準クロック信号は更に同期回路２３に
も供給されている。

分周器２２により分周された基準クロック信号は周期信
号発生回路１０に印加され、第１図に示したと同様の動
作により、周期信号発生回路１０から必要な周期信号と
ゲート信号が発生される。即ち、周期信号発生回路１０
からの周期信号は、発生させたいタイミング信号の周期
に基づいて、中央制御装置等により予め定められた繰り
返し周期を持つ信号となっている。またゲート信号はそ
の周期信号中の何れのパルス信号に遅延時間を付加する
かを制御する為の信号であり、発生させたいタイミング
信号の周期に基づいて、中央制御装置等により予め定め
られたシーケンスで発生される。

周期信号発生回路１０からの周期信号とゲート信号は遅
延時間付加回路２０に供給され、ここで第１図で示した
と同様な動作により、周期信号中の所定のパルス信号に
遅延時間が付加される。この遅延時間は発生させるタイ
ミング信号に必要な周期分解能により決定され、この例
では２ｎｓの遅延時間が付加されるようにされている。

上記のようにこの遅延時間は第１図に示す遅延時間付加
回路２０中の遅延素子により定められる。この遅延素子
は同軸線路やプリントパターン等の受動素子で構成され
、正確な時間設定をすることば因数である為、時間精度
は良くなく、また、その遅延時間は温度、時間等により
変動する。

遅延時間付加回路２０からのタイミング信号は同期回路
２３に印加される。同期回路２３には基準クロック発生
器から高周波数の基準クロック信号が与えられ、この基
準クロンク信号に同期してタイミング信号が出力される
。従って、同期回路２３から送出されるタイミング信号
は、基準クロック発生器２１からの基準クロック信号の
時間精度に修正され、正確なタイミング信号となる。

この実施例の動作を第４図のタイミングチャートを用い
て説明する。この例では第１図と同様に２５０ＭＨｚ　
　（４ｎｓ）の基準クロック信号を周期信号発生回路１
０に与え、且つ２ｎｓのタイミング信号を得ようとする
場合を示している。基準クロック発生器２１からは、５
ＱＯＭＨｚの基準クロック信号Ｈが出力され、分周器２
２及び同期回路２３にそれぞれ印加される。分周器２２
により５００ＭＨｚの基準クロック信号が２５０ＭＨｚ
に分周され、その分周された基準クロック信号Ａは周期
信号発生回路１０に供給される。

周期信号発生回路１０では第１図の場合と同様に、供給
された基準クロック信号に基づいて周期信号とゲート信
号を発生する。この例では、１Ｑｎｓの繰り返しのタイ
ミング信号を発生させる場合を示している。従って、第
１図の場合と同様に周期８ｎＳと１２ｎｓを交互に繰り
返す周期信号Ｂと、その周期信号Ｂ中のパルス信号Ｂ２
．Ｂ４・・・に遅延時間を付加するように制御する為の
ゲート信号Ｃを周期信号発生回路１０より発生して遅延
時間付加回路２０に印加する。

遅延時間付加回路２０は例えば第１図に示す構成となっ
ており、所定のパルス信号Ｂ２．Ｂ４・・・に遅延素子
１５により遅延時間を付加し、所定のパルス信号Ｂｌ、
Ｂ３・・・には遅延時間を加えないようにして、Ｉｏｎ
ｓの繰り返しのタイミング信号Ｇを送出する。タイミン
グ信号Ｇは同期回路２３において、基準クロック発生器
２１からの５００ＭＨｚの基準クロック信号Ｈと同期が
取られてタイミングが修正されたタイミング信号Ｉが出
力端子２７に供給される。即ち、基準クロック信号Ｈの
対応するパルス信号の次の立ち上がりに同期したタイミ
ング信号Ｉが得られる。

（発明の効果） このように、この発明による実施例では、周期信号発生
回路１０のようにタイミング発生器の回路構成上におい
て大部分を占めると共に高速動作を必要とする部分に対
しては、比較的低周波数の基準クロック信号で動作させ
て周期信号を発生させ、その周期信号に遅延時間付加回
路２０により所望の分解能の遅延時間を付加してタイミ
ング信号を発生すると共に、そのタイミング信号を高周
波数の基準クロック信号により同期させるようにしてい
る。

従って、遅延時間付加回路２０における遅延素子による
遅延時間の精度が良くな（、またその遅延時間が温度、
時間等により変動しても同期回路２３により基準クロッ
ク信号とりタイミングが取られる為、正確なタイミング
周期を有するタイミング発生器を構成する事ができる。

この為、周期分解能が高く時間精度の良いタイミング発
生器を得る事ができると共に、動作が安定であり、且つ
設計、調整が容易で生産性の高いタイミング発生器とす
ることができる。即ち、実際のタイミング発生器では多
数のタイミング信号を同時に発生する必要があり、周期
信号発生回路や遅延時間付加回路を多数個必要とする為
、全体の回路構成は大であり、設計調整が容易であるこ
とはタイミング発生器の生産性を大きく向上させる効果
がある。

尚、第３図において分周器２２、同期回路２３にはそれ
ぞれフリップフロップを用いているが、これに限るもの
では無く、他の回路構成によっても同一の機能を得るこ
とができる事は明らかである。

【図面の簡単な説明】

第１図は従来のタイミング発生器の構成例を示すブロッ
ク図、第２図は第１図に示した従来のタイミング発生器
の動作を説明する為のタイミングチャート、第３図はこ
の発明によるタイミング発生器の一実施例の構成を示す
ブロック図、第４図は第３図に示したこの発明の一実施
例の動作を説明する為のタイミングチャートである。 １０：周期信号発生回路 １１．２１：基準クロック発生器 ２０：遅延時間付加回路 １５：遅延素子 ２２：分周器 ２３：同期回路 【

Claims (1)

1. 【特許請求の範囲】 Ａ、水晶発振器の発振周波数の精度で基準クロック信号
   を発生する基準クロック発生器と、 Ｂ、その基準クロック発生器からの基準クロック信号を
   分周して整数分の一の周波数の基準クロック信号にする
   為の分周器と、 Ｃ、その分周器からの基準クロック信号に基ずいて、そ
   の基準クロック信号の周期の整数倍の周期を有する信号
   を発生する為の周期信号発生装置と、 Ｄ、その周期信号発生装置からの周期信号の中の所定の
   パルスに対して遅延時間を付加して所定の周期を有する
   タイミング信号を作成する為の遅延時間付加回路と、 Ｅ、その遅延時間付加回路からのタイミング信号を上記
   基準クロック発生器からの基準クロック信号に同期して
   取り出す為の同期回路と、 を有することを特徴とするタイミング発生器。