JPS61228726A - 発振出力制御回路 - Google Patents
発振出力制御回路Info
- Publication number
- JPS61228726A JPS61228726A JP60069315A JP6931585A JPS61228726A JP S61228726 A JPS61228726 A JP S61228726A JP 60069315 A JP60069315 A JP 60069315A JP 6931585 A JP6931585 A JP 6931585A JP S61228726 A JPS61228726 A JP S61228726A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- oscillator
- output
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビジョン受像機のような走査型表示装置
の表示面に、放送画像とは異なる画像を放送画像と共に
表示させる制御回路に関し、特にその制御回路に用いら
れる発振制御回路に関する。
の表示面に、放送画像とは異なる画像を放送画像と共に
表示させる制御回路に関し、特にその制御回路に用いら
れる発振制御回路に関する。
、テレビジョン受像機のような走査型表示装置の中には
、表示面の一部に放送画像とは別にチャンネル番号やボ
リュウム表示などの画像（以下、異種画像という）を表
示するものがある。この目的のためには、放送画像のた
めの映像信号に異種画像のための信！を重畳しなければ
ならず、そのための信号処理にキャラクタ−ゼネレータ
と称する半導体集積回路装置を使用している。
、表示面の一部に放送画像とは別にチャンネル番号やボ
リュウム表示などの画像（以下、異種画像という）を表
示するものがある。この目的のためには、放送画像のた
めの映像信号に異種画像のための信！を重畳しなければ
ならず、そのための信号処理にキャラクタ−ゼネレータ
と称する半導体集積回路装置を使用している。
異種画像は表示装置の画面の定まった位置に表示しなけ
ればならない。すなわち、画面に於ける異種画像の水平
位置を決めなければならない。この目的の為に、キャラ
クタゼネレータＩＣ５０は、第４図のように水平同期信
号入力端子５４を有し、同端子５４に供給される水平同
期信号３を利用して、第５図に示すように水平同期信号
３に同期させてキャラクタゼネレータＩＣ５０内の画像
水平位置決定用発振器１の発振動作を開示させたり停止
させたりしている。発振器１の出力２は信号処理回路５
１にクロック源として供給されて所望の信号が出力端子
５２から得られる。
ればならない。すなわち、画面に於ける異種画像の水平
位置を決めなければならない。この目的の為に、キャラ
クタゼネレータＩＣ５０は、第４図のように水平同期信
号入力端子５４を有し、同端子５４に供給される水平同
期信号３を利用して、第５図に示すように水平同期信号
３に同期させてキャラクタゼネレータＩＣ５０内の画像
水平位置決定用発振器１の発振動作を開示させたり停止
させたりしている。発振器１の出力２は信号処理回路５
１にクロック源として供給されて所望の信号が出力端子
５２から得られる。
このように、従来のキャラクタゼネレータでは、発振器
ｌの発振動作を外部信号３に同期して開始および停止さ
せなければならないため、発振起動特性が良好な発振器
ｌを必要とする。一般的に、発振起動特性の良い発振器
は、発振時に大電流を消費し、また発振振幅も大きいた
め、他の回路に対する雑音源となるという問題があった
。
ｌの発振動作を外部信号３に同期して開始および停止さ
せなければならないため、発振起動特性が良好な発振器
ｌを必要とする。一般的に、発振起動特性の良い発振器
は、発振時に大電流を消費し、また発振振幅も大きいた
め、他の回路に対する雑音源となるという問題があった
。
本発明の回路は、発振器の出力信号に応答し、同信号の
位相に対して各々異なる量だけ位相をずらした複数の信
号をつくり、これらを外部信号と位相比較をして外部信
号と最も位相差の少ない信号を選択して取り出している
。
位相に対して各々異なる量だけ位相をずらした複数の信
号をつくり、これらを外部信号と位相比較をして外部信
号と最も位相差の少ない信号を選択して取り出している
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。こ
の動作を第２図の動作波形図を参照しながら説明する。
の動作を第２図の動作波形図を参照しながら説明する。
発振器４の出力信号８（第２図の波形２７）は、遅延回
路５に入力され、各々位相の異なった遅延信号群９（第
２図に波形２８ 、２９ 。
路５に入力され、各々位相の異なった遅延信号群９（第
２図に波形２８ 、２９ 。
３０．３１として示す）に変換される。一方、水平同期
信号１１（波形２５）はトリガ変換回路７に入力されト
リガ信号１２（第２図の波形２６）に変換される。位相
比較器６は遅延信号群９（波形２８゜２９．３０，３１
）各々の立ち上シとトリガ信号１２を比較し、トリガ信
号１２と最も位相差の少ない遅延信号を選択してキャラ
クタゼネレータ用発振信号１０（第２図の波形３１）と
する。第２図で示した遅延信号源９のうち、波形２９が
その立上υとトリガ信号２６との間の位相差が最も少な
いので、同信号２９が選択される。発振信号１０は第４
図で示したように、信号処理回路５１ヘクロツク源とし
て供給される。
信号１１（波形２５）はトリガ変換回路７に入力されト
リガ信号１２（第２図の波形２６）に変換される。位相
比較器６は遅延信号群９（波形２８゜２９．３０，３１
）各々の立ち上シとトリガ信号１２を比較し、トリガ信
号１２と最も位相差の少ない遅延信号を選択してキャラ
クタゼネレータ用発振信号１０（第２図の波形３１）と
する。第２図で示した遅延信号源９のうち、波形２９が
その立上υとトリガ信号２６との間の位相差が最も少な
いので、同信号２９が選択される。発振信号１０は第４
図で示したように、信号処理回路５１ヘクロツク源とし
て供給される。
ここで問題となるのは、トリガ信号１２と位相比較器６
で選択された信号との位相差である。すなわち、トリガ
信号の発生時点と多数の遅延信号の夫々の立上り時点と
の間の関係には、第３図の様に、ある遅延信号３２が立
ち上った直後にトリガ信号３２が現われ、その後、他の
遅延信号３４の立上りが生じる場合もある。第１図に示
した実施例では、回路構成の複雑化をさけるために、ト
リガ信号を基準としてこれが現われた時点から最初に立
上９が発生した信号をトリガ信号との位相差が最も少な
い遅延信号として選んでいるので、このような場合でも
、遅延信号３４が選択されることになる。このように、
遅延信号３２の方が位相差が少ないにもかかわらず、遅
延信号３４を選択しているので、トリガ信号３３と選択
された遅延信号３４との位相差（ａ１＋ｔｌ）が、選択
された遅延信号とトリガ信号の位相差の最大となる。−
当然のことながら遅延信号３４を選択する。この場合、
トリガ信号３５と選択された遅延信号３４との位相差は
ｔ２となり、これがトリガ信号と選択された遅延信号と
の位相差の最小となる。したがって、トリガ信号と選択
された遅延信号との位相差の最大と最小の差はｄｌ−ｔ
ｌ−ｔ、となる。ここで、ｊｌ ＊”２はｄｌに比して
無視できるほど小さい場合が−へ − あり得るので、トリガ信号と選択された遅延信号の最大
の位相差はｄｌとなる。つまり、画面上のキャラクタゼ
ネレータ出力の画像が最大６１分だけ左右にちらつくこ
とになる。しかし、家庭用テレビジョンではｓ ｄｔ＜
５０ｎｓｅｃならば、人間の目には確認できない。現在
の集積回路技術で遅延回路の遅延時間を数ｎ５ｅｃにす
るとこは可能である。したがって、遅延出力信号群の各
々の位相差を５０ ｎ５ｅｃ以下に設定すれば問題ない
。なお、回路構成の複雑化をぎせいにすれば、第３図の
トリガ信号３３に対して遅延信号３２を選択できること
は言うまでもない。
で選択された信号との位相差である。すなわち、トリガ
信号の発生時点と多数の遅延信号の夫々の立上り時点と
の間の関係には、第３図の様に、ある遅延信号３２が立
ち上った直後にトリガ信号３２が現われ、その後、他の
遅延信号３４の立上りが生じる場合もある。第１図に示
した実施例では、回路構成の複雑化をさけるために、ト
リガ信号を基準としてこれが現われた時点から最初に立
上９が発生した信号をトリガ信号との位相差が最も少な
い遅延信号として選んでいるので、このような場合でも
、遅延信号３４が選択されることになる。このように、
遅延信号３２の方が位相差が少ないにもかかわらず、遅
延信号３４を選択しているので、トリガ信号３３と選択
された遅延信号３４との位相差（ａ１＋ｔｌ）が、選択
された遅延信号とトリガ信号の位相差の最大となる。−
当然のことながら遅延信号３４を選択する。この場合、
トリガ信号３５と選択された遅延信号３４との位相差は
ｔ２となり、これがトリガ信号と選択された遅延信号と
の位相差の最小となる。したがって、トリガ信号と選択
された遅延信号との位相差の最大と最小の差はｄｌ−ｔ
ｌ−ｔ、となる。ここで、ｊｌ ＊”２はｄｌに比して
無視できるほど小さい場合が−へ − あり得るので、トリガ信号と選択された遅延信号の最大
の位相差はｄｌとなる。つまり、画面上のキャラクタゼ
ネレータ出力の画像が最大６１分だけ左右にちらつくこ
とになる。しかし、家庭用テレビジョンではｓ ｄｔ＜
５０ｎｓｅｃならば、人間の目には確認できない。現在
の集積回路技術で遅延回路の遅延時間を数ｎ５ｅｃにす
るとこは可能である。したがって、遅延出力信号群の各
々の位相差を５０ ｎ５ｅｃ以下に設定すれば問題ない
。なお、回路構成の複雑化をぎせいにすれば、第３図の
トリガ信号３３に対して遅延信号３２を選択できること
は言うまでもない。
このように本発明は、常時発振器を発振させておき、そ
の発振出力をもとにした遅延出力群のうち水平同期信号
をもとにしたトリガ信号に同期したものを出力する為、
常時振幅が一定し、水平同期信号にほぼ同期した信号を
得る事ができ又、発振器とオン、オフする事がないので
ノイズを減少させる事ができる。
の発振出力をもとにした遅延出力群のうち水平同期信号
をもとにしたトリガ信号に同期したものを出力する為、
常時振幅が一定し、水平同期信号にほぼ同期した信号を
得る事ができ又、発振器とオン、オフする事がないので
ノイズを減少させる事ができる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作波形図、第３図は本発明によるトリガ信号
と遅延信号との位相差を示す図、第４図は従来例を示す
ブロック図、第５図は第４図の動作波形図である。 第２図 第３図 Ｚ発力良出力
第１図の動作波形図、第３図は本発明によるトリガ信号
と遅延信号との位相差を示す図、第４図は従来例を示す
ブロック図、第５図は第４図の動作波形図である。 第２図 第３図 Ｚ発力良出力
Claims (1)
- 発振器と、この発振器の出力信号に応答し該出力信号の
位相に対して各々異なる位相を有する複数の発振信号を
発生する手段と、前記複数の発振信号の夫々の位相と基
準となる信号の位相とを比較し位相差が最も少ない信号
を選択する手段とを具備することを特徴とする発振出力
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069315A JPS61228726A (ja) | 1985-04-02 | 1985-04-02 | 発振出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069315A JPS61228726A (ja) | 1985-04-02 | 1985-04-02 | 発振出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61228726A true JPS61228726A (ja) | 1986-10-11 |
Family
ID=13398996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60069315A Pending JPS61228726A (ja) | 1985-04-02 | 1985-04-02 | 発振出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228726A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202129A (ja) * | 1987-02-17 | 1988-08-22 | Sony Corp | 同期式発振回路 |
| JPH01126012A (ja) * | 1987-11-11 | 1989-05-18 | Nec Corp | 発振出力制御回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563123A (en) * | 1978-11-04 | 1980-05-13 | Sony Corp | Phase control circuit |
| JPS59105721A (ja) * | 1982-12-09 | 1984-06-19 | Matsushita Electric Ind Co Ltd | デジタル位相同期回路 |
-
1985
- 1985-04-02 JP JP60069315A patent/JPS61228726A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563123A (en) * | 1978-11-04 | 1980-05-13 | Sony Corp | Phase control circuit |
| JPS59105721A (ja) * | 1982-12-09 | 1984-06-19 | Matsushita Electric Ind Co Ltd | デジタル位相同期回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202129A (ja) * | 1987-02-17 | 1988-08-22 | Sony Corp | 同期式発振回路 |
| JPH01126012A (ja) * | 1987-11-11 | 1989-05-18 | Nec Corp | 発振出力制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608462A (en) | Synchronizing arrangement including a gate circuit and a window circuit for determining the occurrence of output pulses | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| JP2714112B2 (ja) | テレビジョン受像機 | |
| JPS61228726A (ja) | 発振出力制御回路 | |
| JPS63224480A (ja) | 同期信号発生装置 | |
| KR890006059A (ko) | 텔레비젼 수상기 | |
| JPH10178654A (ja) | Ｔｖシステムのダブルウインドー処理装置 | |
| JP2841392B2 (ja) | 映像信号回路 | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JP2701273B2 (ja) | 発振出力制御回路 | |
| US5101118A (en) | Synchronization compensating circuit for use in scanning type display circuit | |
| JP2001296842A (ja) | 信号生成装置 | |
| JPH1188720A (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| JP3199933B2 (ja) | 選局回路 | |
| JPH11298754A (ja) | 水平画面位置調整回路 | |
| KR100285431B1 (ko) | 수평동기신호발생기 | |
| KR0125469B1 (ko) | 위성수신장치의 클럭스위칭회로 | |
| JPH1141484A (ja) | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 | |
| JPH08336081A (ja) | オンスクリーン挿入装置 | |
| JPH08251616A (ja) | ビデオカメラ装置 | |
| JPH10257409A (ja) | オンスクリーン回路 | |
| JP2003169229A (ja) | テレビジョン映像表示装置及び表示方法 | |
| JPH06189196A (ja) | オンスクリーン表示装置 | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| JPH03263090A (ja) | 画面表示装置 |