JPH03263090A - 画面表示装置 - Google Patents
画面表示装置Info
- Publication number
- JPH03263090A JPH03263090A JP2063048A JP6304890A JPH03263090A JP H03263090 A JPH03263090 A JP H03263090A JP 2063048 A JP2063048 A JP 2063048A JP 6304890 A JP6304890 A JP 6304890A JP H03263090 A JPH03263090 A JP H03263090A
- Authority
- JP
- Japan
- Prior art keywords
- display
- frequency
- circuit
- oscillation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 46
- 238000001514 detection method Methods 0.000 claims description 7
- 230000004397 blinking Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 239000010453 quartz Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000002131 composite material Substances 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はブラウン管などの表示装置に表示される放送
映像の陽像情報中に、チャネル番号等の文字やパターン
を表示させる画面表示装置に間するものである。
映像の陽像情報中に、チャネル番号等の文字やパターン
を表示させる画面表示装置に間するものである。
［従来の技術］
第１図は従来の画面表示装置の構成を示すブロック図で
、図において、１はπ型ＬＣ発振回路１ａの発振出力が
供給される表示用発振回路、２は表示用発振回路１で発
振された信号で各種タイミングを発生するタイミングジ
ェネレータ、３はタイミングジェネレータ２の出力と画
面表示装置を制御するための図示しないマイコン等の外
付制御装置から各入力端子３８〜３Ｃに入力される制御
データ（表示オン、オフ等のコマンドやキャラクタコー
ド）とを入力する入力制御回路、４はデータ制御回路、
５はアドレス制御回路、７は制御データを記憶する表示
用データメモリで、ＲＡＭよりなる。８は表示すべき文
字やパターン等を字体構成で記憶する表示キャラクタメ
モリで、ＲＯＭより成る。６は入力制御回路３の出力の
うち表示制御等のコマンドをラッチする表示制御レジス
タ、９は端子９ａ、９ｂに供給される画像信号の水平、
垂直同期信号、又は内部で発生させた水平、垂直同期信
号のいずれか一方の同期信号を選択的に出力する同期信
号切換回路、１１は表示装置における文字やパターン等
の表示位置を検出するための表示位置検出回路、１３は
表示制御回路で、表示キャラクタメモリ８の出力を表示
制御レジスタ６の表示命令に応じて表示制御を行うもの
である。この画面表示装置は以上の各回路により構成さ
れており、表示制御回路１３の出力はビデオミキサー１
７に供給され、このビデオミキサー１７よりＣｖＩＤＥ
Ｏｉ４子１７ａを介して複合ビデオ信号が出力される。
、図において、１はπ型ＬＣ発振回路１ａの発振出力が
供給される表示用発振回路、２は表示用発振回路１で発
振された信号で各種タイミングを発生するタイミングジ
ェネレータ、３はタイミングジェネレータ２の出力と画
面表示装置を制御するための図示しないマイコン等の外
付制御装置から各入力端子３８〜３Ｃに入力される制御
データ（表示オン、オフ等のコマンドやキャラクタコー
ド）とを入力する入力制御回路、４はデータ制御回路、
５はアドレス制御回路、７は制御データを記憶する表示
用データメモリで、ＲＡＭよりなる。８は表示すべき文
字やパターン等を字体構成で記憶する表示キャラクタメ
モリで、ＲＯＭより成る。６は入力制御回路３の出力の
うち表示制御等のコマンドをラッチする表示制御レジス
タ、９は端子９ａ、９ｂに供給される画像信号の水平、
垂直同期信号、又は内部で発生させた水平、垂直同期信
号のいずれか一方の同期信号を選択的に出力する同期信
号切換回路、１１は表示装置における文字やパターン等
の表示位置を検出するための表示位置検出回路、１３は
表示制御回路で、表示キャラクタメモリ８の出力を表示
制御レジスタ６の表示命令に応じて表示制御を行うもの
である。この画面表示装置は以上の各回路により構成さ
れており、表示制御回路１３の出力はビデオミキサー１
７に供給され、このビデオミキサー１７よりＣｖＩＤＥ
Ｏｉ４子１７ａを介して複合ビデオ信号が出力される。
また、表示制御回路１３からは、Ｒ，Ｇ、Ｂの色信号等
か端子１３ａ〜１３ｆを介して出力される。１０はＨカ
ウンタ、１２は読出しアドレス制御回路、１４はシフト
レジスタ、１５は発振素子回路１５ａの発振出力が供給
される同期信号発生用発振回路、１６は同期信号発生用
タイミングジェネレータ、２１はブリンキング回路であ
る。
か端子１３ａ〜１３ｆを介して出力される。１０はＨカ
ウンタ、１２は読出しアドレス制御回路、１４はシフト
レジスタ、１５は発振素子回路１５ａの発振出力が供給
される同期信号発生用発振回路、１６は同期信号発生用
タイミングジェネレータ、２１はブリンキング回路であ
る。
次に動作について説明する。入力制御回路３はマイコン
等から端子３ａ〜３Ｃを介して入力される制御データを
処理して、表示制御等のコマンドを表示制御レジスタ６
にラッチさせ、表示内容であるキャラクタコード等を表
示用データメモリ７に記憶させる。表示時には表示用デ
ータメモリ７に記憶されたキャラクタコードが、出力デ
ータとして表示キャラクタメモリ８をアクセスし、この
表示キャラクタメモリ８により出力される表示文字フォ
ントを表示制御回路１３へ入力する。ここで表示用デー
タメモリ７は、１ワードが（ａ＋ｂ）ビット、その表示
文字数をＣとすると合計（ａ＋ｂ）・Ｃビットで構成さ
れている。一方、表示キャラクタメモリ８は１フオント
が （ＪＩＸＩＩ）ビットで構成されており、その種類
がｎキャラクタ分存在しているものとする。また、表示
時のタイミングは画像信号からの同期信号を同期信号切
換回路９に入力し、この同期信号をＨカウンタｌＯでカ
ウントし、このカウント値に基づき表示位置検出回路１
１によって表示装置における表示文字の位置を決定する
。表示制御回路１３では表示文字出力を外部の映像信号
に同期させ、表示制御レジスタ６の内容に従って表示制
御して出力させ、ビデオミキサー１７に供給する。
等から端子３ａ〜３Ｃを介して入力される制御データを
処理して、表示制御等のコマンドを表示制御レジスタ６
にラッチさせ、表示内容であるキャラクタコード等を表
示用データメモリ７に記憶させる。表示時には表示用デ
ータメモリ７に記憶されたキャラクタコードが、出力デ
ータとして表示キャラクタメモリ８をアクセスし、この
表示キャラクタメモリ８により出力される表示文字フォ
ントを表示制御回路１３へ入力する。ここで表示用デー
タメモリ７は、１ワードが（ａ＋ｂ）ビット、その表示
文字数をＣとすると合計（ａ＋ｂ）・Ｃビットで構成さ
れている。一方、表示キャラクタメモリ８は１フオント
が （ＪＩＸＩＩ）ビットで構成されており、その種類
がｎキャラクタ分存在しているものとする。また、表示
時のタイミングは画像信号からの同期信号を同期信号切
換回路９に入力し、この同期信号をＨカウンタｌＯでカ
ウントし、このカウント値に基づき表示位置検出回路１
１によって表示装置における表示文字の位置を決定する
。表示制御回路１３では表示文字出力を外部の映像信号
に同期させ、表示制御レジスタ６の内容に従って表示制
御して出力させ、ビデオミキサー１７に供給する。
なお、同期信号発生用発振回路１５は発振素子回路１５
ａにより、ＮＴＳＣ方式又はＰＡＬ方式の同期信号の発
生が可能であり、この切換えをＮ／Ｐ端子１５ｂからの
信号で行い、これにより４ ｆｓｃ又は２ ｆｓｃの発
振を出力し、同期信号発生用タイミングジェネレータ１
６で同期信号の発生をするので、無信号時でもＴＶ画面
に表示が可能である。ただし、ｆｓｃは色副搬送波であ
り、ＮＴＳＣ方式では３．５８ＭＨｚ 、ＰＡＬ方式で
は４．４３ＭＨ２である。
ａにより、ＮＴＳＣ方式又はＰＡＬ方式の同期信号の発
生が可能であり、この切換えをＮ／Ｐ端子１５ｂからの
信号で行い、これにより４ ｆｓｃ又は２ ｆｓｃの発
振を出力し、同期信号発生用タイミングジェネレータ１
６で同期信号の発生をするので、無信号時でもＴＶ画面
に表示が可能である。ただし、ｆｓｃは色副搬送波であ
り、ＮＴＳＣ方式では３．５８ＭＨｚ 、ＰＡＬ方式で
は４．４３ＭＨ２である。
また、ビデオミキサー１７により、ＮＴＳＣ方式及びＰ
ＡＬ方式の複合ビデオ信号の発生と外部の複合ビデオ信
号へのスーパインポーズが可能である。複合ビデオ信号
は、キャラクタレベル（ＬＥＣＨＡ） 、外部複合ビデ
オ入力（ＣＶＩＮ）、ブランキングレベル（ＬＥＢＫ）
、背景搬送色信号入力（Ｒ５ＩＮ）、カラーバースト入
力（ＣＢＩＮ）及びシンクチップレベルの６つの信号を
アナログスイッチで切換えて合成し、ＣＶＩＤＥＯ端子
１７ａから出力される。
ＡＬ方式の複合ビデオ信号の発生と外部の複合ビデオ信
号へのスーパインポーズが可能である。複合ビデオ信号
は、キャラクタレベル（ＬＥＣＨＡ） 、外部複合ビデ
オ入力（ＣＶＩＮ）、ブランキングレベル（ＬＥＢＫ）
、背景搬送色信号入力（Ｒ５ＩＮ）、カラーバースト入
力（ＣＢＩＮ）及びシンクチップレベルの６つの信号を
アナログスイッチで切換えて合成し、ＣＶＩＤＥＯ端子
１７ａから出力される。
［発明が解決しようとするＮ題］
従来の画面表示装置は以上のように構成されていたので
、文字やパターンを表示させるための表示用発振回路を
有するが、この発振方法がＬＣ発振回路又はＣＲ発振回
路であるため、発振周波数が磯釣に決定できず、発振周
波数の調整をする必要があり、更に表示用発振回路はＴ
Ｖの水平同期信号に位相合せを必ず行う必要があり、こ
のため表示用発振は発振、停止の縁り返しで、従って、
水晶発振では発振開始時の安定度等に問題があった。
、文字やパターンを表示させるための表示用発振回路を
有するが、この発振方法がＬＣ発振回路又はＣＲ発振回
路であるため、発振周波数が磯釣に決定できず、発振周
波数の調整をする必要があり、更に表示用発振回路はＴ
Ｖの水平同期信号に位相合せを必ず行う必要があり、こ
のため表示用発振は発振、停止の縁り返しで、従って、
水晶発振では発振開始時の安定度等に問題があった。
この発明は上記のような問題を解決“するために成され
たもので、同期信号発生用発振回路の発振周波数を利用
して表示用クロックとして使用する画面表示装置を得る
ことを目的とする。
たもので、同期信号発生用発振回路の発振周波数を利用
して表示用クロックとして使用する画面表示装置を得る
ことを目的とする。
［！題を解決するための手段］
この発明に係る画面表示装置は、同期信号発生用発振回
路の発振周波数を逓倍して周波数を上げ、更に水平同期
信号で位相合せを行わずに連続波の周波数で表示を行う
ようにしたものである。
路の発振周波数を逓倍して周波数を上げ、更に水平同期
信号で位相合せを行わずに連続波の周波数で表示を行う
ようにしたものである。
［作用］
この発明における表示用発振周波数は、同期信号発生用
発振回路が水晶発振であるために、一定の発振周波数で
あり、発振周波数の調整が不要となる。
発振回路が水晶発振であるために、一定の発振周波数で
あり、発振周波数の調整が不要となる。
［実施例］
以下、この発明の一実施例を図に従って説明する。
尚、前記従来のものと同一の構成要素については同一符
号を付してその説明を省略する。
号を付してその説明を省略する。
第１図はこの発明の一実施例を示す画面表示装置のブロ
ック図で、図において、２０は周波数逓倍回路で、この
内部構成ブロック図を第２図に示す。
ック図で、図において、２０は周波数逓倍回路で、この
内部構成ブロック図を第２図に示す。
即ち、同期信号発生用発振回路１５の周波数を周波数Ｎ
逓倍回路２２でＮ倍の周波数に上げる。このＮ倍の周波
数で表示すべき文字の表示位置を表示位置検出回路１．
１で検出する。
逓倍回路２２でＮ倍の周波数に上げる。このＮ倍の周波
数で表示すべき文字の表示位置を表示位置検出回路１．
１で検出する。
一方、このＮ倍の周波数を１／Ｎ分周回路２３でもとの
周波数に戻して、これを表示用クロック２４として利用
する。
周波数に戻して、これを表示用クロック２４として利用
する。
Ｎ倍に逓倍された周波数を利用して表示位置検出をする
ことにより、従来から問題になっていた水平方向の表示
ジッタを大幅に軽減することが可能となる。
ことにより、従来から問題になっていた水平方向の表示
ジッタを大幅に軽減することが可能となる。
［発明の効果］
以上のようにこの発明によれば、表示用発振周波数の無
調整代を図ることが可能で、更に、従来からの表示用発
振回路を省略することが可能であるため、外付けのＬＣ
部品又はＣＲ部品が不要となるとともに、本画面表示装
置を集積化してＩＣ代した場合に面積を小さくすること
可能となるなどの効果がある。
調整代を図ることが可能で、更に、従来からの表示用発
振回路を省略することが可能であるため、外付けのＬＣ
部品又はＣＲ部品が不要となるとともに、本画面表示装
置を集積化してＩＣ代した場合に面積を小さくすること
可能となるなどの効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す画面表示装置のブロ
ック図、第２図は第１図の周波数逓倍回路２０の構成ブ
ロック図、第３図は従来の画面表示装置のブロック図で
ある。 図において、２はタイミングジェネレータ、３は入力制
御回路、４はデータ制御回路、５はアドレス制御回路、
６は表示制御レジスタ、７は表示用データメモリ、８は
表示キャラクタメモリ、９は同期信号切換回路、１０は
Ｈカウンタ、１１は表示位置検出回路、１２は読出しア
ドレス制御回路、１３は表示制御回路、１３はシフトレ
ジスタ、１５は同期信号発生用発振回路、１６は同期信
号発生用タイミングジェネレータ、１７はビデオミキサ
ー ２０は周波数逓倍回路、２１はブリンキング回路、
２２は周波数Ｎ逓倍回路、２３は１／Ｎ分周回路、２４
は表示用クロックを示す。 なお、図中、同一符号は同一 または相当部分を示す。
ック図、第２図は第１図の周波数逓倍回路２０の構成ブ
ロック図、第３図は従来の画面表示装置のブロック図で
ある。 図において、２はタイミングジェネレータ、３は入力制
御回路、４はデータ制御回路、５はアドレス制御回路、
６は表示制御レジスタ、７は表示用データメモリ、８は
表示キャラクタメモリ、９は同期信号切換回路、１０は
Ｈカウンタ、１１は表示位置検出回路、１２は読出しア
ドレス制御回路、１３は表示制御回路、１３はシフトレ
ジスタ、１５は同期信号発生用発振回路、１６は同期信
号発生用タイミングジェネレータ、１７はビデオミキサ
ー ２０は周波数逓倍回路、２１はブリンキング回路、
２２は周波数Ｎ逓倍回路、２３は１／Ｎ分周回路、２４
は表示用クロックを示す。 なお、図中、同一符号は同一 または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ブラウン管などの表示装置に文字やパターンを表示させ
る画面表示装置において、 各種のタイミングの基準となる信号を発生する発振クロ
ックと、上記発振クロックの発振信号に基づいて各種の
タイミング信号を発生するタイミングジェネレータと、
マイクロコンピュータ等の外付制御回路からの制御信号
を受け入れて処理する入力制御回路と、上記表示装置に
写し出す映像信号の同期信号を入力する同期信号切換回
路と、この同期信号をカウントして上記表示装置の表示
位置を検出する表示位置検出回路と、上記入力制御回路
により処理され上記表示装置に表示されるべき文字、パ
ターンのコードやブリンキング情報等の制御データを記
憶する表示用データメモリと、上記表示内容として表示
される文字の字体フォントを記憶する表示キャラクタメ
モリと、上記表示位置検出回路からの位置検出信号によ
り表示装置の所定の位置に表示内容を表示すべく所定の
表示信号を出力する表示制御回路と、この表示制御回路
から出力される表示信号と上記映像信号とをミキシング
するビデオミキサーと、上記外付制御回路から上記入力
制御回路に入力されるデータを保持する表示制御レジス
タを備え、上記発振クロックの発生を同期信号発生用発
振回路の周波数をＮ逓倍するための周波数Ｎ逓倍回路と
、このＮ倍の周波数を１／Ｎ分周して表示クロックとし
て利用するための１／Ｎ分周回路を備えたことを特徴と
する画面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2063048A JPH03263090A (ja) | 1990-03-13 | 1990-03-13 | 画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2063048A JPH03263090A (ja) | 1990-03-13 | 1990-03-13 | 画面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263090A true JPH03263090A (ja) | 1991-11-22 |
Family
ID=13218060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2063048A Pending JPH03263090A (ja) | 1990-03-13 | 1990-03-13 | 画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263090A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538703B1 (en) | 1998-03-27 | 2003-03-25 | Funai Electric Co., Ltd. | Video processing circuit |
| US8639207B2 (en) | 2010-06-14 | 2014-01-28 | Canon Kabushiki Kaisha | Electronic apparatus capable of reducing power consumption, control method therefor, and storage medium |
-
1990
- 1990-03-13 JP JP2063048A patent/JPH03263090A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538703B1 (en) | 1998-03-27 | 2003-03-25 | Funai Electric Co., Ltd. | Video processing circuit |
| US6765627B2 (en) * | 1998-03-27 | 2004-07-20 | Funai Electric Co., Ltd. | Video processing circuit for processing character signals |
| US8639207B2 (en) | 2010-06-14 | 2014-01-28 | Canon Kabushiki Kaisha | Electronic apparatus capable of reducing power consumption, control method therefor, and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10319932A (ja) | ディスプレイ装置 | |
| KR930001448B1 (ko) | 텔레비젼 수상기 | |
| JPS581785B2 (ja) | 陰極線管の表示装置 | |
| JPH03263090A (ja) | 画面表示装置 | |
| KR950002666B1 (ko) | 문자 표시 장치 | |
| JPH02224586A (ja) | 画面表示装置 | |
| JPH02224589A (ja) | 画面表示装置 | |
| JPH06189196A (ja) | オンスクリーン表示装置 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JPH02224585A (ja) | 画面表示装置 | |
| JP2001296842A (ja) | 信号生成装置 | |
| JPH02224574A (ja) | 画面表示装置 | |
| JP2502357B2 (ja) | 画面表示装置 | |
| JPH02202181A (ja) | 画面表示装置 | |
| JP3518215B2 (ja) | 映像表示装置 | |
| JPH02201399A (ja) | 画面表示装置 | |
| JPH1115428A (ja) | 水平表示幅調整回路 | |
| JP4707207B2 (ja) | オーバーレイ装置 | |
| JP3221562B2 (ja) | 擬似映像信号生成回路 | |
| JPH10333629A (ja) | 表示装置 | |
| JPH03267995A (ja) | サイン表示装置 | |
| JPS60227581A (ja) | 表示制御回路 | |
| JPH08140019A (ja) | 画像表示装置 | |
| JPH02224575A (ja) | 画面表示装置 | |
| JPH02224581A (ja) | 画面表示装置 |